特許6055783IP Force 特許公報全文掲載

技術分野

基板載置台及びプラズマ処理装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

半導体デバイスの製造分野では、微細化によって集積度を上げる試みが多く行われている。また、近年では三次元実装と呼ばれる半導体デバイスの積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。このような三次元実装される半導体デバイスに貫通電極を形成するために、TSV(Through-Silicon Via)技術を用いてウェハに貫通孔を形成する試みも行われている。さらには、貫通孔を形成するためのウェハがサポートウェハに接着剤を介して貼り合わされた「貼り合わせウェハ」をエッチングする試みもなされている。 このような貫通孔又はビアホールのホールを形成する工程では、ホール深さが例えば100μm以上の深さが要求されているので、所定の深さになるまでエッチング処理を続ける必要がある。連続的にエッチング処理を行うと、プラズマからの入熱によってウェハ面内での温度分布の偏りがより顕著になるおそれがある。この場合、ウェハ面内におけるエッチングレートの均一性やウェハ面内のホール深さの均一性が損なわれるおそれがあるだけでなく、垂直なホール形状の実現も困難となってしまう。このため、特許文献1及び特許文献2に記載の基板載置台においても、ウェハの外周部において積極的に伐熱することが望まれている。すなわち、当技術分野では、基板面内におけるホール深さの均一性の向上を実現することが望まれている。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明者は、鋭意研究を重ねた結果、伐熱不均一を解消するためには、基板から基板載置台への熱伝導効率を向上させることが重要であり、基板裏面の全体を載置台の上面である支持面に接触させる構成を採用することが優れた解決手段であることを見出すとともに、この解決手段を採用するためには、載置台の支持面の外縁をプラズマから適切に保護する構成が必要であることを見出した。
【発明の効果】
以上説明したように、本発明の種々の側面及び実施形態によれば、基板面内におけるホール深さの均一性を実現することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】一プラズマ処理装置の構成を示す概略断面図である。

【図2】ベベルカバーリングの周辺を拡大して模式的に示す断面図である。

【図3】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その1)である。

【図4】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その2)である。

【図5】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その3)である。

【図6】静電チャックにウェハが支持される際の、ウェハ及びベベルカバーリングの状態を模式的に示す断面図(その4)である。

【図7】上側リング部材の庇部により覆われた状態で静電チャックに支持されているウェハの状態を拡大して示す断面図である。

【図8】ウェハの外周部を覆う上側カバー部材が設けられていない場合に、ウェハの外周部においてウェハの基体表面に表面荒れが生ずる様子を説明するための断面図である。

【図9】ウェハに形成される貫通孔が傾斜する様子を説明するための断面図である。

【図10】エッチングにより形成された貫通孔の中心軸の垂直方向からの傾斜角を、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。

【図11】実験例1、2の異なる条件を用いてアッシングしたときのレジストのアッシングレートを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。

【図12】アッシングの前後におけるレジスト膜の厚さを、ウェハの外縁からの距離の異なる各点で測定した結果を示すグラフである。

【図13】貼り合わせウェハの構成を模式的に示す断面図である。

【図14】貼り合わせウェハの製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図(その1)である。

【図15】貼り合わせウェハの製造方法を説明するための図であり、各工程におけるウェハの状態を模式的に示す断面図(その2)である。

【図16】イオンとラジカルの振る舞いの違いを説明する概要図である。

【図17】エッチングレート及びアッシングレートのクリアランス長依存性を示すグラフである。

【図18】図17の一部の範囲を示すグラフである。

【図19】ベベルカバーリングの高さ位置(クリアランスの長さ)を調整したプラズマ処理のフローチャートである。

【図20】ベベルカバーリングの高さ位置(クリアランスの長さ)を説明する概要図である。

【図21】ベベルカバーリングの高さ位置を調整しない場合における、エッチングレート及びアッシングレートの面内位置依存性を示すグラフである。

【図22】ベベルカバーリングの高さ位置を調整した場合における、エッチングレート及びアッシングレートの面内位置依存性を示すグラフである。

【図23】Si基板面内温度のシミュレーション結果である。(a)は比較例1の基板載置台に載置した場合のシミュレーション結果、(b)は実施例1の基板載置台に載置した場合のシミュレーション結果である。

【図24】SiO2基板面内温度のシミュレーション結果である。(a)は比較例2の基板載置台に載置した場合のシミュレーション結果、(b)は実施例2の基板載置台に載置した場合のシミュレーション結果である。

【図25】比較例3の基板載置台及び実施例3の基板載置台における中心位置に依存した電界のシミュレーション結果である。

【図26】比較例4の基板載置台及び実施例4,5の基板載置台に載置された基板にホールを形成する際の条件である。

【図27】比較例4の基板載置台に載置された基板に形成されたホールの断面SEM像である。

【図28】図27に示すホールのデータである。

【図29】実施例4の基板載置台に載置された基板に形成されたホールの断面SEM像である。

【図30】図29に示すホールのデータである。

【図31】実施例5の基板載置台に載置された基板に形成されたホールの断面SEM像である。

【図32】図31に示すホールのデータである。

選択図 図1出願人が指定した本件の代表的な図

1…処理チャンバ、2…載置台、4…支持台、5…ベベルカバーリング、5b…庇部、6…静電チャック、16…シャワーヘッド、51…上側リング部材、52…下側リング部材、90…制御部。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります