特許 6124511 ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6124511

(24)【登録日】2017年4月14日

(45)【発行日】2017年5月10日

(54)【発明の名称】ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ

(51)【国際特許分類】

   H01L 29/812 20060101AFI20170424BHJP

   H01L 21/338 20060101ALI20170424BHJP

   H01L 29/778 20060101ALI20170424BHJP

【ＦＩ】

   H01L29/80 L

   H01L29/80 H

   H01L29/80 Q

【請求項の数】24

【外国語出願】

【全頁数】18

(21)【出願番号】特願2012-107672(P2012-107672)

(22)【出願日】2012年5月9日

(62)【分割の表示】特願2008-500703(P2008-500703)の分割

【原出願日】2006年1月11日

(65)【公開番号】特開2012-178595(P2012-178595A)

(43)【公開日】2012年9月13日

【審査請求日】2012年5月18日

【審判番号】不服2015-18473(P2015-18473/J1)

【審判請求日】2015年10月9日

(31)【優先権主張番号】11/078,265

(32)【優先日】2005年3月11日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】592054856

【氏名又は名称】クリー インコーポレイテッド

【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際特許業務法人

(72)【発明者】

【氏名】イーフェン ウー

(72)【発明者】

【氏名】プリミット パリーク

(72)【発明者】

【氏名】ウメシュ ミシュラ

(72)【発明者】

【氏名】スコット シェパード

【合議体】

【審判長】 飯田 清司

【審判官】 深沢 正志

【審判官】 小田 浩

(56)【参考文献】

【文献】 米国特許出願公開第２００５／００５１７９６（ＵＳ，Ａ１）

【文献】 特開２００２−１１８１２２（ＪＰ，Ａ）

【文献】 特開平０９−２３２８２７（ＪＰ，Ａ）

【文献】 欧州特許出願公開第１３３６９８９（ＥＰ，Ａ２）

【文献】 特開２００３−２９７８５４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L29/76-29/812

H01L21/335-21/338

H01L29/40-29/423

(57)【特許請求の範囲】

【請求項1】

基板に設けられた複数の積層された活性半導体層と、
前記複数の積層された活性半導体層の１以上と電気的に接触したソース電極と、
前記ソース電極と間隔をあけて、前記複数の積層された活性半導体層の１以上と電気的に接触したドレイン電極と、
前記ソース電極と前記ドレイン電極との間にあって、前記複数の積層された活性半導体層の一番上の層と電気的に接触したゲートと、
前記ゲートと前記ドレイン電極との間および前記ゲートと前記ソース電極との間の前記複数の積層された活性半導体層の前記一番上の層の表面の上にあり、かつ前記ゲートの上側上には無い、第１のスペーサ層と、
前記ゲートと一体に形成され、平らな上面を有し、かつ、専ら前記第１のスペーサ層上で前記ゲートの縁から前記ドレイン電極に向かうとともに、専ら前記第１のスペーサ層上で前記ゲートの縁から前記ソース電極に向かって延びて、前記複数の積層された活性半導体層を覆う第１のフィールドプレートと、
前記第１のスペーサ層と前記第１のフィールドプレートとの上にある第２のスペーサ層と、
前記第２のスペーサ層の上にある第２のフィールドプレートと
を備え、
前記第２のスペーサ層は、前記ゲートと重なっている、トランジスタ。

【請求項2】

高電子移動度トランジスタ（ＨＥＭＴ）を備え、
前記複数の積層された活性半導体層は、
前記基板上に設けられたバッファ層と、
前記バッファ層との間に２次元電子ガスを有し、かつ前記バッファ層上に設けられたバリア層と、
を含み、
前記バリア層は前記複数の活性半導体層の前記一番上の層である、請求項１に記載のトランジスタ。

【請求項3】

前記ＨＥＭＴは窒化ガリウムをベースとする、請求項２に記載のトランジスタ。

【請求項4】

前記バッファ層と前記基板との間に核生成層を更に備える、請求項２に記載のトランジスタ。

【請求項5】

前記ゲートおよび当該ゲートと一体化した前記第１のフィールドプレートがＴ字形状である、請求項１に記載のトランジスタ。

【請求項6】

前記トランジスタにおける露出した複数の表面の少なくとも一部を覆うパッシベーション層、を更に備える請求項１に記載のトランジスタ。

【請求項7】

前記第１のフィールドプレートと前記ドレイン電極との間であって、前記第１のフィールドプレートと前記第１のスペーサ層との上に第２のスペーサ層を更に備える、請求項１に記載のトランジスタ。

【請求項8】

活性領域を含む、複数の積層された活性半導体層と、
前記複数の積層された活性半導体層の１以上と電気的に接触したソース電極と、
前記ソース電極と間隔をあけて、前記複数の積層された活性半導体層の１以上と電気的に接触したドレイン電極と、
前記ソース電極および前記ドレイン電極の間で、前記複数の積層された活性半導体層の一番上の層と電気的に接触したゲートと、
前記ゲートと前記ドレイン電極との間および前記ゲートと前記ソース電極との間であって、前記複数の積層された活性半導体層の上に、設けられた第１のスペーサ層と、
前記ゲートまたは前記ソース電極と電気的に接続され、前記第１のスペーサ層の上に設けられた第１のフィールドプレートであって、ドレインフィールドプレートと、前記ドレインフィールドプレートから分離したソースフィールドプレートとを備え、前記ドレインフィールドプレートが前記第１のスペーサ層上を、前記ゲートの縁から前記ドレイン電極に向かって延びて、前記複数の積層された活性半導体層を覆うとともに、前記ソースフィールドプレートが前記第１のスペーサ層上を、前記ゲートの縁から前記ソース電極に向かって延びて、前記複数の積層された活性半導体層を覆う第１のフィールドプレートと、
を備え、
前記ドレインフィールドプレートと前記ソースフィールドプレートは、前記第１のスペーサ層により前記ゲートから分離している、トランジスタ。

【請求項9】

前記第１のフィールドプレートは、前記ゲートと少なくとも部分的に重なっている、請求項８に記載のトランジスタ。

【請求項10】

前記第１のフィールドプレートと前記ゲートとの間を前記第１のスペーサ層を貫いて通る１以上の導電性バイアを更に備え、当該バイアが前記第１のフィールドプレートと前記ゲートとの電気的な接続を提供する、請求項８に記載のトランジスタ。

【請求項11】

前記第１のフィールドプレートと前記ゲートとの間に１以上の導電性経路を更に備え、
前記導電性経路は活性領域の外側を通り、前記第１のフィールドプレートと前記ゲートとの電気的接続を提供する、請求項８に記載のトランジスタ。

【請求項12】

高電子移動度トランジスタ（ＨＥＭＴ）を備え、
前記複数の積層された活性半導体層は、
基板上に設けられたバッファ層と、
前記バッファ層との間に２次元電子ガスを有し、かつ前記バッファ層上に設けられたバリア層と、
を含み、
前記バリア層は前記複数の積層された活性半導体層の前記一番上の層である、請求項８に記載のトランジスタ。

【請求項13】

活性半導体層と、
前記活性半導体層と電気的に接触する、ソース金属電極及びドレイン金属電極と、
前記活性半導体層内の電場を調節するための、前記ソース金属電極及びドレイン金属電極の間のゲートと、
前記ゲートと前記ソース金属電極の間および前記ゲートと前記ドレイン金属電極の間の前記活性半導体層上のスペーサ層と、
前記スペーサ層の上にあり、ドレインフィールドプレートと、前記ドレインフィールドプレートから分離したソースフィールドプレートとを備え、前記ドレインフィールドプレートが前記ゲートの縁から前記ドレイン金属電極へ距離Ｌｆｄだけ伸び、かつ、前記ソースフィールドプレートが前記ゲートの縁から前記ソース金属電極へ距離Ｌｆｓだけ伸びる、導電性フィールドプレートと、
を備え、
前記ドレインフィールドプレートと前記ソースフィールドプレートは、前記スペーサ層により前記ゲートから分離しており、
前記導電性フィールドプレートは、前記ゲートに電気的に接続される、トランジスタ。

【請求項14】

複数の積層された活性半導体層と、
前記複数の積層された活性半導体層の１以上と電気的に接触したソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記複数の積層された活性半導体層の一番上の層と電気的に接触したゲートと、
前記ゲートと前記ドレイン電極との間および前記ゲートと前記ソース電極の間の、前記複数の積層された活性半導体層上の第１のスペーサ層と、
前記ゲートと一体で、平らな上面を有する第１のフィールドプレートであって、専ら前記第１のスペーサ層上を、前記ゲートの縁から前記ドレイン電極に向かって延びるとともに、専ら前記第１のスペーサ層上を、前記ゲートの縁から前記ソース電極に向かって延びる第１のフィールドプレートと、
前記第１のフィールドプレート上において前記ゲートと重なっている第２のスペーサ層と、
前記第２のスペーサ層上であって、前記第１のフィールドプレートと前記ドレイン電極との間の第２のフィールドプレートと、
を備える、トランジスタ。

【請求項15】

前記第１のフィールドプレート及び第２のフィールドプレートは電気的に前記ゲートと接続される、請求項１４に記載のトランジスタ。

【請求項16】

前記第２のスペーサ層と前記第２のフィールドプレートを覆う第３のスペーサ層及び第３のフィールドプレートの対を更に備え、
前記第２のフィールドプレートと前記第３のフィールドプレートのそれぞれが前記ゲートと電気的に接続される、請求項１４に記載のトランジスタ。

【請求項17】

活性領域と、
前記活性領域と接触するソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間にあり、前記活性領域と接触するゲートと、
前記ゲートおよび前記ドレイン電極の間、並びに、前記ゲートおよび前記ソース電極の間における前記活性領域の上にある第１のスペーサ層と、
前記ゲート上にあり、平らな上面を有する第１のフィールドプレートであって、当該第１のフィールドプレートが前記活性領域とは直接接触しないように、専ら前記第１のスペーサ層上を前記ゲートの縁から前記ドレイン電極へ伸び、専ら前記第１のスペーサ層上を前記ゲートの縁から前記ソース電極へ伸びる、第１のフィールドプレートと、
前記第１のスペーサ層と前記第１のフィールドプレートの上の第２のスペーサ層と、
前記第２のスペーサ層の上の第２のフィールドプレートと、
前記第２のフィールドプレートと前記ソース電極とを電気的に接続する少なくとも１つの導電性経路と、
を備え、
前記第２のスペーサ層は、前記ゲートと少なくとも部分的に重なっている、トランジスタ。

【請求項18】

前記少なくとも１つの導電性経路は前記活性領域の外側を通る経路、導電性バス、及び導電性バイアの少なくとも１つを有し、前記ゲートと前記ソース電極との間の一部の前記活性領域上のみにある、請求項１７に記載のトランジスタ。

【請求項19】

複数の積層された半導体層と、
前記複数の積層された半導体層の１以上と電気的に接触したソース電極と、
前記複数の積層された半導体層の１以上と電気的に接触したドレイン電極と、
前記ソース電極および前記ドレイン電極の間にあり、前記複数の積層された半導体層と電気的に接触するゲートと、
前記ゲートと前記ドレイン電極との間、並びに、前記ゲートと前記ソース電極との間の前記複数の積層された半導体層の少なくとも一部分の上にある第１のスペーサ層と、
前記ゲートと一体に形成され、平らな上面を有し、かつ専ら前記第１のスペーサ層上を、前記ゲートの縁から前記ドレイン電極に向かうとともに、専ら前記第１のスペーサ層上を、前記ゲートの縁から前記ソース電極に向かって延びて、前記複数の積層された活性半導体層を覆う第１のフィールドプレートと、
前記ドレイン電極および前記ソース電極の間の前記ゲートおよび前記第１のスペーサ層の上の第２のスペーサ層と、
前記ソース電極と電気的に接続された、前記第２のスペーサ層上の第２のフィールドプレートと、
を備え、
前記第２のスペーサ層は、前記ゲートと重なっている、トランジスタデバイス。

【請求項20】

前記第１のスペーサ上を前記ソース電極へ伸びる第３のフィールドプレートを更に有する、請求項１９に記載のトランジスタデバイス。

【請求項21】

前記複数の積層された半導体層は、
活性領域と、
前記活性領域の上のバッファ層と、
前記活性領域とは反対側の前記バッファ層の上のバリア層と、
を有する、請求項１９に記載のトランジスタデバイス。

【請求項22】

第３のスペーサ層と第３のフィールドプレートの少なくとも１つの対を更に備え、
前記第３のスペーサ層が前記第３のフィールドプレートのそれぞれを分離する、請求項１９に記載のトランジスタデバイス。

【請求項23】

前記トランジスタデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）である、請求項１９に記載のトランジスタデバイス。

【請求項24】

前記第２のフィールドプレートは前記第２のスペーサ層上の少なくとも１つの導電性経路を通って前記ソースと電気的に接続される、請求項１９に記載のトランジスタデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般に、トランジスタに関し、より詳細には、性能を向上させるためにフィー
ルドプレート（field plate）を利用したトランジスタに関する。

【背景技術】

【0002】

ＡｌＧａＮ／ＧａＮ半導体材料の製造における改良は、高周波数、高温および高電力用
途向けの高電子移動度トランジスタ（ＨＥＭＴ）などのＡｌＧａＮ／ＧａＮトランジスタ
の開発を促進するのに役立った。ＡｌＧａＮ／ＧａＮは、大きなバンドギャップ（bandga
p）、ならびに高いピークおよび飽和電子速度値を有する（非特許文献１参照）。ＡｌＧ
ａＮ／ＧａＮ ＨＥＭＴはさらに、１０¹³ｃｍ^-2を超える２ＤＥＧシート密度、および比
較的に高い電子移動度（最高２０１９ｃｍ²／Ｖｓ）を有することができる（非特許文献
２）。これらの特性によって、ＡｌＧａＮ／ＧａＮ ＨＥＭＴは、ＲＦ、マイクロ波およ
びミリメートル波周波数において超高電圧／高電力動作を提供することができる。

【0003】

サファイヤ基板上にＡｌＧａＮ／ＧａＮ ＨＥＭＴを成長させることが実施され、それ
らは電力密度４．６Ｗ／ｍｍ、全電力７．６Ｗを示した（非特許文献３参照）。より最近
には、ＳｉＣ上に成長させたＡｌＧａＮ／ＧａＮ ＨＥＭＴが、８ＧＨｚで電力密度９．
８Ｗ／ｍｍ（非特許文献４参照）、９ＧＨｚで全出力電力２２．９Ｗ（非特許文献５参照
）を示した。

【0004】

バッファ（buffer）および基板上に成長させたＧａＮ／ＡｌＧａＮベースのＨＥＭＴは
開示されている（特許文献１参照）。また、別のＡｌＧａＮ／ＧａＮ ＨＥＭＴおよび電
界効果トランジスタ（ＦＥＴ）も開示されている（非特許文献６および７参照）。これら
のデバイスのいくつかは、１００ギガヘルツもの高い利得帯域幅積（ｆ_T）（非特許文献
８参照）、およびＸバンドにおける最高１０Ｗ／ｍｍの高い電力密度（非特許文献９およ
び１０参照）を示した。

【0005】

【特許文献1】米国特許第５１９２９８７号明細書

【特許文献2】米国特許第６５８６７８１号明細書

【特許文献3】米国再発行特許発明第３４８６１号明細書

【特許文献4】米国特許第４９４６５４７号明細書

【特許文献5】米国特許第５２０００２２号明細書

【特許文献6】米国特許第５２９０３９３号明細書

【特許文献7】米国特許第５６８６７３８号明細書

【特許文献8】米国特許第５３９３９９３号明細書

【特許文献9】米国特許第５５２３５８９号明細書

【特許文献10】米国特許第５７３９５５４号明細書

【特許文献11】米国特許第６３１６７９３号明細書

【特許文献12】米国特許第６５４８３３３号明細書

【特許文献13】米国特許出願公開第２００２／０１６７０２３号明細書

【特許文献14】米国特許出願公開第２００３／００２００９２号明細書

【特許文献15】米国特許第５２９６３９５号明細書

【非特許文献1】B. Gelmont, K. Kim and M. Shur, Monte Carlo Simulation of Electron Transport in Gallium Nitride, J. Appl. Phys. 74., (1993), pp. 1818-1821

【非特許文献2】R. Gaska, et al., Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates, Appl. Phys. Lett. 72, (1998), pp. 707-709

【非特許文献3】Y.F. Wu et al., GaN-Based FETs for Microwave Power Amplification, IEICE Trans. Electron. E-82-C, (1999). pp. 1895-1905

【非特許文献4】Y.F. Wu, et al., Very-High Power Density AlGaN/GaN HEMTs, IEEE Trans. Electron. Dev. 48, (2001), pp. 586-590

【非特許文献5】M. Micovic, et al., AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy, IEEE Trans. Electron. Dev. 48, (2001), PP. 591-596

【非特許文献6】Gaska et al., High-Temperature Performance of AlGaN/GaN HFET's on SiC Substrates, IEEE Electron Device Letters, 18, (1997), pp. 492-494

【非特許文献7】Wu et al., High Al-content AlGaN/GaN HEMTs With Very High Performance, IEDM-1999 Digest, pp. 925-927, Washington DC, Dec. 1999

【非特許文献8】Lu et al., AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise, IEEE Transactions on Electron Devices, Vol. 48, No. 3, March 2001, pp. 581-585

【非特許文献9】Wu et al., Bias-dependent Performance of High-Power AlGaN/GaN HEMTs, IEDM-2001, Washington DC, Dec. 2-6, 2001

【非特許文献10】Wu et al., High Al-Content AlGaN/GaN MODFETs for Ultrahigh Performance, IEEE Electron Device Letters 19, (1998), pp. 50-53

【非特許文献11】S. Kamalkar and U.K. Mishra, Very High Voltage AlGaN/GaN High Electron Mobility Transistors Using a Field Plate Deposited on a Stepped Insulator, Solid State Electronics 45, (2001), pp. 1645-1662

【発明の開示】

【発明が解決しようとする課題】

【0006】

電子トラッピング（trapping）、およびその結果生じるＤＣ特性とＲＦ特性との差は、
上述のデバイスの性能の制限因子であった。このトラッピングの問題を緩和するために、
窒化シリコン（ＳｉＮ）パッシベーション（passivation）が使用されて成功を収め、そ
の結果、１０Ｇｈｚにおいて１０Ｗ／ｍｍを超える電力密度を有する高性能デバイスが得
られた。例えば、ＧａＮベースのトランジスタのトラッピング効果を低減させる方法およ
び構造が開示されている（特許文献２参照）。しかし、これらの構造内に存在する高い電
場のため、電荷のトラッピングは依然として問題である。

【0007】

マイクロ波周波数におけるＧａＮベースのＨＥＭＴの性能を向上させるため、フィール
ドプレートが使用された（非特許文献１１参照）。しかしこれらの方法は、ドレイン側の
チャネルの上にあって、トランジスタのゲートに接続されたフィールドプレートを含む。
その結果、トランジスタのゲート−ドレイン側の電場が低減し、それによって、破壊電圧
が増大し、高電場トラッピング効果が低減する。しかし、ゲート−ドレインフィールドプ
レートを有するトランジスタは、比較的に劣った信頼性しか示さず、特に、ゲートのソー
ス側の電場が重要となるクラスＣ（またはより高次のクラスの）動作においてそうであっ
た。

【課題を解決するための手段】

【0008】

本発明は、ゲートのソース側の低い電場で動作するトランジスタを提供する。本発明に
基づくトランジスタの一実施形態は、チャネル層を有する活性領域（active region）を
含む。ソースおよびドレイン電極がこの活性領域と接触し、ソース電極とドレイン電極の
間に、活性領域と接触してゲートがある。ゲートとドレイン電極の間およびゲートとソー
ス電極の間の前記活性領域の表面の少なくとも一部分上にスペーサ層（spacer layer）が
ある。このスペーサ層上にはフィールドプレートがあり、活性領域の上のスペーサ上をド
レイン電極に向かって延びる。このフィールドプレートはさらに、活性領域の上のスペー
サ層上をソース電極に向かって延びる。少なくとも１つの導電性経路（conductive path
）が、フィールドプレートをソース電極またはゲートに電気的に接続する。

【0009】

本発明に基づく高電子移動度トランジスタ（ＨＥＭＴ）の一実施形態は、基板上に連続
して配置されたバッファ層およびバリア層を含み、バッファ層と前記バリア層の間のヘテ
ロ界面に２次元電子ガス（２ＤＥＧ：two dimensional electron gas）チャネル層がある
。ともに２ＤＥＧチャネル層と接触したソース電極およびドレイン電極が含まれ、ソース
電極とドレイン電極との間のバリア層上にゲートが含まれる。ゲートとドレイン電極の間
およびゲートとソース電極の間のバリア層の表面の少なくとも一部分上にスペーサ層があ
る。このスペーサ層上に、バリア層の上のスペーサ上をドレイン電極に向かって延び、バ
リア層の上のスペーサ層上をソース電極に向かって延びるフィールドプレートがある。少
なくとも１つの導電性経路が、フィールドプレートをソース電極またはゲートに電気的に
接続する。

【0010】

本発明に基づく金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の一実施形態は、基
板上のバッファ層と、バッファ層上のチャネル層とを含み、バッファ層は、チャネル層と
基板との間に挟まれている。チャネル層と電気的に接触してソース電極があり、同様にチ
ャネル層と電気的に接触してドレイン電極がある。ソース電極とドレイン電極との間でや
はりチャネル層と電気的に接触したゲートが含まれる。ゲートとドレイン電極との間およ
びゲートとソース電極との間のチャネル層の表面の少なくとも一部分上にスペーサ層があ
る。このスペーサ層上に、チャネル層の上のスペーサ上をドレイン電極に向かって延び、
チャネル層の上のスペーサ層上をソース電極に向かって延びるフィールドプレートがある
。少なくとも１つの導電性経路が、フィールドプレートをソース電極またはゲートに電気
的に接続する。

【0011】

当業者には、以下の詳細な説明と添付図面から、本発明のこれらの特徴および利点、な
らびに他の特徴および利点が明白となるであろう。

【発明を実施するための最良の形態】

【0012】

本発明に基づくゲート−ソースフィールドプレートの配置は、バンドギャップの広い材
料から形成されたトランジスタ構造など、多くの様々なトランジスタ構造とともに使用す
ることができる。トランジスタは一般に、そのうちの１つがチャネル層である複数の半導
体層を有する活性領域、該活性領域と接触して形成されたソースおよびドレイン金属電極
、ならびに該活性領域内の電場を調節するためにソース電極とドレイン電極との間の活性
領域上に形成されたゲートを含む。この活性領域の上方の、ゲートとドレインとの間の活
性領域の表面の少なくとも一部分の上に、第１のスペーサ層が形成される。第１のスペー
サ層は、１つの誘電層または複数の誘電層の組合せを含むことができ、ある実施形態では
、エピタキシャル成長層などの他の材料を含むことができる。一実施形態では、第１のス
ペーサ層がゲートを覆い、かつゲートとドレイン電極との間、およびゲートとソース電極
との間の活性領域の一番上の表面を覆う。後述する他の実施形態では、このスペーサ層が
、活性領域の表面の全体ではない部分を覆うことができる。他の実施形態では、このスペ
ーサ層が、ゲートとソースおよびドレインとの間の活性領域の一番上の表面だけを覆い、
ゲートを覆わない。

【0013】

この第１のスペーサ層上に第１の導電性フィールドプレートが形成され、第１のスペー
サ層は、このフィールドプレートとその下の活性領域との間の分離を提供する。第１のフ
ィールドプレートは、スペーサ層上を、ゲートの縁からドレイン電極に向かって距離Ｌ_fs
だけ延び、スペーサ層上をソース電極に向かって距離Ｌ_fsだけ延びる。第１のフィールド
プレートは、ソース電極またはゲートに電気的に接続することができる。本発明に基づく
様々な実施形態では、追加のスペーサ層／フィールドプレート対をさらに含むことができ
る。

【0014】

このフィールドプレート配置は、デバイス内のゲートのソース側とドレイン側の両方の
ピーク電場（electric field）を低減させることができ、その結果、破壊電圧が増大し、
トラッピングが低減する。電場の低減はさらに、漏れ電流の低減、信頼性の向上など、別
の利点を生むことができる。ゲートのソース側とドレイン側のフィールドプレートはとも
に、ゲートのソース側の電場が低減されるように配置され、このことは、より負にバイア
スされたゲート条件を必要とする用途の性能および堅牢性（robustness）を向上させる。
これは、クラスＣおよびより高次の他の動作クラス（例えば、Ｅ、Ｆ）を含む。同様にド
レイン側にフィールドプレートを有することによって、トランジスタはさらに、ドレイン
側のピーク電場の低減を経験する。

【0015】

本発明に基づくゲート−ソースプレート配置を利用することができる１つのタイプのト
ランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは一般にバッファ（
buffer）層と、このバッファ層上のバリア（barrier）層とを含む。バッファ層とバリア
層との間のヘテロ界面に２次元電子ガス（２ＤＥＧ）チャネル層が誘導される。ソース電
極とドレイン電極との間のバリア層上にゲート電極が形成される。このＨＥＭＴはさらに
、前述の多重スペーサ層／フィールドプレート配置を含む。

【0016】

本発明に基づくゲート−ソースフィールドプレートの配置を利用することができる他の
タイプのトランジスタが、電界効果トランジスタ、特に金属半導体電界効果トランジスタ
（ＭＥＳＦＥＴ）であり、これは一般にバッファ層と、このバッファ層上のバリア層とを
含む。ソース電極とドレイン電極との間のチャネル層上にゲートが形成され、このＭＥＳ
ＦＥＴはさらに、前述の多重スペーサ層／フィールドプレート配置を含む。

【0017】

ある要素または層が、別の要素または層「上にある」、「に接続されている」、「に結
合されている」または「と接触している」と記述されているとき、その要素または層は、
直接にその別の要素または層上にあり、接続されており、結合されており、または接触し
ていることができ、あるいは介在要素または層が存在することができることが理解される
。対照的に、ある要素が、別の要素または層「上に直接にある」、「に直接に接続されて
いる」、「に直接に結合されている」または「と直接に接触している」と記述されている
とき、介在要素または層は存在しない。同様に、第１の要素または層が、第２の要素また
は層に「電気的に接続されている」または「電気的に結合されている」と記述されている
ときは、第１の要素または層と第２の要素または層との間を電流が流れることを可能にす
る電気経路がある。この電気経路は、コンデンサ、結合されたインダクタ、および／また
は導電性要素間に直接の接触がなくとも電流が流れることを可能にする他の要素を含むこ
とができる。

【0018】

図１および２は、本発明に基づくＨＥＭＴの一実施形態１０を示し、このＨＥＭＴは、
ＩＩＩ族窒化物に基づくことが好ましいが、他の材料システムを使用することもできる。
ＩＩＩ族窒化物は、窒素と、周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガ
リウム（Ｇａ）およびインジウム（Ｉｎ）との間に形成された半導体化合物を指す。この
用語はさらに、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの３元化合物および第３級化合物を指す
。

【0019】

ＨＥＭＴ１０は基板１２を含み、基板１２は、炭化シリコン、サファイヤ、スピネル（
spinel）、ＺｎＯ、シリコン、窒化ガリウム、窒化アルミニウム、あるいはＩＩＩ族窒化
物材料の成長を助ける能力を有する他の任意の材料または材料の組合せから製作すること
ができる。基板１２とＨＥＭＴ１０の次の層との間の格子不整合を低減させるために、基
板１２上に核生成層（nucleation layer）１４を形成することができる。核生成層１４の
厚さは約１０００オングストローム（Å）でなければならないが、他の厚さを使用するこ
ともできる。核生成層１４は、多くの様々な材料を含むことができ、適当な材料はＡｌ_z
Ｇａ_1-zＮ（０≦ｚ≦１）であり、金属有機化学蒸着（ＭＯＣＶＤ）、水素化物蒸気相エ
ピタキシ（ＨＶＰＥ）、分子線エピタキシ（ＭＢＥ）などの周知の半導体成長技法を使用
して基板１２上に形成することができる。

【0020】

基板１２は、多くの様々な材料から製作することができ、適当な基板は４Ｈポリタイプ
の炭化シリコンであるが、３Ｃ、６Ｈおよび１５Ｒポリタイプを含む他の炭化シリコンポ
リタイプを使用することもできる。炭化シリコンは、サファイヤよりもＩＩＩ族窒化物に
はるかに近い結晶格子整合を有し、その結果、より高い品質のＩＩＩ族窒化膜を与える。
炭化シリコンはさらに、非常に高い熱伝導率を有し、そのため、炭化シリコン上のＩＩＩ
族窒化物デバイスの全出力電力は、基板の熱放散によって限定されない（サファイヤ上に
形成された一部のデバイスでは、それによって限定されることがある）。さらに、炭化シ
リコン基板のアベイラビリティ（availability）は、市販デバイスを可能にするデバイス
分離能力および低い寄生容量を提供する。ＳｉＣ基板は、本件特許出願人から入手可能で
あり、それらを製作する方法は、科学文献ならびに特許文献３、４および５に記載されて
いる。

【0021】

核生成層１４の形成は、基板１２に対して使用される材料によって異なり、様々な基板
上に核生成層１４を形成する方法が知られている（特許文献６および７参照）。炭化シリ
コン基板上に核生成層を形成する方法も、開示されている（特許文献８、９および１０）
。

【0022】

ＨＥＭＴ１０はさらに、核生成層１４上に形成された高抵抗率のバッファ層１６を含む
。バッファ層１６は、ドープまたは非ドープのＩＩＩ族窒化物材料層を含むことができ、
好ましいバッファ層１６は、Ａｌ_xＧａ_yＩｎ_(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋
ｙ≦１）などのＩＩＩ族窒化物材料から形成される。その一部にＦｅがドープされた厚さ
約２μｍのＧａＮなどの他の材料を、バッファ層１６に対して使用することもできる。

【0023】

バッファ層１６上にバリア層１８が形成され、バッファ層１６は、バリア層１８と核生
成層１４との間に挟まれる。バッファ層１６と同様に、バリア層１８も、ドープまたは非
ドープのＩＩＩ族窒化物材料層を含むことができる。バリア層は、１つまたは複数のＡｌ
_xＧａ_1-xＮ層から形成することができ、ｘは０〜１の範囲をとり、ｘは、バリア層１８を
徐々に変化する層とすることができるように深さの関数とすることができる。バッファ層
１６とバリア層１８との間のヘテロ界面に２ＤＥＧチャネル層２６が誘導され、バッファ
層１６、２ＤＥＧチャネル層２６およびバリア層１８は、全体としてＨＥＭＴ活性領域を
形成する。

【0024】

例示的なＨＥＭＴ構造が、開示されている（特許文献１１、２、１２、１３および１４
）。窒化物ベースの他のＨＥＭＴ構造は、特許文献１および１５に示されている。バッフ
ァ層およびバリア層１６、１８は、核生成層１４を成長させるために使用した方法と同じ
方法を使用して形成することができる。デバイス間の電気分離は、メサエッチ（mesa etc
h）または活性ＨＥＭＴの外側でのイオンインプリメンテーション（ion implementation
）よって達成される。

【0025】

バリア層１８と接触してソースおよびドレイン金属電極２０、２２が形成され、ソース
電極２０とドレイン電極２２との間のバリア層１８上にゲート２４が形成される。ゲート
２４が適当なレベルにバイアスされると、バッファ層１６とバリア層１８との間の２ＤＥ
Ｇチャネル層２６を通って、ソース電極２０とドレイン電極２２との間に電流が流れるこ
とができる。ソースおよびドレイン電極２０、２２の形成は、これまでに挙げた文献に詳
述されている。

【0026】

ソースおよびドレイン電極２０、２２は、これらに限定はされないが、チタン、アルミ
ニウム、金またはニッケルの合金を含むさまざまな材料から形成することができる。ゲー
ト２４も、これらに限定はされないが、金、ニッケル、白金、チタン、クロム、チタンタ
ングステン合金またはケイ化白金（platinum silicide）を含むさまざまな材料から形成
することができる。ゲート２４は、多くのさまざまな長さ（Ｌ_g）を有することができ、
適当なゲート長は０．１から２．０ミクロン（μｍ）だが、他のゲート長を使用すること
もできる。本発明に基づく一実施形態では、好ましいゲート長（Ｌ_g）は約０．５ミクロ
ンである。

【0027】

ゲート２４の上、ならびにゲート２４とソースおよびドレイン電極２０、２２との間の
バリア層１８の表面の少なくとも一部分の上に、第１の非電導性スペーサ層２８が形成さ
れる。図２に示されるように、スペーサ層２８は、ゲート２４とソースおよびドレイン電
極２２、２４との間のバリア層１８全体を覆う。スペーサ層２８は、１つの誘電層または
複数の誘電層の組合せを含むことができる。ＳｉＮ、ＳｉＯ₂、Ｓｉ、Ｇｅ、ＭｇＯ_X、Ｍ
ｇＮ_X、ＺｎＯ、ＳｉＮ_X、ＳｉＯ_X、これらの合金または層配列など、さまざまな誘電材
料を使用することができる。スペーサ層は多くの様々な厚さを有することができ、厚さの
適当な範囲は、約０．０３から０．５ミクロンである。図１に最もよく示されるように、
ゲート２４は、ゲートコンタクト３０のところで接触される。

【0028】

ゲート２４の上のスペーサ層２８上に第１のフィールドプレート３２が形成され、この
第１のフィールドプレートは、スペーサ層２８上をドレイン電極２２に向かって距離Ｌ_fd
だけ延び、ソース電極２０に向かって距離Ｌ_fsだけ延びる。スペーサ層２８は、第１のフ
ィールドプレート３２とバリア層１８およびゲート２４との間の分離を提供するために配
置されるものであり、そのため、スペーサ層２８は、ゲート１８と、第１のフィールドプ
レート３２の下のバリア層１８とだけを覆えばよい。しかし、製造を容易にするため、ス
ペーサ層は一般にバリア層１８全体を覆う。Ｌ_fdは様々な距離とすることができ、距離の
適当な範囲は、０．１から５ミクロンである。同様に、Ｌ_fsも様々な距離とすることがで
き、距離の適当な範囲は、０．１から２ミクロンである。他の実施形態では、フィールド
プレートを不連続とすることができ、希望に応じて穴（hole）または中断（interruption
）を有することができる。

【0029】

フィールドプレート３２は、多くの様々な導電材料を含むことができ、適当な材料は、
標準メタライゼーション（standard metallization）法を使用して付着させた金属である
。本発明に基づく一実施形態では、フィールドプレート３０は、フィールドプレート３０
が電気的に接続される後述のフィーチャ（feature）と同じ金属を含む。

【0030】

第１のフィールドプレート３２は、ソース電極２０またはゲート２４に電気的に接続す
ることができる。図１は、第１のフィールドプレート３２がソース電極２０に接続された
本発明に基づく一実施形態を示し、選択可能な２つの接続構造が示されている。第１のフ
ィールドプレート３２とソース電極２０との間に延びる第１の導電性バス３４を、スペー
サ層２６上に形成することができる。様々な数のバス３４を使用することができるが、使
用されるバス３４の数が多いほど、それらのバスによって導入されうる不必要な静電容量
も大きくなる。バス３４は、ソース電極２０と第１のフィールドプレート３２との間で電
流が効果的に広がるように十分な数なければならないが、その一方で、できるだけＨＥＭ
Ｔ活性領域を覆わないようにしなければならない。適当なバス３４の数は、図１に示すよ
うに３とすることができる。

【0031】

ＨＥＭＴ１０の活性領域の外側を通り、ソース電極２０に接続された第１の導電性経路
３６によって、第１のフィールドプレート３２をソース電極２０に電気的に接続すること
もできる。図１に示されるように、経路３６は、ゲートコンタクト３０とは反対側の縁の
ＨＥＭＴの活性領域の外側を通る。本発明に基づく代替実施形態では、この導電性経路が
、ゲートコンタクト３０と同じ側のＨＥＭＴ１０の活性領域の外側を通ることができ、あ
るいはＨＥＭＴ１０は、ＨＥＭＴ１０の一方または両方の側を通る２つ以上の導電性経路
を含むことができる。一実施形態では、導電性経路３４、３６を、ソース電極２０と同じ
材料から製作することができ、他の実施形態では、これらを異なる材料から製作すること
ができ、ソース電極２０の形成後に製造プロセス中の異なるステップで形成することがで
きる。

【0032】

第１のフィールドプレート３２は、多くの様々な方法によってゲート２４に電気的に接
続することもでき、ここでは適当な２つの方法を説明する。第１の方法では、ＨＥＭＴ１
０の活性領域の外側を第１のフィールドプレート３２とゲート２４との間を通る第２の導
電性経路３８によって、フィールドプレートをゲート２４に接続することができる。導電
性経路３８は、ゲートコンタクト３０に接続し、またはゲートコンタクト３０とは反対側
のゲート２４の部分など、ＨＥＭＴ活性領域の外側のゲート２４の部分に接続することが
できる。あるいは、２つ以上の導電性経路を使用して、フィールドプレート３２とゲート
２４を接続することもできる。

【0033】

代替の接続構造は、導電性バイア（via）（図示せず）の形態の導電性経路を含み、こ
れは、第１のフィールドプレート３２から第１のスペーサ層２８を貫いてゲート２４まで
通るように形成することができる。これらのバイアは、ゲート２４と第１のフィールドプ
レート３２との間の電気的な接続を提供し、最初にエッチングなどによって第１のスペー
サ層２８に穴を開け、次いで別個のステップでまたは第１のフィールドプレート３２の形
成時にそれらの穴に導電材料を充填することによって形成することができる。ゲート２４
からフィールドプレート３２に広がる有効な電流を提供するために、これらのバイアは、
第１のフィールドプレート３２から下に周期的に配置することができる。

【0034】

図３は、図１および２のＨＥＭＴ１０と似ているが、第１のフィールドプレート３２の
少なくとも一部分の上に形成された第２の非電導性スペーサ層４２をさらに含むＨＥＭＴ
４０を示し、図示された好ましい第２のスペーサ層４２は、第１のフィールドプレートと
、第１のスペーサ層２８の露出した表面とを覆っている。第２のスペーサ層４２は、第１
のスペーサ層２８と同じ材料または同じ材料の複数の層から形成することができ、０．０
５から２ミクロンの範囲の全厚を有することができる。

【0035】

次いで、第２のスペーサ層４２上に第２のフィールドプレート４４を付着させることが
できる。本発明に基づく様々な第２のフィールドプレートは、様々な被覆範囲を提供する
ことができ、図示された第２のフィールドプレート４４はゲート２４と部分的に重なり合
う。本発明に基づく他の第２のフィールドプレートは、ゲート２４の縁と第２のフィール
ドプレートの開始縁との間に空間を有することができる。第２のフィールドプレート４４
の他の部分は、ゲート２４の縁からドレインコンタクト２２に向かって距離Ｌ_fd2だけ延
び、距離Ｌ_fd2は、０．２から５ミクロンの範囲とすることができる。第２のスペーサ層
４２が第１のフィールドプレート３２およびスペーサ層２８を完全には覆わない実施形態
では、第１のフィールドプレート３２と第２のフィールドプレート４４との間の電気的な
分離を提供するため、第２のスペーサ層４２は、第１のフィールドプレート３２を十分に
覆わなければならない。

【0036】

第２のフィールドプレート４４はソース電極２０またはゲート２４に接続することがで
き、多くの様々な接続構造を使用することができる。第２のスペーサ層４２上に、第２の
フィールドプレート４４とソース電極２０との間に延びる第２の導電性バスを形成するこ
とができる。ソース電極２０から第２のフィールドプレート４４の中へ電流が効果的に広
がるが、不必要な静電容量が導入されるほどには活性領域を覆わない、様々な数のバスを
使用することができる。第２のフィールドプレート４４も、ＨＥＭＴ４０の活性領域の外
側を通り、ソース電極２０に接続された第３の導電性経路によってソース電極２０に電気
的に接続することができる。

【0037】

第２のフィールドプレート４４の付着およびソース電極２０へのその接続の後に、窒化
シリコンなどの誘電性パッシベーション層（図示せず）によってこの活性構造を覆うこと
ができる。誘電性パッシベーション層を形成する方法は、これまでに挙げた文献に詳述さ
れている。図１および２のＨＥＭＴ１０、ならびに後述するＨＥＭＴおよびＭＥＳＦＥＴ
も、スペーサ層（１つまたは複数）およびフィールドプレート（１つまたは複数）の形成
後に誘電性パッシベーション層によって覆うことができる。

【0038】

図４は、ＨＥＭＴ１０のフィーチャと同様の多くのフィーチャを有する本発明に基づく
ＨＥＭＴの他の実施形態６０を示しており、これらの同様のフィーチャに対しては同じ参
照符号が使用されている。ＨＥＭＴ６０は、基板１２、核生成層１４、バッファ層１６、
バリア層１８、ソース電極２０、ドレイン電極２２、ゲート２４および２ＤＥＧチャネル
層２６を含む。前述のものと同様、ゲート２４の幅Ｌ_gは０．１から５ミクロンである。

【0039】

しかし、ＨＥＭＴ６０は、ゲート２４を覆わず、その代わりにゲート２４とソースおよ
びドレインコンタクト２０、２２との間のバリア層１８を覆うスペーサ層６２を含む。他
の実施形態では、このスペーサ層が、前述のとおり、バリア層１８の表面を完全には覆わ
ない。その被覆範囲は、第１のフィールドプレート６４とバリア層１８との間の電気的な
分離を提供するのに十分でなければならない。第１のフィールドプレート６４はゲート２
４と一体に形成され、スペーサ層６２上をドレインコンタクト２２に向かって、０．２か
ら５ミクロンの範囲である距離Ｌ_fdだけ延び、ソースコンタクト２０に向かって、０．２
から２ミクロンの範囲である距離Ｌ_fsだけ延びる。ＨＥＭＴ６０では、ゲート２４との第
１のフィールドプレートの一体成形によって、第１のフィールドプレートがゲート２４に
電気的に接続される。フィールドプレート６４はゲートと完全に一体とすることができ、
あるいは、ゲート２４とフィールドプレート６４との間で電流を効果的に広げるために十
分な導電性経路が使用可能である限りにおいて、コンタクトのソース側またはドレイン側
あるいはその両方の側のその一体接続中に穴による中断を有することができる。

【0040】

ＨＥＭＴ６０では、デバイスメタライゼーションの前に第１のスペーサ層６２を形成す
ることができ、それらの場合には、スペーサ層がエピタキシャル材料、例えば様々なＩＩ
Ｉ族元素を有するＡｌ、ＧａまたはＩｎ合金などのＩＩＩ族窒化物材料を含むことができ
、適当なスペーサ層材料はＡｌ_xＧａ_1-xＮ（０≦ｘ≦１）である。バリア層１８のエピタ
キシャル成長の後、同じエピタキシャル成長法を使用して、第１のスペーサ層６２を成長
させることができる。次いで、ゲート２４、ソース電極２０およびドレイン電極２２のた
めの開口を形成するため、第１のスペーサ層６２がエッチングされる。メタライゼーショ
ンの間に、バリア層１８と電気的に接触したゲート２４が形成され、スペーサ層６２上を
延びるゲートと一体の第１のフィールドプレート６４が形成される。この同じメタライゼ
ーションステップの間に、ソースおよびドレイン電極２０、２２を形成することができる
。

【0041】

他の実施形態では、最初に活性領域上に第１のゲート２４をメタライゼーションによっ
て形成することができ、ゲート２４とソースおよびドレインコンタクト２０、２２との間
の活性領域上に、誘電材料のスペーサ層を形成することができる。次いで、ゲート２４と
一体のフィールドプレート６４を形成することができる。ソース電極２０とゲート電極２
２の両方に向かってフィールドプレート６４を延ばすことによって、ＨＥＭＴ６０は、図
１および２のＨＥＭＴ１０と同じ動作上の利点を経験する。

【0042】

図５は、図４に示されたＨＥＭＴ６０と同様のＨＥＭＴの他の実施形態７０を示し、こ
のＨＥＭＴは、基板１２、核生成層１４、バッファ層１６、バリア層１８、ソース電極２
０、ドレイン電極２２、ゲート２４、２ＤＥＧチャネル層２６、第１のスペーサ層６２お
よび第１のフィールドプレート６４を有する。しかし、ＨＥＭＴ７０はさらに、第２の誘
電スペーサ層７２および第２のフィールドプレート７４を有し、第２のスペーサ層は、第
１のフィールドプレート６４と第２のフィールドプレート７４との間の電気的な分離を提
供するのに十分な量だけ、第１のフィールドプレート６４を覆う。図示されるように、こ
のスペーサ層は、第１のフィールドプレート６４と、第１のスペーサ層６２の露出面とを
覆う。第２のフィールドプレート７４は、ＨＥＭＴの活性領域の外側を通る前述の導電性
経路を含む様々な方法を使用して、ソースコンタクト２０またはゲートに電気的に接続す
ることができる。

【0043】

ＨＥＭＴ４０および７０（ならびに後述するＨＥＭＴおよびＭＥＳＦＥＴ）はさらに、
第２のフィールドプレート７２および第２のスペーサ層７４の上に、追加のスペーサ層／
フィールドプレート対を含むことができる。図５は、第３のスペーサ層７６（破線で描か
れている）および第３のフィールドプレート７８（破線で描かれている）を含むＨＥＭＴ
７０上の追加の対を示しており、スペーサ層７６は、第２のフィールドプレート７４と第
３のフィールドプレート７８との間の電気的な分離を提供するのに十分な量だけ、第２の
フィールドプレート７４を覆う。第３のフィールドプレート７８（および後続の任意のフ
ィールドプレート）も、前述の方法によってソース電極またはゲートに電気的に結合する
ことができる。

【0044】

好ましい一実施形態では、一番上のフィールドプレートがソース電極に接続され、その
下の中間フィールドプレートをソース電極またはゲートに接続することができる。例えば
、本発明に基づくトランジスタは３つのフィールドプレートを有することができ、一番上
のフィールドプレートがソース電極に接続され、その下の残りのフィールドプレートがソ
ース電極またはゲートに接続される。

【0045】

この多重フィールドプレート配置は、デバイス内のピーク電場をさらに低減させること
ができ、その結果、破壊電圧が増大し、トラッピングが低減する。これにより、ゲートに
接続されたフィールドプレートによって否定的な影響を受けることがある利得および安定
性を向上させることができる。本発明に従って配置されたとき、ソースに接続されたフィ
ールドプレートの遮蔽効果がＣ_gdを低減させることができ、このことが入力−出力分離を
強化する。

【0046】

図６は、図１および２のＨＥＭＴ１０と同様の本発明に基づくＨＥＭＴの他の実施形態
８０を示し、図７は、図５のＨＥＭＴ７０と同様の本発明に基づくＨＥＭＴの他の実施形
態９０を示す。ＨＥＭＴ８０および９０はそれぞれ、基板１２、核生成層１４、バッファ
層１６、バリア層１８、ソース電極２０、ドレイン電極２２および２ＤＥＧチャネル層２
６を含む。ＨＥＭＴ８０は、ゲート８２、第１の誘電スペーサ層８４および第１のフィー
ルドプレート８６を有するが、図１および２のゲート２４とは異なり、ゲート８２がバリ
ア層１８の中に落ち込んでいる。第１のスペーサ層８４は、ゲート８２とフィールドプレ
ート８６との間の電気的な分離を提供するのに十分な量だけゲート８２およびバリア層を
覆い、フィールドプレートは、ゲートの一方の側のスペーサ層８４上をドレイン電極２０
に向かって延び、もう一方の側をソース電極２２に向かって延び、延びる距離はともに前
述の範囲内にある。前述のとおり、追加のスペーサ層／フィールドプレート対を含め、そ
れらを電気的に接続することができる。ＨＥＭＴ８０は第２の対８８（破線で示されてい
る）を有する。

【0047】

ＨＥＭＴ９０は、ゲート９２、スペーサ層９４および一体型のフィールドプレート９６
を有し、ゲート９２はバリア層１８の中に落ち込んでいる。スペーサ層９４は、図５に示
された前述のスペーサ層６２と同じ材料から形成することができ、フィールドプレート９
６とバリア層との間の電気的な分離を提供するのに十分な量だけ、バリア層１８を覆うこ
とができる。他の実施形態では、ゲートの下面を部分的に落ち込ませることができ、また
はゲートの様々な部分を、バリア層１８内の様々な深さまで落ち込ませることができる。
前述のとおり、追加のスペーサ層／フィールドプレート対を含め、それらを電気的に接続
することができる。ＨＥＭＴ９０は第２の対９８（破線で示されている）を有する。

【0048】

図８は、図１および２に示されたＨＥＭＴ１０と同様の本発明に基づくＨＥＭＴの他の
実施形態１００を示し、このＨＥＭＴは、基板１２、核生成層１４、バッファ層１６、バ
リア層１８、ソース電極２０、ドレイン電極２２、ゲート２４、２ＤＥＧ２６および第１
のスペーサ層２８を有する。しかし、ＨＥＭＴ１００は、単一の第１のフィールドプレー
トを有する代わりに、ソースフィールドプレート１０２とドレインフィールドプレート１
０４とに分離された第１のフィールドプレートを有する。ソースフィールドプレート１０
２は、ゲート２４のソース側と部分的に重なり合い、スペーサ層２８上をソース電極２０
に向かって、前述の距離の範囲内にある距離Ｌ_fsだけ延びる。ドレインフィールドプレー
ト１０４は、ゲート２４と部分的に重なり合い、スペーサ層２８上をドレインコンタクト
２２に向かって、前述の距離の範囲内にある距離Ｌ_fdだけ延びる。ソースおよびドレイン
フィールドプレート１０２、１０４はそれぞれ、ソースコンタクト２０またはゲート２４
に（前述の方法を使用して）接続することができ、あるいは、一方をソースコンタクト２
０に接続し、もう一方をゲート２４に接続することができる。

【0049】

様々な実施形態では、ソースおよびドレインフィールドプレート１０２、１０４が、ゲ
ート２４と部分的に重なり合う必要がなく、一方または両方のフィールドプレートが、ゲ
ートの縁とそのフィールドプレートの縁との間に隔たりを有することができる。ゲートの
重なりは、否定的な影響を性能に与えうる追加の静電容量を導入する可能性がある。ソー
スおよびドレインフィールドプレートが電場を効果的に低減させるためには、ゲートの縁
とフィールドプレートとの間の隔たりが比較的に小さくなければならず、このことは、製
造中にいくつかの困難を生じさせる可能性がある。フィールドプレート１０２、１０４を
ゲート２４と部分的に重なり合わせることによって、この小さな隔たりの許容範囲内の条
件を満たす必要なしにＨＥＭＴを製造することができる。部分的に重なり合うフィールド
プレートを使用するのか、または重なり合わないフィールドプレートを使用するのかを決
定する際には、製造の容易さと静電容量の低減との間のバランスを考慮する。

【0050】

本発明の構造を、様々な材料システムから製作された他のタイプのトランジスタで使用
することもできる。図９は、本発明に基づく炭化シリコンベースのＭＥＳＦＥＴの一実施
形態１１０を示す。ＭＥＳＦＥＴ１１０は、その上に炭化シリコンバッファ１１４および
炭化シリコンチャネル層１１６が形成された炭化シリコン基板１１２を含み、バッファ１
１４は、チャネル層１１６と基板１１２との間に挟まれている。バッファ１１４およびチ
ャネル層１１６は全体としてＭＥＳＦＥＴの活性領域を形成する。チャネル層１１６と接
触してソースおよびドレイン電極１１８、１２０が形成され、ソース電極１１８とドレイ
ン電極１２０との間のチャネル層１１６上にゲート１２２が形成される。この好ましい実
施形態では、ゲート１２２がチャネル層１１６の中に落ち込んでいるが、これら２つの間
に十分な電気的接触が得られる限り、落ち込みなしにゲート１２２がチャネル層１１６の
表面にあってもよい。ゲート１２２を部分的に落ち込ませて、ゲート１２２の下面の一部
分だけがチャネル層１１６の中に落ち込むようにすることもできる。

【0051】

ゲート１２２の上、ならびにゲート１２２とソースおよびドレイン電極１１８、１２０
との間のチャネル層１１６の表面に、非電導性（誘電性）スペーサ層１２４が形成される
。図１および２に示された前述のスペーサ層２８と同様に、スペーサ層１２４は、誘電体
などの１つの非電導性材料層、または様々な誘電体などの複数の様々な非電導性材料層を
含むことができる。

【0052】

ゲート１２２の上のスペーサ層１２４上に、第１のフィールドプレート１２６が形成さ
れ、第１のフィールドプレート１２６は、スペーサ層１２４上をソース電極１１８に向か
って距離Ｌ_fsだけ延び、ドレイン電極１２０に向かって距離Ｌ_fdだけ延び、これらの距離
はともに前述の距離の範囲内にある。フィールドプレート１２６も、前述の接続構造と同
じ構造を使用してソース電極１１８またはゲート１２２に接続することができる。この第
１のフィールドプレートも、前述の２片（two piece）ドレインフィールドプレート／ソ
ースフィールドプレート配置など、２つ以上のフィールドプレートを含むことができる。

【0053】

第１のフィールドプレート１２６および第１のスペーサ層１２４の上に、第２の非電導
性スペーサ層１２８（破線で示されている）を形成することができ、これは、図３に示さ
れた前述の第２のスペーサ層４２と同様である。同様に、第２のスペーサ層１２８上に第
２のフィールドプレート１３０（破線で示されている）が提供され、これも、図３に示さ
れた前述の第２のフィールドプレート４４と同様であり、同様に接続される。

【0054】

図１０は、本発明に基づく炭化シリコンＭＥＳＦＥＴの他の実施形態１４０を示し、こ
のＭＥＳＦＥＴは、基板１１２、バッファ１１４、チャネル層１１６、ソース電極１１８
、ドレイン電極１２０を含む図９のＭＥＳＦＥＴ１１０と同様のフィーチャを有する。ソ
ース電極１１８とドレイン電極１２０との間のチャネル層１１６上に、落ち込んだゲート
１４２が形成されているが、これは、チャネル層１１６の表面に形成することもできる。
ＭＥＳＦＥＴ１４０はさらにスペーサ層１４４を含み、これはゲート１４２と重なり合わ
ず、ゲート１４２とソースおよびドレイン電極１１８、１２０との間のチャネル層１１６
の表面の少なくとも一部分を覆う。ゲート１４２と一体のフィールドプレート１４６が形
成され、これは、スペーサ層１４４上をソース電極１１８に向かって距離Ｌ_fsだけ延び、
ドレイン電極１２０に向かって距離Ｌ_fdだけ延び、これらの距離はともに前述の距離の範
囲内にある。スペーサ層１４４は誘電材料とすることができ、デバイスメタライゼーショ
ンの前にスペーサ層１４４が形成される場合には、このスペーサ層は、前述のエピタキシ
ャル材料を含むことができる。

【0055】

図１１は、ゲート−ソースフィールドプレートを持たないＧａＮベースのＨＥＭＴ（デ
バイスＡ）の動作特性と、長さ０．２ミクロンのゲート−ソースフィールドプレートを有
するＧａＮベースのＨＥＭＴ（デバイスＢ）の動作特性とを比較した表１３０を示す。デ
バイスＡおよびＢの測定値は、１デシベル（ｄＢ）圧縮に駆動された４ギガヘルツ（ＧＨ
ｚ）、Ｖｇ＝−７Ｖ、１０時間の２００ＣクラスＣ動作におけるパワーデグラデーション
（power degradation）に関してとられたものである。測定値はデバイスＡの破壊を示し
ており、一方、デバイスＢは同じ条件下で破壊を経験しない。

【0056】

このフィールドプレート配置は、ＨＥＭＴおよびＭＥＳＦＥＴ以外の他のトランジスタ
に適用することができ、その一例が金属酸化物半導体ヘテロ構造電界効果トランジスタ（
ＭＯＳＨＦＥＴ）であることが理解される。ＭＯＳＨＦＥＴでは、ゲートとＭＯＳＨＦＥ
Ｔ活性領域との間にスペーサ層を形成することができる。ゲートの下からスペーサ層を部
分的に除去して、ゲートが薄いスペーサ（絶縁体）層上にあり、フィールドプレートがよ
り厚いスペーサ（絶縁体）層上にあるようにすることができる。ゲートはこの絶縁体層を
介して依然として活性領域と「接触」していると考えられ、このＭＯＳＨＦＥＴ配置はゲ
ート漏れを低減させるように設計される。

【0057】

以上の実施形態は、マイクロ波およびミリメートル波周波数におけるパワーが向上した
ワイドバンドギャップトランジスタを提供する。このトランジスタは、より高い入力−出
力分離により、高利得、高電力およびより安定な動作を同時に示す。より低い周波数にお
ける高電圧用途向けに、この構造をより大きな寸法に拡張することができる。

【0058】

いくつかの好ましい構成に関して本発明を詳細に説明したが、他の変形構成も可能であ
る。多くの様々なデバイスで、このフィールドプレート配置を使用することができる。こ
のフィールドプレートはさらに、多くの様々な形状を有することができ、多くの様々な方
法でソースコンタクトに接続することができる。例えば、接続が、バスまたは導電性経路
による接続の代わりに、フィールドプレートとソースコンタクトとの間で連続した接続と
なるように、フィールドプレートは、ＨＥＭＴ活性領域の上から延びることができる。し
かしこの配置は、極端に高い静電容量を構造に導入する可能性がある。したがって、本発
明の趣旨および範囲を、上述の本発明の好ましい構成に限定してはならない。

【図面の簡単な説明】

【0059】

【図1】本発明に基づくＨＥＭＴの一実施形態の平面図である。

【図2】図１に示されたＨＥＭＴの断面図である。

【図3】本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図4】本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図5】複数のフィールドプレートを有する本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図6】複数のフィールドプレートを有する本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図7】複数のフィールドプレートを有する本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図8】本発明に基づくＨＥＭＴの他の実施形態の断面図である。

【図9】本発明に基づくＭＥＳＦＥＴの一実施形態の断面図である。

【図10】本発明に基づくＭＥＳＦＥＴの他の実施形態の断面図である。

【図11】本発明に基づくＨＥＭＴとゲート−ソースフィールドプレートを持たないＨＥＭＴとの動作特性を比較した表を示す図である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】