特許 6137581 オン電流およびセルピラー製造を制御する、縦型ＮＡＮＤストリングのためのタングステンサリサイドゲートソース

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6137581

(24)【登録日】2017年5月12日

(45)【発行日】2017年5月31日

(54)【発明の名称】オン電流およびセルピラー製造を制御する、縦型ＮＡＮＤストリングのためのタングステンサリサイドゲートソース

(51)【国際特許分類】

   H01L 27/115 20170101AFI20170522BHJP

   H01L 29/788 20060101ALI20170522BHJP

   H01L 21/336 20060101ALI20170522BHJP

   H01L 29/792 20060101ALI20170522BHJP

【ＦＩ】

   H01L27/10 434

   H01L29/78 371

【請求項の数】17

【全頁数】12

(21)【出願番号】特願2016-500251(P2016-500251)

(86)(22)【出願日】2014年2月13日

(65)【公表番号】特表2016-514370(P2016-514370A)

(43)【公表日】2016年5月19日

(86)【国際出願番号】US2014016286

(87)【国際公開番号】WO2014158413

(87)【国際公開日】20141002

【審査請求日】2015年9月9日

(31)【優先権主張番号】13/852,988

(32)【優先日】2013年3月28日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】シムセク−エゲ、ファトゥマ エー．

(72)【発明者】

【氏名】パラット、クリシュナ ケー．

【審査官】 小山 満

(56)【参考文献】

【文献】 特開２０１１−０３５２２８（ＪＰ，Ａ）

【文献】 特開２０１１−００９３２８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／００３１５５０（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１１／０３２７３３９（ＵＳ，Ａ１）

【文献】 特開２００８−１９２７０８（ＪＰ，Ａ）

【文献】 特表２００２−５１２４５０（ＪＰ，Ａ）

【文献】 特開２０１１−２４９５５９（ＪＰ，Ａ）

【文献】 特開２０１１−１７１６９８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１１５−２７／１１５９７

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８８

Ｈ０１Ｌ ２９／７９２

(57)【特許請求の範囲】

【請求項1】

チャネルと、
セレクトゲートと、を備えるメモリデバイスであって、
前記チャネルは第１の端部および第２の端部を含み、前記チャネルの前記第１の端部は、ビットラインに連結されており、前記チャネルの前記第２の端部は、ソースに連結されており、
前記セレクトゲートは、前記ビットラインと前記チャネルとの間の伝導を選択的に制御すべく、前記チャネルの前記第２の端部に形成されており、タングステンサリサイド層を含み、
前記セレクトゲートと前記チャネルの前記第１の端部との間において、複数のワード線と、それぞれが前記複数のワード線のそれぞれに対応し、前記チャネルの長さに沿って互いに離間して形成された複数の不揮発性メモリセルと、
をさらに備える、メモリデバイス。

【請求項2】

前記複数の不揮発性メモリセルはポリシリコンを含む、請求項１に記載のメモリデバイス。

【請求項3】

前記複数の不揮発性メモリセルは、浮遊ゲート（ＦＧ）メモリセルを含む、請求項１または請求項２に記載のメモリデバイス。

【請求項4】

前記メモリデバイスは、ソリッドステートドライブ（ＳＳＤ）の部分を備える、請求項１に記載のメモリデバイス。

【請求項5】

前記メモリデバイスは、複数のメモリデバイスのアレイの部分を備える、請求項１に記載のメモリデバイス。

【請求項6】

前記セレクトゲートは、２つのポリシリコン層の間に形成されたタングステンサリサイド層を含む、請求項１に記載のメモリデバイス。

【請求項7】

チャネルと、
セレクトゲートと、を備えるメモリデバイスであって、
前記チャネルは第１の端部および第２の端部を含み、前記チャネルの前記第１の端部は、ビットラインに連結されており、前記チャネルの前記第２の端部は、ソースに連結されており、
前記セレクトゲートは、前記ビットラインと前記チャネルとの間の伝導を選択的に制御すべく、前記チャネルの前記第２の端部に形成されており、タングステンサリサイド層を含み、かつ、ポリシリコン層に隣接し、
前記セレクトゲートと前記チャネルの前記第１の端部との間において、複数のワード線と、それぞれが前記複数のワード線のそれぞれに対応し、前記チャネルの長さに沿って互いに離間して形成された複数の不揮発性メモリセルと、
をさらに備える、メモリデバイス。

【請求項8】

前記複数の不揮発性メモリセルはポリシリコンを含む、請求項７に記載のメモリデバイス。

【請求項9】

前記複数の不揮発性メモリセルは、浮遊ゲート（ＦＧ）メモリセルを含む、請求項７または請求項８に記載のメモリデバイス。

【請求項10】

前記メモリデバイスは、ソリッドステートドライブ（ＳＳＤ）の部分を備える、請求項７から請求項９のいずれか一項に記載のメモリデバイス。

【請求項11】

前記メモリデバイスは、複数のメモリデバイスのアレイの部分を備える、請求項７から請求項９のいずれか一項に記載のメモリデバイス。

【請求項12】

前記セレクトゲートは、２つのポリシリコン層の間に形成されたタングステンサリサイド層を含む、請求項７から請求項１１のいずれか一項に記載のメモリデバイス。

【請求項13】

縦型ＮＡＮＤストリングを形成する方法であって、
前記縦型ＮＡＮＤストリングのためのソース層を形成する段階と、
前記ソース層上にバッファ層を形成する段階と、
前記バッファ層上にセレクトゲート層を形成する段階と、
前記セレクトゲート層上にタングステンサリサイド層を形成する段階と、
前記タングステンサリサイド層上に複数の酸化物層およびポリシリコン層を交互に形成する段階と、
前記タングステンサリサイド層をエッチングストップとして使用し、前記複数の酸化物層およびポリシリコン層が交互に重なった層を貫通して、高アスペクト比のトレンチをエッチングする段階と、を備えており、
酸化物層は、前記タングステンサリサイド層上に形成される、方法。

【請求項14】

さらに、前記高アスペクト比のトレンチに沿って、酸化物層およびポリシリコン層の少なくとも１つの交互層に、不揮発性メモリセルを形成する段階を備える、請求項１３に記載の方法。

【請求項15】

少なくとも１つの前記不揮発性メモリセルは、浮遊ゲート（ＦＧ）メモリセルまたはチャージトラップフラッシュ（ＣＴＦ）メモリセルを含む、請求項１４に記載の方法。

【請求項16】

前記縦型ＮＡＮＤストリングは、ソリッドステートドライブ（ＳＳＤ）の部分を含む、請求項１４に記載の方法。

【請求項17】

前記縦型ＮＡＮＤストリングは、複数のメモリデバイスのアレイの部分を含む、請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に記載の複数の技術に係る複数の実施形態は、半導体製造に関し、より具体的には複数の縦型ＮＡＮＤストリングの製造に関する。

【背景技術】

【0002】

従来の縦型ＮＡＮＤストリングは、高アスペクト比のピラー（トレンチ）エッチングを停止するために、酸化アルミニウム（Ａｌ酸化物）のエッチングストップ層を使用する。酸化アルミニウムのエッチングストップ層は、十分なエッチング選択比を有していないので、エッチングの停止を制御可能にすべく、比較的厚い酸化アルミニウムの層が必要である。比較的厚い酸化アルミニウム層は、ＮＡＮＤストリングのセレクトゲート（ＳＧ）と第１のワード線（ＷＬ）との間の、所望されない、より長いチャネル距離を引き起こし、それにより、ＮＡＮＤストリングチャネルの全長を十分活用できない。さらに、複数のドライエッチングのポリマーを取り除くために酸化アルミニウムの迅速なエッチングに使用される、フッ化水素（ＨＦ）酸、緩衝酸化物エッチング（ＢＯＥ）液およびリン酸等の通常のウェットエッチング洗浄の複数の化学薬液は、容易に酸化アルミニウムをエッチングし、チャネルの側壁における酸化アルミニウム層に凹部を発生させ、それにより所望されない浮遊ゲート（ＦＧ）を形成し、ＮＡＮＤストリングのオン電流の悪化をもたらす。本明細書に開示された複数の実施形態は、限定ではなく、例示目的として示されており、複数の添付図面の複数の図において、複数の同一の参照番号は、複数の同様の要素を示す。

【図面の簡単な説明】

【0003】

【図1】ＮＡＮＤストリングの製造時に、従来、形成される縦型ＮＡＮＤストリングの例示的な実施形態の側断面図を示す。

【図2】本明細書に開示された主題による、製造時の縦型ＮＡＮＤストリングの第１の例示的な実施形態の側断面図を示す。

【図3】本明細書に開示された主題による、製造時の縦型ＮＡＮＤストリングの第１の例示的な実施形態の側断面図を示す。

【図4】本明細書に開示された主題による、図２の縦型ＮＡＮＤストリングの例示的な実施形態を形成するための例示的プロセスのためのフロー図を示す。

【図5A】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5B】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5C】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5D】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5E】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5F】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5G】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5H】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。

【図5I】本明細書に開示された主題による、図４の例示的プロセスの様々な段階を示す。図示の簡易性および／または明瞭性のため、複数の図面内に示される複数の要素は、必ずしも縮尺通りではないことが理解されるであろう。例えば、明瞭性のため、一部の要素の寸法は、他の要素に対して強調されている可能性がある。複数の図面の縮尺は、本明細書に示される様々な要素の正確な寸法および／または寸法比を表していない。さらに、適切と考えられる場合には、複数の図面間で複数の参照番号を繰り返し用いて、対応および／または類似する複数の構成要素を示す。

【発明を実施するための形態】

【0004】

本明細書に記載の複数の技術に係る複数の実施形態は、半導体製造に関し、より具体的には、複数の縦型ＮＡＮＤストリングの製造に関する。以下の詳細な説明において、本明細書に開示された複数の実施形態に完全な理解をもたらすべく、多くの具体的な詳細が記載されている。しかしながら、関連技術分野における当業者であれば、本明細書に開示された複数の実施形態は、１または複数の具体的な詳細がなくても、あるいは他の複数の方法、コンポーネント、材料等とともに実施可能であることが理解されるであろう。他の複数の例において、本明細書の複数の態様を不明瞭にするのを回避すべく、周知の複数の構造、材料、または操作は詳細に示されたり、または記載されたりしていない。

【0005】

本明細書を通して、「一実施形態」または「ある実施形態」という言及は、当該実施形態に関連して記載された特定の機能、構造、または特性が少なくとも一実施形態に含まれることを意味する。従って、本明細書にわたる、様々な箇所における「一実施形態で」または「ある実施形態で」という表現は、必ずしもすべてが同一の実施形態について言及していない。更に、複数の特定の機能、構造、または特性は、１または複数の実施形態において、任意の好適な方法で組み合わされ得る。さらに、本明細書において「例示的」という文言は、「例示、例、または実例として機能する」ことを意味すべく使用されている。本明細書において「例示的」として記載される任意の実施形態は、他の複数の実施形態に対し、必然的に好ましいまたは有利なものとして解釈されるべきではない。

【0006】

様々な操作は、特許請求された主題を理解するのに最も役立つ態様において、複数の個別の操作として順番に記載されてよい。しかしながら、記載の順序は、これらの操作が必然的に順序に依存するものであることを示唆するように解釈されるべきではない。実際、これらの操作は提示の順序で実行される必要はない。記載される複数の操作は、記載された実施形態とは異なる順序で実行されてよい。様々な追加的な操作が実行されてよく、および／または、記載された複数の操作は、複数の追加的な実施形態において省略されてよい。

【0007】

図１は、ＮＡＮＤストリングの製造時に、従来形成される縦型ＮＡＮＤストリング１００の例示的な実施形態に係る側断面図を示す。図１で示される製造の特定時点において、縦型ＮＡＮＤストリング１００は、ソース１０１、第１の酸化物層１０２、ｐタイプポリシリコン材料から形成されるセレクトゲートソース（ＳＧＳ）層１０３、酸化アルミニウム（Ａｌ酸化物）エッチングストップ層１０４、第２の酸化物層１０５、第１のｎタイプポリシリコン層１０６、第３の酸化物層１０７、第２のｎタイプポリシリコン層１０８、第４の酸化物層１０９、第３のｎタイプポリシリコン層１１０、第５の酸化物層１１１、第４のｎタイプポリシリコン層１１２、第６の酸化物層１１３、第５のｎタイプポリシリコン層１１４、第７の酸化物層１１５、およびシリコン窒化物層等の化学機械的平坦化（ＣＭＰ）層１１６を備える。縦型ＮＡＮＤストリング１００はまた、複数の個々のフラッシュセル１１７（それらのうち、少数のフラッシュセル１１７のみが図１に示される）、およびポリシリコンチャネル１１８を含む。

【0008】

ＮＡＮＤストリング１００のポリシリコン層１０６が、ワード線ＷＬ０になる。同様に、ポリシリコン層１０８、１１０、１１２および１１４はそれぞれ、ワード線ＷＬ１からＷＬ４になる。図１の明瞭性のため、縦型ＮＡＮＤストリング１００を含むすべての構造が示されているわけではないことを理解されたい。ポリシリコン層１０６、１０８、１１０、１１２および１１４は、ｐタイプポリシリコン材料から代替的に形成可能であることも理解されたい。さらに、縦型ＮＡＮＤストリング１００の示される様々な層および構造は、周知の方法において形成されることを理解されたい。

【0009】

縦型ＮＡＮＤストリング１００の製造時に、従来、絶縁性のエッチングストップ層１０４が使用される場合、セレクトゲートソース（ＳＧＳ）１０３と、第１のワード線（ＷＬ０）１０６との間に、所望されない大きな距離Ｘが形成される。例えば、セレクトゲートＳＧ１０３とＷＬ０ １０６との間の距離に対し、５０ｎｍ未満の距離Ｘが所望される場合、酸化アルミニウムのエッチングストップ層１０４を使用する従来の技術は受け入れられない可能性がある。というのは、ピラーエッチングのためのプロセス制御には、４５ｎｍを超える酸化アルミニウムの厚みが必要であるので、ＳＧからＷＬ０までの距離Ｘは所望される５０ｎｍを超える結果になるからである。さらに、プロセス制御は、化学的気相成長（ＣＶＤ）により堆積される、２０ｎｍのオルトケイ酸テトラエチル（ＴＥＯＳ）酸化物を必要とする。酸化アルミニウム層１０４のためのウェットエッチング速度は、ＳＧ１０３とＷＬ０ １０６との間の所望される距離に対し、高速すぎる。また、ピラーエッチングプロセスは、チャネル１１８のための高アスペクト比のエッチングを達成すべく、高重合速度を有するので、後のウェット洗浄に対する複数の選択肢は限定される。さらに、ピラーウェットエッチング洗浄中、チャネル側壁の酸化アルミニウムに、約７ｎｍの凹部が不可避的に形成される。凹部は、酸化アルミニウムのエッチングストップ層１０４内に所望されない浮遊ゲート（ＦＧ）１１９を形成し、それによりデバイス１００の「オン」電流に悪影響を与える。つまり、オン電流がチャネルの複数の側壁を流れ、酸化アルミニウムの凹部、すなわち、酸化アルミニウム領域における浮遊ゲートの存在、により電流経路が変更される。このことおよび／または距離Ｘの増大により、縦型ＮＡＮＤストリングをオンにし、制御することが、より難しくなる。

【0010】

図２は、本明細書に開示された主題による、製造時の縦型ＮＡＮＤストリング２００の第１の例示的な実施形態の側断面図を示す。例示的な一実施形態において、縦型ＮＡＮＤストリング２００は、例えば、ソリッドステートメモリまたはソリッドステートドライブ（ＳＳＤ）のための複数のＮＡＮＤストリングのアレイの部分を形成し得る。図２で示される製造の特定時点において、縦型ＮＡＮＤストリング２００は、ソース２０１、ドープされたポリシリコンバッファ層２０２、第１の酸化物層２０３、ｐタイプポリシリコン材料から形成されたセレクトゲートソース（ＳＧＳ）層２０４、タングステンサリサイド（ＷＳｉｘ）層２０５、第２の酸化物層２０６、第１のｎタイプポリシリコン層２０７、第３の酸化物層２０８、第２のｎタイプポリシリコン層２０９、第４の酸化物層２１０、第３のｎタイプポリシリコン層２１１、第５の酸化物層２１２、第４のｎタイプポリシリコン層２１３、第６の酸化物層２１４、第５のｎタイプポリシリコン層２１５、第７の酸化物層２１６、および限定はされないがシリコン窒化物層等の化学機械的平坦化（ＣＭＰ）層２１７を備える。縦型ＮＡＮＤストリング２００はまた、複数の個々のフラッシュセル２１８（それらのうち、少数のフラッシュセルのみが図２に示される）、およびポリシリコンチャネル２１９を含む。ソース２０１に対向するポリシリコンチャネル２１９の端部は、最終的に、ビットライン（ＢＬ）（不図示）に連結される。

【0011】

図２に示される例示的な実施形態において、ポリシリコン２０７がワード線ＷＬ０になる。同様に、ポリシリコン層２０９、２１１、２１３および２１５がそれぞれワード線ＷＬ１からＷＬ４になる。図２の明瞭性のため、縦型ＮＡＮＤストリング２００を含むすべての構造が示されているわけではないことを理解されたい。ポリシリコン層２０７、２０９、２１１、２１３および２１５は、ｐタイプポリシリコン材料から形成可能であることも理解されたい。さらに、縦型ＮＡＮＤストリング２００の示される様々な層および構造は、周知の方法において形成されることを理解されたい。さらに、本明細書に開示の主題は、複数の浮遊ゲート（ＦＧ）縦型ＮＡＮＤデバイスに限定されず、複数のチャージトラップフラッシュ（ＣＴＦ）ＮＡＮＤデバイス等の複数の他の縦型トランジスタ構造等にも適用可能であり、限定はされないがソリッドステートメモリまたは複数のソリッドステートドライブ（ＳＳＤ）等の積層されたピラー縦型ＮＡＮＤの複数のスケーリングアプローチにおける性能を高め得る。

【0012】

図２に示される例示的な実施形態において、ＷＳｉｘ層２０５は、約２０ｎｍの厚みに形成され得、約３０：１のアスペクト比を有する複数のピラー（すなわち、複数のチャネル）を形成すべく、エッチングストップ層として使用され得る。従って、ＷＳｉｘ層２０５は、セレクトゲート（ＳＧＳ）２０４の部分となり、ＳＧＳからＷＬ０までの距離Ｙ_１は、約３０ｎｍに減少され、それによりデバイス２００のオン電流も減少させる。さらに、ＷＳｉｘ層２０５は、複数のフラッシュセル２１８を形成するために使用される複数のＩＰＤ側壁除去技術と互換性があるので、従来、酸化アルミニウムのエッチングストップ層が使用される場合（すなわち図１）に形成される所望されないエッチングストップの凹部および所望されない浮遊ゲートは、事実上除去される。

【0013】

図３は、本明細書に開示された主題による、製造時の縦型ＮＡＮＤストリング３００の第１の例示的な実施形態の側断面図を示す。例示的な一実施形態において、縦型ＮＡＮＤストリング３００は、例えば、ソリッドステートメモリまたはソリッドステートドライブ（ＳＳＤ）のための複数のＮＡＮＤストリングのアレイの部分を形成し得る。図３で示される製造の時点において、縦型ＮＡＮＤストリング３００は、ソース３０１、ｎ^＋タイプポリシリコンバッファ層３０２、第１の酸化物層３０３、ｐタイプポリシリコン材料から形成された第１のセレクトゲートソース（ＳＧＳ）層３０４、タングステンサリサイド（ＷＳｉｘ）層３０５、ｐタイプポリシリコン材料から形成された第２のセレクトゲート（ＳＧＳ）層３０６、第２の酸化物層３０７、第１のｎタイプポリシリコン層３０８、第３の酸化物層３０９、第２のｎタイプポリシリコン層３１０、第４の酸化物層３１１、第３のｎタイプポリシリコン層３１２、第５の酸化物層３１３、第４のｎタイプポリシリコン層３１４、第６の酸化物層３１５、第５のｎタイプポリシリコン層３１６、第７の酸化物層３１７、および限定はされないがシリコン窒化物層等の化学機械的平坦化（ＣＭＰ）層３１８を備える。縦型ＮＡＮＤストリング３００はまた、複数の個々のフラッシュセル３１９（それらのうち、少数のフラッシュセル３１９のみが図３に示される）、およびポリシリコンチャネル３２０を含む。ソース３０１に対向するポリシリコンチャネル３２０の端部は、最終的に、ビットライン（ＢＬ）（不図示）に連結される。

【0014】

図３に示される例示的な実施形態において、ポリシリコン３０８がワード線ＷＬ０になる。同様に、ポリシリコン層３１０、３１２、３１４および３１６がそれぞれワード線ＷＬ１からＷＬ４になる。図３の明瞭性のため、縦型ＮＡＮＤストリング３００を含むすべての構造が示されているわけではないことを理解されたい。ポリシリコン層３０８、３１０、３１２、３１４および３１６は、ｐタイプポリシリコン材料から形成可能であることも理解されたい。さらに、縦型ＮＡＮＤストリング３００の示される様々な層および構造は、周知の方法において形成されることを理解されたい。さらに、本明細書に開示の主題は、複数の浮遊ゲート（ＦＧ）縦型ＮＡＮＤデバイスに限定されず、複数のチャージトラップフラッシュ（ＣＴＦ）ＮＡＮＤデバイス等の複数の他の縦型トランジスタ構造等にも適用可能であり、限定はされないがソリッドステートメモリまたは複数のソリッドステートドライブ（ＳＳＤ）等の積層されたピラー縦型ＮＡＮＤの複数のスケーリングアプローチにおける性能を高め得る。

【0015】

図３に示される例示的な実施形態において、ＷＳｉｘ層３０５は、第１のＳＧＳ層３０４と、第２のＳＧＳ層３０６との間に形成され、図２に示される例示的な実施形態２００によってもたらされるすべての利点を提供する。つまり、ＷＳｉｘ層３０５は、約２０ｎｍの厚みに形成され得、約３０：１のアスペクト比を有する複数のピラー（すなわち、複数のチャネル）を形成するためのエッチングストップ層として使用され得る。従って、ＷＳｉｘ層３０５は、ＳＧＳ３０４および３０６の部分となり、ＳＧＳからＷＬ０までの距離Ｙ_２は約３０ｎｍに減少される。さらに、ＷＳｉｘ層３０５は、複数のフラッシュセル３１９を形成するために使用される複数のＩＰＤ側壁除去技術と互換性があるので、従来、酸化アルミニウムのエッチングストップ層が使用される場合（図１）に形成される所望されないエッチングストップの凹部および所望されない浮遊ゲートは、事実上除去される。さらに、この例示的な実施形態のためのＷＳｉｘ層３０５は、２つのポリシリコン層の間に形成されるので、ＷＳｉｘ層３０５の面と、ＳＧ層３０４および３０６の面との間の界面の付着力は、例示的な実施形態２００（図２）のＷＳｉｘ層２０５と、第２の酸化物層２０６との間の界面の付着力より強い。

【0016】

図４は、本明細書に開示の主題による、縦型ＮＡＮＤストリング２００（図２）を形成するための例示的プロセス４００のフロー図を示す。図５Ａ〜５Ｉは、例示的プロセス４００の様々な段階を示す。

【0017】

図４のブロック４０１は、プロセス４００への例示的なエントリポイントを表す。図５Ａは、図２に示される例示的な縦型ＮＡＮＤストリングの一実施形態５００を製造するための一例示的なエントリポイントを示す。図５Ａに示されるように、周知の方法を使用して、様々な層が堆積される。特に、デバイス５００は、ドープされたポリシリコン材料層またはＷＳｉｘ材料層から形成されたソース層５０１を備える。ソース材料５０１がＷＳｉｘから形成される場合、ｎ^＋タイプバッファポリシリコン材料層５０２が、ソース層５０１上に形成される。ソース材料５０１がドープされたポリシリコンから形成される場合、バッファ層５０２は必要とされない。第１の酸化物層５０３がバッファポリシリコン層５０２上に形成される。酸化物層５０３に好適な複数の材料は、限定はされないが、ＴＥＯＳ酸化物、およびオゾン／オルトケイ酸テトラエチル（Ｏ_３／ＴＥＯＳ）等の高アスペクト比プロセス（ＨＡＲＰ）の酸化膜を含む。セレクトソースゲート（ＳＧＳ）層５０４は、第１の酸化物層５０３上に形成される。ＷＳｉｘ‐ＳＧＳ層５０５は、ＳＧＳ層５０４上に形成される。（この時点において、図３に示される例示的な縦型ＮＡＮＤストリングの一実施形態が所望される場合、第２のＳＧＳ層が、ＷＳｉｘ‐ＳＧＳ層５０５上に形成される。）

【0018】

図４のプロセスの例示的なエントリポイント（ブロック４０１）および図５Ａのデバイス５００に戻り、第２の酸化物層５０６は、ＷＳｉｘ層５０５上に形成され、第１のｎタイプのポリシリコン層５０７が酸化物層５０６上に形成される。縦型ＮＡＮＤストリングが含むことになるフラッシュセルの数により、酸化物およびｎタイプポリシリコンの複数の層が交互に形成される。図５Ａ〜５Ｉに示される例示的な縦型ＮＡＮＤストリングは、５つのフラッシュセルを有することになり、よって、酸化物層５０８、５１０、５１２および５１４とｎタイプポリシリコン層５０９、５１１、５１３および５１５が酸化物層５０６上に交互に形成される。本明細書に開示された主題による、縦型ＮＡＮＤストリングの複数の実施形態は、５つのフラッシュセルより多いまたは少ないフラッシュセルを有し得ることを理解されたい。酸化物層５１６は、ｎタイプポリシリコン層５１５上に形成される。窒化物キャップ層５１７は、酸化物層５１６上に形成される。酸化物キャップ層５１８は、窒化物キャップ層５１７上に形成される。カーボン等のハードマスク層５１９は、酸化物キャップ層５１８上に形成され、レジスト層５２０はハードマスク層５１９上に形成される。複数の代替的な実施形態において、キャップ層５１８は、窒化物材料、ポリシリコン材料またはＨｉ‐Ｋ絶縁材料から形成され得る。

【0019】

図５Ｂにおいて、ＷＳｉｘ層５０５の中で停止する、ピラーエッチング（図４のブロック４０２）が周知の方法で実行され、最終的にデバイス５００のチャネルになる、高アスペクト比のトレンチ５２１を形成する。図５Ｂは、ハードマスク層５１９およびレジスト層５２０が除去されていることも示す。デバイス５００は、５段のフラッシュセルのみを有することになるが、本明細書に開示の主題は、そのように限定されず、さらに多くの段（約４０）のフラッシュセルを有し得ることを理解されたい。

【0020】

図５Ｃにおいて、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）エッチングが、トレンチ５２１内で実行され（ブロック４０３）、ｎタイプポリシリコン層５０７、５０９、５１１、５１３および５１５を５２２においてエッチングバックする。図５Ｃの明瞭性のため、少数の箇所のみが示されている。ＷＳｉｘ層５０５はＴＭＡＨエッチングによって影響を受けず、それにより、縦型ＮＡＮＤストリングの形成のために、酸化アルミニウムエッチングストップ層が従来使用される場合に形成される、所望されないエッチングストップ凹部および浮遊ゲートを回避する。図５Ｄでは、Ｉｎｔｅｒ Ｐｏｌｙ Ｄｉｅｌｅｃｔｒｉｃ（ＩＰＤ）材料５２３がトレンチ５２１および複数のエッチバックされた箇所５２２に周知の方法で形成される（ブロック４０４）。複数のエッチバックされた箇所５２２を埋めるべく、浮遊ゲート（ＦＧ）ポリシリコン材料５２４が形成される（ブロック４０５）。

【0021】

図５Ｅでは、周知のドライエッチング技術が実行され（ブロック４０６）、ＩＰＤ材料５２３、ポリシリコン材料５２４およびＷＳｉｘ層５０５を貫通して、トレンチ５２１の底部５２１ａをエッチングし、バッファポリシリコン層５０２のすぐ上方の酸化物層５０３内で停止する。図５Ｆでは、いずれかのＷＬ‐ＷＬショートを防ぐべく、残存するＦＧポリシリコン材料５２３をトレンチ５２１から除去する、周知のウェットエッチング技術が実行される（ブロック４０７）。さらに、周知のシリコン窒化物エッチング液を使用して、ＩＰＤ材料５２３が除去される。ＷＳｉｘ層５０５は元の状態を保っている。これに対し、従来のプロセスでは、酸化アルミニウムは元の状態を保てず、所望されないエッチングストップの凹部および所望されない浮遊ゲートが形成されるであろう。

【0022】

図５Ｇでは、トンネル酸化物層５２５が周知の方法で、トレンチ５２１内に形成される（ブロック４０８）。トンネル酸化物層５２５のための好適な材料は、限定はされないが、周知の急熱ＣＶＤ（ＲＴＣＶＤ）プロセスによって堆積される高温酸化物（ＨＴＯ）を含む。次に、トンネル酸化物層をその後のエッチングから保護すべく、ポリシリコンライナ５２６がトンネル酸化物層５２５上に形成される（ブロック４０９）。その後のエッチングはトレンチ５２１の底部から、バッファポリシリコン５０２およびポリシリコンライナ５２６を除去する。図５Ｈでは、その後のドライエッチングが、ポリシリコンライナ５２６を除去（ブロック４１０）し、トレンチの底部５２１ｂから、バッファポリシリコン５０２およびポリシリコンライナ５２６を除去しつつ、デバイス５００の上部からキャップ層５１８も除去する。さらに、より優れたチャネルの導通のため、別のエッチング（ポストパンチ洗浄）洗浄が実行され、チャネルとソース層５０１との間に残存するＳＧＳ酸化物をすべて除去し、その結果、チャネルがソース層５０１に対する電気的接触を形成する。

【0023】

図５Ｉで、トレンチ５２１は周知の方法で、ポリシリコン５２７で埋められ（ブロック４１１）、チャネルを形成し、周知のポリＣＭＰ技術が使用され、チャネルから余分なポリシリコンが除去される。

【0024】

これらの変形は、上記詳細な説明を考慮して、なし得る。以降の特許請求の範囲において使用される複数の用語は、本明細書および特許請求の範囲で開示される、複数の特定の実施形態に対する範囲を限定するものと解釈されるべきではない。むしろ、本明細書に開示された複数の実施形態の範囲は、以降の特許請求の範囲によって決定されるべきであり、特許請求の範囲は、クレーム解釈に係る複数の確立された理論に従い、解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図5G】

【図5H】

【図5I】