特許 6155536 ＰＡＭ４送信機におけるジッタを測定する方法および試験装置、並びにＰＡＭ４送信機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6155536

(24)【登録日】2017年6月16日

(45)【発行日】2017年7月5日

(54)【発明の名称】ＰＡＭ４送信機におけるジッタを測定する方法および試験装置、並びにＰＡＭ４送信機

(51)【国際特許分類】

   H04L 25/02 20060101AFI20170626BHJP

   G01R 29/02 20060101ALI20170626BHJP

【ＦＩ】

   H04L25/02 302A

   G01R29/02 L

【請求項の数】22

【全頁数】21

(21)【出願番号】特願2016-16309(P2016-16309)

(22)【出願日】2016年1月29日

(62)【分割の表示】特願2014-552407(P2014-552407)の分割

【原出願日】2013年6月24日

(65)【公開番号】特開2016-136728(P2016-136728A)

(43)【公開日】2016年7月28日

【審査請求日】2016年2月5日

(31)【優先権主張番号】13/713,309

(32)【優先日】2012年12月13日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】ラン、アデー オー．

【審査官】 阿部 弘

(56)【参考文献】

【文献】 特開２０１１−２４７８８７（ＪＰ，Ａ）

【文献】 特開昭４８−０９８７０７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０２９２９８７（ＵＳ，Ａ１）

【文献】 特開２００３−０５７２８０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００３／０００４６６４（ＵＳ，Ａ１）

【文献】 特開２００６−２９２７４９（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００６／０２２９８３５（ＵＳ，Ａ１）

【文献】 特開２０１２−０５３９６７（ＪＰ，Ａ）

【文献】 特開２００４−３０１６７３（ＪＰ，Ａ）

【文献】 米国特許第０３８００２２８（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２５／０２

Ｇ０１Ｒ ２９／０２

(57)【特許請求の範囲】

【請求項1】

４レベルパルス振幅変調（ＰＡＭ４）送信機におけるジッタを測定する方法であって、
ランダム成分および確定的成分へと分離されるクロック関連ジッタを測定するべく、第１の２レベルＰＡＭ４信号テストパターンを採用する段階と、
偶数−奇数ジッタ（ＥＯＪ）を測定するべく、第２の２レベルＰＡＭ４信号テストパターンを採用する段階と、を備え、
前記第１の２レベルＰＡＭ４信号テストパターンは、２ユニットインターバル（ＵＩ）の周期を有する"０３"パターンを含み、"０３"の前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、方法。

【請求項2】

歪み解析を使用して、ノイズを測定するべく、４レベルＰＡＭ４信号テストパターンを採用する段階を更に備える、請求項１に記載の方法。

【請求項3】

前記４レベルＰＡＭ４信号テストパターンは、最も低い電圧レベルを含む第１レベル、最も高い電圧レベルを含む第４レベル、ならびに、前記最も低い電圧レベルと前記最も高い電圧レベルとの間の中間電圧レベルを有する第２レベルおよび第３レベルを有するＰＡＭ４信号を含み、
前記第１の２レベルＰＡＭ４信号テストパターンにおける複数の第１の２レベルＰＡＭ４信号のそれぞれは、前記ＰＡＭ４信号の前記第１レベルおよび前記第４レベルを採用する、請求項２に記載の方法。

【請求項4】

前記第２の２レベルＰＡＭ４信号テストパターンは、"０３"の奇数回の繰り返し、および、その後に続く"３０"の偶数回の繰り返しを含み、前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、請求項１に記載の方法。

【請求項5】

前記第２の２レベルＰＡＭ４信号テストパターンは、"０３"の１５回の繰り返し、および、その後に続く"３０"の１６回の繰り返しを含み、
前記第２の２レベルＰＡＭ４信号テストパターンの周期は、６２ユニットインターバル（ＵＩ）である、請求項４に記載の方法。

【請求項6】

４レベルパルス振幅変調（ＰＡＭ４）送信機におけるジッタを測定する方法であって、
ランダム成分および確定的成分へと分離されるクロック関連ジッタを測定するべく、第１の２レベルＰＡＭ４信号テストパターンを採用する段階と、
偶数−奇数ジッタ（ＥＯＪ）を測定するべく、第２の２レベルＰＡＭ４信号テストパターンを採用する段階と、を備え、
前記ＥＯＪを測定する段階は、
送信された、偶数部分および奇数部分を有する２レベルＰＡＭ４信号テストパターンからの信号波形をキャプチャする段階、
複数の遷移のそれぞれについて、送信された前記２レベルＰＡＭ４信号テストパターンの開始点に対する平均ゼロ交差時間を計算する段階、
キャプチャされた前記信号波形の偶数部分に対応する複数の偶数パルスの幅を計算する段階、
キャプチャされた前記信号波形の奇数部分に対応する複数の奇数パルスの幅を計算する段階、および
前記複数の偶数パルスの幅および前記複数の奇数パルスの幅の関数として、ＥＯＪを計算する段階、を含む、方法。

【請求項7】

前記クロック関連ジッタ成分を測定する段階は、
送信された２レベルＰＡＭ４信号テストパターンからの信号波形をキャプチャする段階、
キャプチャした前記信号波形のゼロ交差時間を計算する段階、
前記ゼロ交差時間の関数として平均パルス幅を計算する段階、および、
位相ジッタ級数を計算する段階を含む、請求項６に記載の方法。

【請求項8】

前記位相ジッタ級数に一次離散ハイパスフィルタを適用して、一連の結果を生成する段階と、
前記一連の結果を、昇順にソートする段階と、
前記一連の結果から、第１累積分布関数値（第１ＣＤＦ値）および第２ＣＤＦ値を推定する段階と、
前記第１ＣＤＦ値および前記第２ＣＤＦ値の関数として、クロックランダムジッタ（ＣＲＪ）およびクロック確定的ジッタ（ＣＤＪ）を計算する段階と、を更に備える請求項７に記載の方法。

【請求項9】

前記ＥＯＪは、前記複数の偶数パルスの平均幅と前記複数の奇数パルスの平均幅との間の差分の大きさの半分として計算される、請求項６に記載の方法。

【請求項10】

４レベルパルス振幅変調（ＰＡＭ４）送信機におけるジッタを測定する試験装置であって、
前記試験装置は、
第１の送信された２レベルＰＡＭ４信号テストパターンから第１信号波形をキャプチャする手段と、
ランダム成分および確定的成分へと分離されるクロック関連ジッタを測定するべく、キャプチャされた前記第１信号波形を処理する手段と、
第２の送信された２レベルＰＡＭ４信号テストパターンから第２信号波形をキャプチャする手段と、
偶数−奇数ジッタ（ＥＯＪ）を測定するべく、キャプチャされた前記第２信号波形を処理する手段と、を備え、
前記第１の送信された２レベルＰＡＭ４信号テストパターンは、２ユニットインターバル（ＵＩ）の周期を有する"０３"パターンを含み、"０３"の前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、試験装置。

【請求項11】

前記試験装置は更に、送信された４レベルＰＡＭ４信号テストパターンから第３信号波形をキャプチャする手段と、
歪み解析を使用して、ノイズを測定するべく、キャプチャされた前記第３信号波形を処理する手段と、を備える、請求項１０に記載の試験装置。

【請求項12】

前記４レベルＰＡＭ４信号テストパターンは、最も低い電圧レベルを含む第１レベル、最も高い電圧レベルを含む第４レベル、ならびに、前記最も低い電圧レベルと前記最も高い電圧レベルとの間の中間電圧レベルを有する第２レベルおよび第３レベルを有するＰＡＭ４信号を含み、
前記第１の送信された２レベルＰＡＭ４信号テストパターンにおける複数の第１の２レベルＰＡＭ４信号のそれぞれは、前記ＰＡＭ４信号の前記第１レベルおよび前記第４レベルを採用する、請求項１１に記載の試験装置。

【請求項13】

前記第２の送信された２レベルＰＡＭ４信号テストパターンは、"０３"の奇数回の繰り返し、および、その後に続く"３０"の偶数回の繰り返しを含み、前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、請求項１０に記載の試験装置。

【請求項14】

前記第２の送信された２レベルＰＡＭ４信号テストパターンは、"０３"の１５回の繰り返し、および、その後に続く"３０"の１６回の繰り返しを含み、
前記第２の送信された２レベルＰＡＭ４信号テストパターンの周期は、６２ユニットインターバル（ＵＩ）である、請求項１３に記載の試験装置。

【請求項15】

４レベルパルス振幅変調（ＰＡＭ４）送信機におけるジッタを測定する試験装置であって、
前記試験装置は、
第１の送信された２レベルＰＡＭ４信号テストパターンから第１信号波形をキャプチャする手段と、
ランダム成分および確定的成分へと分離されるクロック関連ジッタを測定するべく、キャプチャされた前記第１信号波形を処理する手段と、を備え、
前記第１信号波形を処理する手段は、
キャプチャした前記第１信号波形のゼロ交差時間を計算する手段、
前記ゼロ交差時間の関数として導出される平均パルス幅を計算する手段
位相ジッタ級数を計算する手段、
前記位相ジッタ級数に一次離散ハイパスフィルタを適用して、一連の結果を生成する手段、
前記一連の結果を、昇順にソートする手段、
前記一連の結果から、第１累積分布関数値（第１ＣＤＦ値）および第２ＣＤＦ値を推定する手段、および
前記第１ＣＤＦ値および前記第２ＣＤＦ値の関数として、クロックランダムジッタ（ＣＲＪ）およびクロック確定的ジッタ（ＣＤＪ）を計算する手段を有し、
前記試験装置は更に、
第２の送信された２レベルＰＡＭ４信号テストパターンから第２信号波形をキャプチャする手段と、
偶数−奇数ジッタ（ＥＯＪ）を測定するべく、キャプチャされた前記第２信号波形を処理する手段と、を備える、試験装置。

【請求項16】

前記ＥＯＪを測定する手段は、
送信された、偶数部分および奇数部分を有する２レベルＰＡＭ４信号テストパターンからの信号波形をキャプチャする手段、
複数の遷移のそれぞれについて、前記２レベルＰＡＭ４信号テストパターンの開始点に対する平均ゼロ交差時間を計算する手段、
キャプチャされた前記信号波形の偶数部分に対応する複数の偶数パルスの幅を計算する手段、
キャプチャされた前記信号波形の奇数部分に対応する複数の奇数パルスの幅を計算する手段、および
前記複数の偶数パルスの幅および前記複数の奇数パルスの幅の関数として、ＥＯＪを計算する手段、を含む、請求項１５に記載の試験装置。

【請求項17】

前記ＥＯＪは、前記複数の偶数パルスの平均幅と前記複数の奇数パルスの平均幅との間の差分の大きさの半分として計算される、請求項１６に記載の試験装置。

【請求項18】

レベルパルス振幅変調（ＰＡＭ４）送信機であって、
第１の２レベルＰＡＭ４信号テストパターンを送信する手段と、
第２の２レベルＰＡＭ４信号テストパターンを送信する手段と、
を備え、
前記第１の２レベルＰＡＭ４信号テストパターンは、ランダム成分および確定的成分へと分離される前記ＰＡＭ４送信機に対するクロック関連ジッタを測定するべく使用され、前記第２の２レベルＰＡＭ４信号テストパターンは、前記ＰＡＭ４送信機に対する偶数−奇数ジッタ（ＥＯＪ）を測定するべく使用され、
送信された前記第１の２レベルＰＡＭ４信号テストパターンは、２ユニットインターバル（ＵＩ）の周期を有する"０３"パターンを含み、"０３"の前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、ＰＡＭ４送信機。

【請求項19】

前記ＰＡＭ４送信機は更に、
前記ＰＡＭ４送信機が歪み解析を使用してノイズを測定すべく使用される４レベルＰＡＭ４信号テストパターンを送信する手段を備える、請求項１８に記載のＰＡＭ４送信機。

【請求項20】

前記４レベルＰＡＭ４信号テストパターンは、最も低い電圧レベルを含む第１レベル、最も高い電圧レベルを含む第４レベル、ならびに、前記最も低い電圧レベルと前記最も高い電圧レベルとの間の中間電圧レベルを有する第２レベルおよび第３レベルを有するＰＡＭ４信号を含み、
前記第１の２レベルＰＡＭ４信号テストパターンにおける複数の第１の２レベルＰＡＭ４信号のそれぞれは、前記ＰＡＭ４信号の前記第１レベルおよび前記第４レベルを採用する、請求項１９に記載のＰＡＭ４送信機。

【請求項21】

送信された前記第２の２レベルＰＡＭ４信号テストパターンは、"０３"の奇数回の繰り返し、および、その後に続く"３０"の偶数回の繰り返しを含み、前記０および前記３はそれぞれ、ＰＡＭ４信号の最も低い信号レベルおよび最も高い信号レベルに対応する、請求項１８に記載のＰＡＭ４送信機。

【請求項22】

送信された前記第２の２レベルＰＡＭ４信号テストパターンは、"０３"の１５回の繰り返し、および、その後に続く"３０"の１６回の繰り返しを含み、
送信された前記第２の２レベルＰＡＭ４信号テストパターンの周期は、６２ユニットインターバル（ＵＩ）である、請求項２１に記載のＰＡＭ４送信機。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概して、高速通信に関し、より詳細には、これに限定されないが、パルス振幅変調送信機におけるジッタを測定する技術に関する。

【背景技術】

【0002】

高速伝送方式通信規格では、送信されたデータは、物理層媒体依存（ＰＭＤ）装置によって、物理電圧信号に変換される。理想的には、電圧信号は、Ｍ個の取り得る電圧レベルのうちの１つを有する（例えば、ＰＡＭ２（パルス振幅変調２レベル）伝送方式方式の場合、Ｍ＝２であり、ビット"０"を一の電圧レベルにマッピングし、ビット"１"を別の電圧レベルにマッピングする。これらのレベル間の遷移は、完全なクロックに一致する特定の時間（"ユニットインターバル"すなわちＵＩの整数倍）でのみ発生する。受信信号をサンプリングし、送信データを再構築するべく、同じ周波数を有するクロックを受信機でも使用する。

【0003】

実際には、レベル間の遷移のタイミングのずれから、送信機により生成される電圧レベルが、所望のレベルから外れる場合がある。電圧が所望のレベルから外れると、ノイが発生し、その他のノイズ源に加算されて、受信機のノイズ排除性を低減させてしまう。タイミングのずれは、更なるノイズとしてみなすことができ、これにより、受信機のクロックが、不正確なタイミングでサンプリングを行うことにつながる場合がある。また、電圧および周波数を規定している通信規格によって、規定値からの許容されるずれの量は制限されている。送信信号で観察されるタイミングのずれは、"ジッタ"と称される。ジッタの仕様は、高速伝送方式規格の重要な部分である。伝送方式速度が増加すると、ＵＩは短くなり、ジッタがそれに比例して減少する。したがって、典型的には、ジッタの仕様は、ＵＩの何分の一かという形式で記載される。

【0004】

典型的には、ジッタは、低周波数成分と高周波数成分とに分けられる。低周波数ジッタ（しばしば、"ドリフト"または"ワンダ"とも称される）は通常、位相同期回路（ＰＬＬ）位相ノイズに起因する。これは、受信機によって追跡されることが想定され、したがって、関心は低い。高周波数ジッタは、ＰＬＬ位相ノイズまたはその他の要因によって生成され、追跡することが不可能であると仮定され、受信機におけるサンプリングエラーを防ぐべく抑制されるべきである。ジッタは、統計的な特性を把握するために、クロック確定的ジッタ（clock deterministic jitter：ＣＤＪ）成分およびクロックランダムジッタ（ＣＲＪ）へと更に分けられる場合がある。デューティサイクル歪み（ＤＣＤ）は、時に別個に測定される特殊なＤＪであり、偶数ビット幅と奇数ビット幅の差分である（受信機性能に大きな影響がある一部の送信機におけるよく知られた現象である）。ＤＣＤはまた、偶数−奇数ジッタ（even-odd jitter：ＥＯＪ）とも称される。

【0005】

非常に高い速度では、通信媒体は、帯域制限され、符号間干渉（ＩＳＩ）が顕著になる。ＩＳＩは、電圧および遷移時間に変化をもたらし、ＩＳＩ媒体を通じて観察される信号のジッタが増大し、受信機で追跡することが不可能となる。これに対処しない場合、ＩＳＩに起因するジッタが、性能のボトルネックとなることから、光リンクに対するジッタ測定方法では、ＰＲＢＳ３１（３１ビット疑似ランダムビットシーケンス）のようなＩＳＩに最大の効果を有するテスト信号を使用することが必要となる。これは、ＩＥＥＥ８０２．３規格のａｎｎｅｘ８３Ａおよび更に古いａｎｎｅｘ４８Ｂに示されている（簡便のため、詳細については省略する）。

【0006】

しかしながら、線形伝達関数を有するチャネルに起因するＩＳＩは、送信機または受信機の何れかにおいて（良好に確立された方法で）等化を適用することにより、大幅に軽減することができる。したがって、ＩＳＩに起因して現れるジッタは許容することができ、等化が仮定される場合には、その他のジッタ源のように強く制限する必要はない。

【0007】

ＩＳＩを最小化するのに等化を仮定する過去の仕様が、古いジッタの測定で再び使用され、送信機の非常に近くで測定を行うことにより（ＩＳＩを最小にして）、ジッタ測定に対するＩＳＩの影響を最小限にする試みがなされた。 例えば、パッシブバックプレーンにおける１０Ｇｂ／ｓのイーサネット（登録商標）（１０ＧＢＡＳＥ−ＫＲ）を規定するＩＥＥＥ８０２．３ａｐでは、図１に示すように、送信機（ＴＰ１）に近いテストポイントでのジッタ測定を規定している。

【0008】

このように近い場所での測定が不可能な場合、別の手段としては、"データ依存性ジッタ"（ＤＤＪ）と称される別の測定を行って、その測定結果を測定されたジッタから差し引くことにより、ＩＳＩの効果を評価することが挙げられる。例えば、銅ケーブルアセンブリにおける４０Ｇｂ／ｓおよび１００Ｇｂ／ｓのイーサーネット（登録商標）を規定する（４０ＧＢＡＳＥ−ＣＲ４および１００ＧＢＡＳＥ−ＣＲ１０）ＩＥＥＥ８０２．３ｂａ−２０１０では、損失の多いＰＣＢによって送信機から分離されたコネクタ（ＴＰ３）の後に位置するテストポイントにおいて、ジッタを測定することを規定しており、この場合ＩＳＩが発生し、様子が図２に示されている。装置およびテストポイントの間のチャネルによって生じるＩＳＩを小さくするべく、ＤＤＪが別個に測定され、そのＤＤＪを除外する形で、ジッタが特定される。

【0009】

ジッタ抑制に加えて、規格では、送信機ノイズを制限することを試みているが、これは、別の測定を用いて行われることが一般的である。例えば、１０ＧＢＡＳＥ−ＫＲ（７２節）は、特定のテストパターン、および、送信機の等化が効果を有さない信号の"フラットな"領域におけるノイズ測定の方法を規定している。図３に示すように、偏差Δν_２およびΔν_５を測定し、信号の振幅（送信信号対ノイズ比を確立する）と共に、制限が特定される。４０ＧＢＡＳＥ−ＣＲ４およびｌ００ＧＢＡＳＥ−ＣＲｌ０の場合、損失の多いＰＣＢは、テストパターンを歪めてしまい、等化によって軽減可能な線形効果ではあるが、測定される"ノイズ"（Δν_２およびΔν_５）を増加させることから、このような測定が問題となる。そこで、チャネルの後のテストパターンにおける（ＩＳＩの影響を受けない）任意の点においてノイズが測定され、（ノイズが電力の足し合わせであると仮定して）その他の既知のノイズ源を差し引くという、異なる間接的な方法が規定されている。

【0010】

この仕様の方法には、４つの大きな問題が存在する。第１に、ジッタ測定方法およびノイズ測定方法は共に、ＰＡＭ２変調に固有のものであり、１００ＧＢＡＳＥ−ＫＰ４で使用されているＰＡＭ４（４レベル）のような、高次ＰＡＭ方式へと容易に変換できない。第２に、ジッタおよびノイズは共に、受信機が感知するノイズに影響を与える送信機の効果であることから、これらを別個に扱うのではなく、これらを組み合わせた効果を制限する方が、より良いと考えられる。このような態様では、一定の設計自由度が生成される。ジッタは、時間を単位として測定および定義される一方、ノイズは、電圧を単位として測定および定義されることから、仕様を組み合わせることは難しい。第３に、測定は数多くの段階を含み、その一部は、一般的に専用試験装置によって行われる非自明的な（non-trivial）計算を必要とする。第４に、ノイズバジェット編成（noise budgeting）のような標準的なシステムエンジニアリングの方法を使用して、効果のそれぞれに対して規定された制限が妥当であるかを判断するのが難しい。特定された制限は、エンジニア間において、このような送信機を実現可能であり、このような送信機が、規定された規格（チャネルおよび受信機についても規定する）において、"十分良好に"動作するはずであることをある程度共通して認識していることを表すが、このことについての証明および十分な解析がなされていない。

【0011】

上記の側面および本発明に付随する多くの利点が、添付の図面と共に以下の詳細な説明を参照することにより、良好に理解されるであろう。様々な図面において、そうでないと明記されない限り、同様な参照番号は同様な部分を指す。

【図面の簡単な説明】

【0012】

【図1】１０ＧＢＡＳＥ−ＫＲの送信試験のフィクスチャを示した概略図である。

【0013】

【図2】ＩＥＥＥ８０２．３の８５．５節に規定される送信機試験のフィクスチャを示した概略図である。

【0014】

【図3】１０ＧＢＡＳＥ−ＫＲのテスト仕様に従ったフラット領域におけるジッタの測定を示すグラフである。

【0015】

【図4】一実施形態に係る、１００ＧＢＡＳＥ−ＫＰ４リンクの構造を示した概略図である。

【0016】

【図5】ＰＡＭ４エンコーディングに対する信号レベルマッピングを示した図である。

【0017】

【図6a】ＰＡＭ２信号のアイパターンを示す図である。

【図6b】ＰＡＭ４信号のアイパターンを示す図である。

【0018】

【図7】ＪＰ０３のジッタパターンの一部分を示した図である。

【0019】

【図8】第１のＣＲＪおよびＣＤＪテスト測定手順の一実施形態の間に実行される動作を示したフローチャートである。

【0020】

【図9】第２および第３のＣＲＪおよびＣＤＪテスト測定手順の一実施形態の間に実行される動作を示したフローチャート９００である。

【0021】

【図10】（同様に定義された量Ｊ_１を使用して）Ｊ_５およびＪ_６の意味を示すのに仕様される一対のグラフである。

【0022】

【図11】ＥＯＪ測定手順の一実施形態の間に実行される動作のフローチャートである。

【0023】

【図12】ある実施形態に係る、ジッタテストの間に測定された信号の側面を示す付記を伴う信号グラフである。

【0024】

【図13】一実施形態に係る、偶数−奇数ジッタを判断するスキームを示した図である。

【0025】

【図14】一実施形態に係る第１の歪み測定手順の間に実行される動作を示したフローチャートである。

【0026】

【図15】テスト信号パターンの一例を示した信号図である。

【0027】

【図16】一実施形態に係る、ＰＲＢＳ１３トレーニングパターンを使用した、４つのレーンの開始状態を示した表である。

【0028】

【図17】一実施形態に係る、第１の歪み測定手順の間に実行される動作を示したフローチャートである。

【0029】

【図18】本明細書に開示されるジッタテストの実施形態を使用したテスト結果の一連のグラフである。

【発明を実施するための形態】

【0030】

パルス振幅変調送信機におけるジッタを測定する方法および装置の実施形態について、以下に記載する。以下の説明では、本発明の実施形態の完全な理解を提供するべく、数多くの特定の詳細事項が記載される。しかしながら、当業者であれば、特定の詳細事項またはその他の方法、構成要素、材料等の１つまたは複数がなくとも実行可能であることを理解できる。また、周知の構造、材料または動作は、本発明の側面の説明を明瞭にするべく、図示を省略しているまたは詳細に説明していない。

【0031】

また、本明細書において、本発明の「一実施形態」または「ある実施形態」とは、実施形態に関連する特定の特徴、構造または特性が、本発明の少なくとも一つの実施形態に含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている「一実施形態」または「ある実施形態」という表現は、必ずしも同一の実施形態を示していない。また、１つまたは複数の実施形態において、特定の特徴、構造または特性を好適に組み合わせてもよい。

【0032】

以下に説明する実施形態の側面において、高速伝送方式通信のためのジッタの仕様では、３つの別個の効果を測定することが認識されており、受信機が追跡することができない、確定的成分およびランダム成分へと分けられる中波から高周波送信クロックタイミングエラー、デューティサイクル歪みまたは偶数−奇数ジッタ、および、タイミングエラーによって生じる非線形歪みの３つである。この種のアプローチの元、対応するジッタおよび歪みの仕様は、システム性能と大いに関係している。ジッタの測定を、追跡することが不可能であると仮定される駆動クロック位相ノイズ成分に注目して行う。測定は、単純で正確なものであり、受信機の予測される追跡能力に直接関係する。ＤＣＤ／ＥＯＪは、別個に測定され、性能に対する影響を制限するように規定することができる。使用される信号は、所望の効果を信頼性高く測定できるように最適化される。歪み解析は、送信機における信号のＳＮＲを規定し、受信機におけるノイズバジェットに直接関係する。歪み解析により、チャネル仕様および受信機負荷試験に適用可能な、最悪の場合の送信機の定義を可能とする。加えて、送信機の全体設計を演習するべく、ＰＡＭ４伝送方式を使用する。

【0033】

送信信号がクロック状のパターンである場合には、クロックタイミングエラーの測定は、比較的容易である。これにより、ＩＳＩが存在しないことを確かめ、後の段階においてＩＳＩを除去する必要がなくなる。また、ジッタの低周波数部分を分離するのに必要な解析は容易であることから、リアルタイムオシロスコープ以外の特別な試験装置は必要ない。

【0034】

ＤＣＤ／ＥＯＪの測定には、（例えば、クロック状パターンのような）ＩＳＩなしで数多くの反転ビットを有するが、偶数ビット位置および奇数ビット位置の両方において正レベルおよび負レベルを有するテスト信号を必要とし、このようなテスト信号でない場合、立ち上がりエッジと立下りエッジとの間の不整合が、測定を歪めてしまう可能性がある。.実施形態では、このような信号を規定し、必要となる計算について説明する。

【0035】

歪み測定は、ＩＥＥＥ８０２．３の８５節に規定される方法に基づくが、元の非ゼロ復帰（Non-return to Zero：ＮＲＺ）２レベルＰＡＭ２信号の替わりに、４レベルＰＡＭ４変調信号を使用して行われる。元の方法では、線形伝達関数を測定値にフィットさせることにより送信機の線形特性を測定するが、新規の方法では、測定値と線形フィット波形との間の差分に注目する。フィッティングエラーは、ジッタおよびその他の効果に起因する受信機に影響を与える送信機ノイズ成分全てを含み、したがって、本質的に、以前のジッタおよびノイズ仕様を１つのエンティティへと組み合わせていることになり、これらの間の一定のトレードオフを許容する。信号を駆動するクロックの複数の位相において、フィッティングエラー信号が検査され、最も悪かった場合の位相を使用して、送信機の信号対雑音および歪み比（signal-to-noise-and-distortion：ＳＮＤＲ）を規定し、ＳＮＤＲは、１つの性能指数となる。一方、歪み測定および解析に必要な手順は、非自明的であり、従来技術で既に規定されており（ＩＥＥＥ８０２．３の８５節）、専用試験装置を必要としない。

【0036】

ある実施形態では、本明細書に開示されるテスト技術を、１００ＧＢＡＳＥ−ＫＰ４送信機に対して実装してもよい。１００ＧＢＡＳＥ−ＫＰ４リンクの一実施形態の物理的な相互接続構造が、図４に示されている。リンクの物理的な構造を使用して実装されるリンクの物理層（ＰＨＹ層）は、図においてコンポーネントＡおよびＢとして示されるような２つのリンクパートナ間の特定のリンクにおける信号の動作の詳細を扱う役割を担う。この層は、信号線におけるデータ転送を管理し、電気的レベル、タイミングの側面および並行レーンにおける情報の各ビットの送受信を伴う論理的事柄を含む管理を行う。図４に示すように、相互接続リンクそれぞれの物理的な接続は、信号４００の４つの差動対から構成されており、各方向においてレーン０から３を含む。各ポートは、２つの構成要素間の接続を完成させる、２つの一方向リンクから構成されるリンク対をサポートしている。これは、同時に、両方向におけるトラフィックをサポートする。

【0037】

図４に示すように、１００ＧＢＡＳＥ−ＫＰ４ポートを有する構成要素は、リンク対として規定される、一対の一方向ポイント・ツー・ポイントリンクを使用して、通信を行う。各ポートは、送信（Ｔｘ）リンクインターフェースおよび受信（Ｒｘ）リンクインターフェースを含む。図示の例では、コンポーネントＡが、コンポーネントＢのＲｘポート４０４に接続されるＴｘポート４０２を有する。一方、コンポーネントＢは、コンポーネントＡのＲｘポート４０８に接続されるＴｘポート４０６を有する。一の一方向リンクは、コンポーネントＡからコンポーネントＢへの送信を行い、別のリンクは、コンポーネントＢからコンポーネントＡへの送信を行う。"送信"リンクおよび"受信"リンクは、どの構成要素のポートがデータの送信を行い、どのポートがデータの受信をするかに関して規定される。図１に示す構成では、コンポーネントＡの送信リンクは、コンポーネントＡのＴｘポート４０２からコンポーネントＢのＲｘポート４０４へとデータを送信する。この同じコンポーネントＡの送信リンクは、コンポーネントＢの受信リンクである。

【0038】

１００ＧＢＡＳＥ−ＫＰ４ ＰＨＹは、チャネルを介してデータを送受信するのに、４レベルパルス振幅変調（ＰＡＭ４と称される）信号を使用する。図５に示すように、ＰＡＭ４は、以下のようにマッピングされる４つの論理レベルで構成される。０は、−１にマッピングされる。１は、−１／３にマッピングされる。２は、＋１／３にマッピングされる。３は、＋１にマッピングされる。論理レベル０および３はそれぞれ、信号レベル−１および＋１を有する低レベル信号および高レベル信号に対応し、論理レベル１および２はそれぞれ、信号レベル−１／３および＋１／３を有する中間レベル信号に対応する。

【0039】

ＰＡＭ２伝送方式およびＰＡＭ４伝送方式の比較が、図６ａおよび図６ｂに示されている。図６ａに示すように、ＰＡＭ２は、２レベルＮＲＺ信号を採用し、一方、ＰＡＭ４（図６ｂ）は、交差を規定することができる３つの別個のレベルを有する４レベル信号を採用する。従って、ＰＡＭ４データ信号では多くの遷移が存在し、各遷移は、自身の位相を有する。この観点からすると、２レベルＮＲＺ信号で行われるＤＤＪ解析は、実用的でない。

【0040】

本明細書に開示されるアプローチでは、ランダム成分および確定的成分（deterministic component）に分けられるクロック関連ジッタ、および、特定される最大値と共に、偶数−奇数ジッタ（ＥＯＪ）の測定に、２レベルパターンを使用する。ジッタに起因するノイズを測定するリッチ信号（rich signal）を使用した歪み解析も、特定される最大ＳＮＤＲと共に使用される。

【0041】

一実施形態において、２つの新規のジッタテストパターンが実装され、これらのジッタテストパターンはそれぞれ、ユニットインターバル（ＵＩ）毎に１つのシンボルを有するシーケンスを採用する。１００ＧＢＡＳＥ−ＫＰ４ ＰＨＹの物理伝送方式は、１３．５９３７５Ｇｂｄシンボル（〜７３．６ピコ秒）に相当する時間を有する１ビットのＵＩを採用している。２つのジッタテストパターンは、ＪＰ０３およびＪＰ０３ａと称する。ジッタパターンＪＰ０３の場合、ナイキスト周波数に対応する各レベルに対して２ＵＩの周期を有する繰り返しシーケンスにおいて、パターン０３が採用されている。本明細書において、パターン中で使用されている"０"は、−１ＰＡＭ４シンボルを表し、"３"は、＋１ＰＡＭ４シンボルを表す。ＪＰ０３ジッタパターンの一例が、図７に示されている。ＪＰ０３ａジッタパターンは、"０３"を１５回繰り返した後で"３０"を１６回繰り返し、１パターンの周期は、２×（１５＋１６）＝６２ＵＩ、すなわち、２１９ＭＨｚに対応する。

【0042】

ＪＰ０３ジッタパターンは、以下に説明するように、クロックランダムジッタ（ＣＲＪ）およびクロック確定的ジッタ（ＣＤＪ）を測定するのに使用される。ＪＰ０３ジッタパターンの場合、ＤＤＪは存在しないので、ＤＤＪを除外する必要はない。ＪＰ０３ａジッタパターンは、ＥＯＪを測定するのに使用される。このジッタパターンでは、デューティサイクル、および、立ち上がり／立ち下り時間歪みの両方が測定可能となる。全体の長さは、２×３１ＵＩとなり、３１は素数であることから、（妥当な実装形態の場合）全ての内部バスが等しくチャレンジされることになる。

【0043】

図８は、第１のＣＲＪおよびＣＤＪテスト測定手順の一実施形態の間に実行される動作を示したフローチャート８００である。テスト手順の下では、ブロック８０２に示すように、ＣＲＪおよびＣＤＪの測定に、ＪＰ０３を使用する。一実施形態において、（例えば、１００ＧＢＡＳＥ−ＫＰ４ ＰＨＹに規定されているように）同じシーケンスが、マルチレーンリンクの４つのレーンに送信される。一実施形態では、ブロック８０４に示すように、例えば、リアルタイムスコープを使用して、Ｎ個のＵＩ（Ｎ≧１０^７）分の波形をキャプチャすることによって実装される。次に、ブロック８０６において、ゼロ交差時間Ｔ_ＺＣ（ｉ）、ｉ＝１…Ｎが、必要に応じて、補間を使用して、計算される。ゼロ交差時間は、アライメントされることから、Ｔ_ＺＣ（１）＝０である。

【0044】

ブロック８０８に示すように、次の式を用いて、平均パルス幅を計算する。

【数1】

【0045】

そして、ブロック８１０において、位相ジッタ級数を計算する。

【数2】

【0046】

ブロック８１２において、１次離散ハイパスフィルタＨ_ＣＤＲ（ｚ）を、位相ジッタ級数τ（ｎ）に適用する。その結果が、τ_ＨＰＦ（ｎ）と表記される。

【0047】

図９は、第２および第３のＣＲＪおよびＣＤＪテスト測定手順の一実施形態の間に実行される動作を示したフローチャート９００である。ブロック９０２において、τ_ＨＰＦ（ｎ）の値を昇順になるようにソートし、ソートされた結果をτ_{ｓｏｒｔｅｄ}（ｎ）と表す。ブロック９０４において、Ｂ＝５またはＢ＝６を使用して、値Ｊ_５およびＪ_６（時間を単位とする）が決定され、ブロック９０６、９０８および９１０では、Ｂを値５または６のパラメータとして、ブロック９０４で行われた計算の詳細を規定する。ブロック９０６および９０８に示されるように、Ｊ_Ｂ⁻は、τ_{ｓｏｒｔｅｄ}（０．５×１０^−Ｂ×Ｎ）≦Ｊ_Ｂ⁻を満たす最大時間であり、典型的には負の値である。一方、Ｊ_Ｂ^＋は、τ_{ｓｏｒｔｅｄ}（Ｎ−０．５×１０^−Ｂ×Ｎ）≧Ｊ_Ｂ^＋を満たす最大時間であり、典型的には正の値である。そして、ブロック９１０において、Ｊ_Ｂ＝Ｊ_Ｂ^＋−Ｊ_Ｂ⁻としてＪ_Ｂが計算され、第２の手順が完了する。

【0048】

ブロック９１２において、第３の手順が実行され、次の式に従って、ＣＲＪ_ＲＭＳおよびＣＤＪを計算する。

【数3】

ここで、Ｑ^−１は、逆Ｑ関数である。

【0049】

図１０には、Ｊ_５およびＪ_６の意味が示されている。上記したように、ＣＲＪ_ＲＭＳおよびＤＪ_ｄｄを計算する手順は、中間値Ｊ_５およびＪ_６を使用する。方法は、基本的に、右に示されるような逆累積分布関数（ＣＤＦ）計算（Ｊ_１の場合が図示されている）を使用して、ＣＤＦ値をサンプルから推定することである。

【0050】

図１１には、ＥＯＪ測定手順の一実施形態で実行される動作を示したフローチャート１１００である。ブロック１１０２に示されるように、一般的なアプローチでは、ＪＰ０３を使用して、アクティブとなっている４つのレーン全てについてＥＯＪを測定し、同じシーケンスを送信する。ブロック１１０４において、ＪＰ０３ａを使用して、２０回の全周期をキャプチャする。ブロック１１０６において、必要に応じて補間を使用して、パターンの開始時点に対する、ＪＰ０３ａにおける６０回の遷移のそれぞれについての平均ゼロ交差時間を計算する。完全なパターン周期の２０回分の平均を計算し、平均値を、Ｔ_ＺＣ（ｉ）と記載する。ここで、ｉ＝１…６０であり、ｉ＝１は、シンボル"３"が連続して２回現れた後の最初の遷移である。

【0051】

ブロック１１０８において、次式を使用して、"繰り返しシンボル"を除外した４１個の遷移からの４０個のパルスの幅を計算する。

【数4】

ＥＯＪは、次式を使用してブロック１１１０において計算される、偶数パルスの平均幅と奇数パルスの平均幅との差の大きさの半分である。

【数5】

【0052】

図１２は、立ち上がりフィルタとサンプルのパッケージおよびテストフィクスチャを介して起動されたＪＰ０３aのシミュレーションから得られた電圧信号を示したグラフである。クロック起動信号は、ＤＪおよびＣＲＪに加えて、わずかにデューテクサイクル不整合を有する。この信号から、比較的簡単にＥＯＪを計算することができ、図１３にその結果が示されている（２．４ｐｓは、約４．８ｐｓである、奇数パルス幅平均と偶数パルス幅平均との間の距離の半分である）。

【0053】

まとめると、上記の手順は、ＰＡＭ４伝送方式を使用した送信機の送信機クロック出力ジッタの測定を簡易にするべく使用される。２つの新規のテストパターンおよび関連する管理機能が規定されており、ＪＰ０３が、ＣＲＪ_ＲＭＳおよびＣＤＪを測定するために規定され、ＪＰ０３ａは、ＥＯＪを測定するために規定される。信号測定に関連する生の信号データを、従来の試験機器を使用して取得してもよい。

【0054】

改良された試験方式の第２の部分は、ノイズ／歪み測定に関する。既存のＮＲＺジッタ測定は、ゼロ交差位相で発生する非線形効果、除外すべきＤＤＪを引き起こす線形効果を含む。ＰＡＭ４について代替測定として、送信機（ＴＸ）歪み解析を提案した。このアプローチでは、全ての非線形効果を（包括的に）把握し、ＴＸ内部クロストーク（その他の試験では説明されない）についても把握する。

【0055】

歪み解析技術の採用に関する一般的な側面は、次の通りである。歪み解析は、付加的なノイズ成分として、非線形効果として示される。ＩＥＥＥ８０２．３、８５．８．３．３．５節に記載される方法では、これは、測定ｙ（ｎ）から計算される信号ｅ（ｎ）である。提案された技術では、平均だけでなく、あらゆる位相においてノイズを制限することが望ましい。チャネルは、"位相を混合"することができることから、控えめであることが望ましい。各位相において、別個にｅ（ｎ）を見ることにより、遷移におけるノイズを明らかにすることができる。８５．８．３．３．５節における手順を、等化ステップの測定に使用すると仮定すると、既存のデータを、順序付けし直して利用することができる。

【0056】

図１４には、一実施形態に係る第１の歪み測定手順の間に実行される動作を示すフローチャート１４００である。ブロック１４０２に示すように、試験手順において、リッチスペクトルＰＡＭ４テストパターンを送信し、レーンそれぞれに対して、異なるパターンが採用される。一実施形態において、テストパターンは、１００ＧＢＡＳＥ−ＫＰ４ ＰＨＹに対して現在提案されているトレーニングパターンを含み、図１５には、トレーニングパターン１５００として示されている。

【0057】

一実施形態において、トレーニングパターン１５００は、現在ＩＥＥＥ８０２．３ｂｊドラフト１．２で提案されているＰＭＡ送受信機能規格を使用して、送信機および受信機が、終端ブロック、グレイ符号、および、１／（１＋Ｄ）ｍｏｄ４プリコーディングステージ用いることを可能とし、オーバーヘッドフレーマ（overhead framer）は、バイパスされる。トレーニングパターン１５００は、ＰＡＭ４伝送方式の４つのレベルを全て採用する。一実施形態において、トレーニングパターン１５００は、ＰＲＢＳ１３として知られる１３ビット疑似ランダムビットシーケンスに基づく。ＰＲＢＳ１３は、多項式関数を有するフィボナッチＬＦＳＲから導出される８１９１ビットシーケンスである。

【数6】

【0058】

一実施形態において、トレーニングパターンにおけるトレーニングフレームワード（ＴＦＷ）終端ブロックはそれぞれ、ＰＲＢＳ１３の９２ビットを含み、最初の２ビットは、終端ビットを含む。一実施形態において、トレーニングパターン１５００は、ＰＲＢＳ１３データの完全なシーケンス（すなわち、８１９１ビット）を３つと、短縮ＰＲＢＳ１３シーケンスの６５２３ビットとを合わせて、合計３１０９６ビットが、トレーニングパターン１５００に対応する３３８個のＴＢ９２ブロック（３３８ＴＦＷ）の間に送信される。一実施形態において、第２ＰＲＢＳ１３シーケンスは、図１５において、ＰＲＢＳ１３ａおよびＰＲＢＳ１３ｂとして示されている第１ＰＲＢＳ１３のビット反転を含み、第１ＰＲＢＳ１３および第３ＰＲＢＳ１３シーケンスであるＰＲＢＳ１３ａおよびＰＲＢＳ１３ｃは同じである。加えて、短縮ＰＲＢＳ１３シーケンスについても、ＰＲＢＳ１３ａの最初の６５２３ビットの反転部分である。これに代えて、ある実施形態では、トレーニングパターン１５００は、各フレームのトレーニングパターン１５００に加えて、フレームマーカ、および、ＤＭＥセルの既知の値を有する制御チャネルを含む完全なトレーニングフレームと同じであってもよい。一実施形態において、フレームマーカおよび制御チャネルを含めると、パターンの長さが、１０ＴＦＷ分長くなる。

【0059】

一実施形態において、レーン０から３のトレーニングパターン初期状態は、次のような態様で規定される。望ましくは、図１６に示すように、４つの生成されるＰＡＭ４シーケンスが、低い自己相関（オフセット０を除く）および各ペアの間で低い相互相関を有するように、４つの初期状態が選択される。上記の条件を満たす初期状態のセットの一例は、（データパスで送信される初期ビット、ＬＳＢ最初）：ＰＭＤレーン０:０ｘＣＤ９２、ＰＭＤレーン１:０ｘ２ＡＦＢ、ＰＭＤレーン２:０ｘＣ３Ｄ３、ＰＭＤレーン３:０ｘＥ２Ｆ６である。

【0060】

ＰＲＢＳの例として、上記に説明する初期状態を採用したグレイコードおよびプリコーダデータシーケンスが、図１６に示されている。物理的レーンｉ＝０…３のそれぞれについて、トレーニングシーケンスは、状態Ｓｉから開始する。

【0061】

フローチャート１４００に戻り、ブロック１４０４に示すように、ＰＡＭ４テストパターンが送信される間に、ＵＩ毎にＭ個のサンプルを有する、テスト信号のＮ個のＵＩ（ここでＮは、ＵＩを単位とするテストパターンの長さの整数倍を表す）をキャプチャする。ｙ（ｋ）、ｋ＝０…Ｍ＊Ｎ−１。ブロック１４０６において、測定値の線形チャネルフィット（例えば、ＩＥＥＥ８０２．３の８５.８．３.３．５節でなされるように）を計算する。ブロック１４０８において、線形フィット波形はｆ（ｋ）と表記され（行列積ＰＸ_１の列方向を読む）、エラー波形はｅ（ｋ）と表記されることから、ｙ（ｋ）＝ｆ（ｋ）＋ｅ（ｋ）となり、ｋ＝０…Ｍ＊Ｎ−１である。

【0062】

図１７は、一実施形態に係る、第１の歪み測定手順の間に実行されるオペレーションを示すフローチャート１７００である。ブロック１７０２において、ｆ（ｋ）およびｅ（ｋ）は、Ｍ個のサブセットｆ_ｐおよびｅ_ｐへと分割する、ｐ＝０…Ｍ−１である。サブセットｐは、サンプルｐ＋ｊ＊Ｍを含み、ｊ＝０…Ｎ−１である。これらのサブセットは、測定値およびエラーの"位相ｐ"と称される。ブロック１７０４において、Ｍ個の位相のそれぞれについて、測定値の二乗平均平方根（ＲＭＳ）およびエラーのＲＭＳを計算する。

【0063】

次に、ブロック１７０６において、"最良の垂直開口度（best vertical opening）"位相における最小信号レベルを表す値Ｓが計算される。一実施形態において、信号レベルＳは、次のような態様で推定される。
１．ｆ（ｋ）が最大ＲＭＳを有する位相ｐ＿ｍａｘを見つける。
２．ｆ_{ｐ＿ｍａｘ}のサンプルを、４つの電圧レベルに従ってグループに分ける。
３．グループｉにおけるサンプルのメジアンをＳ_ｉと定義する。ここで、ｉ＝０…３である。
４．Ｓを、ｍｉｎ（Ｓ_ｉ−Ｓ_ｉ＋１）／２と定義する。ここで、ｉ＝０…２である。

【0064】

ブロック１７０８において、位相ｐ毎のＴＸ ＳＮＤＲを、ＳＮＤＲ_ＴＸ（ｐ）＝Ｓ／ＲＭＳ（ｅ_ｐ）として規定することによって手順が完了し、ここで、ＳＮＤＲ_ＴＸ（ｐ）は、任意のｐに対して、規定の値を超える値である。

【0065】

シミュレーションされたジッタを使用した歪み解析の一例が、図１８に示されている。シミュレーションされた送信パラメータは、ＣＲＪ ＲＭＳ＝０．３７ｐｓ、ＥＯＪ ＰＴＰ＝３％、および、ＳＪ ＰＴＰ＝１．４７ｐｓ（全ＤＪ＝３．６８ｐｓ）。線形フィットおよびエラーの両方が、図面の左側の部分にアイパターンとして示されている。図に示すように、エラーは、"サンプリング位相"よりも、"遷移位相"においてより大きくなっている。位相あたりのＳＮＤＲは、図の右側に示されている。図から分かるように、最小値は、約２．５ｄＢであり、平均ＳＮＤＲよりも小さい。

【0066】

本発明の更なる側面によれば、試験装置は、テスト信号パターン波形をキャプチャし、デジタル化された信号データとして対応するテストデータを格納し、デジタル化された信号データに対して前処理を施して、ランダムジッタ、確定的クロックジッタ、偶数−奇数ジッタおよび測定ジッタ起因ノイズのうちの１つまたは複数を決定する。例えば、図２に示すような試験機器と同様な構成を有する試験機器を実装して、本明細書に開示する実施形態に係るＰＡＭ４送信機の試験を簡易にしてもよい。図に示すように、デジタルオシロスコープ又はデータ取得モジュールを採用して、適用可能テストフィクスチャを使用して被試験デバイスが生成するテスト信号パターンをキャプチャしてもよい。デジタルオシロスコープまたはデータ取得モジュールは、アナログ信号テストパターンをキャプチャし、対応するデジタルデータを格納し、それにより、デジタル化された信号波形をキャプチャしてもよい。キャプチャおよび格納されたデジタル化データは、本明細書に開示される実施形態に従って様々な計算が実行されるようにプログラムされた後処理モジュール等によって処理される。例えば、後処理モジュールは、コンピュータを介して実行される計算および関連する信号処理オペレーションを実装するためのコードを含む１つのまたは複数のソフトウェアアプリケーションプログラムを有するコンピュータとして実装されてもよい。

【0067】

幾つかの実施形態が、特定の実施態様を参照して記載されたが、ある実施形態によれば、その他の実施態様が可能である。また、図に示されたおよび／又は上述された回路素子の順番および／又は配置、又は他の構成は、必ずしも図示されたおよび上述されたように配置されている必要はない。実施形態に応じて、数多くのその他の配置が可能である。

【0068】

図に示した各システムにおいて、ある場合には、構成要素のそれぞれに、同じ参照番号又は異なる参照番号が付されているが、これは、構成要素が異なるおよび／又は同一であってもよいことを示してる。しかしながら、構成要素は、様々な方法で実装可能であるよう十分な柔軟性を持ち、本明細書で記載した若しくは示されたシステムの全て又は一部で実行可能である。図に示された様々な構成要素は、同一のものであってもよいし、異なるものであってもよい。また、どの構成要素を第１の要素と呼び、どの構成要素を第２の要素と呼ぶかは、任意である。

【0069】

詳細な説明および特許請求の範囲において、「連結（coupled）」および「接続（connected）」という言葉、並びにこれらの派生語が使用されることがある。この２つの言葉は、同義語として使用されていることを意図しない。特定の実施例において、「接続」は、２つ又はそれを超える数の要素が物理的に或いは電気的に直接互いに接触していることを示すのに使用されている。「連結」も、２つ又はそれを超える数の要素が、物理的に或いは電気的に直接互いに接触していることを示すが、「連結」は、２つ又はそれを超える数の要素が、協動又は相互作用しているが、直接接していない場合も示す。

【0070】

本明細書のアルゴリズムは、概して、所望の結果に導く動作又はオペレーションの首尾一貫したシーケンスと考えられる。これらには、物理量の物理的操作が含まれる。必ずしも常にではないが、通常、これらの量は、電気信号又は磁気信号の形態を有しており、保存、転送、合成、比較およびその他の操作が可能である。主に共通の用法のために、これらの信号を、時に簡便のため、ビット、値、要素、シンボル、文字、言葉、数字等として称している。しかしながら、これら全ての言葉および同様な言葉は、適切な物理量と結びつけられており、これらの物理量に適用された単なる便利な標号にすぎない。

【0071】

一実施形態は、発明の一実装形態又は一例である。また、本明細書における「一実施形態」、「ある実施形態」、「いくつかの実施例」または「他の実施形態」とのフレーズはは、少なくとも本発明の実施形態が、実施形態に関連した特定の特徴、構造または特性を含むことを示唆するが、必ずしも全ての実施形態が、これら特定の特徴、構造および特性を含むことを意味しない。したがって、本明細書中の様々な箇所で使用されている「一実施形態」、「ある実施形態」又は「いくつかの実施例」という表現は、必ずしも同一の実施形態を示していない。

【0072】

また、明細書に記載されたおよび説明された構成要素、特徴、構造、特性等の全てが、ある特定の実施形態又は複数の実施形態に含まれている必要はない。明細書で、ある構成要素、特徴、構造、又は特性を、例えば、「含んでもよい（ｍａｙ）」、「含まれる場合がある（ｍｉｇｈｔ）」、「含むことができる（ｃａｎ）」、又は「含まれる可能性がある（ｃｏｕｌｄ）」と記載されている場合には、その構成要素、特徴、構造、又は特性が必ずしも含まれている必要がないことを示している。明細書又は特許請求の範囲において、「一つの」又は「一の」要素との記載は、要素が一つのみ存在していることを意味するのではない。また、明細書又は特許請求の範囲において、「さらなる一つの」要素との記載は、追加要素が複数存在することを除外していない。

【0073】

上記したように、本明細書の実施形態の様々な側面は、対応するソフトウェアおよび／またはファームウェアコンポーネントおよびアプリケーションによって提供されてもよく、例えば、サーバで実行されるソフトウェア、又は、ネットワーク要素上の組み込みプロセッサによって実行されるファームウェアによって提供されてもよい。したがって、本発明の実施形態は、ソフトウェアプログラム、ソフトウェアモジュール、ファームウェアおよび／またはある形態の処理コア（例えば、コンピュータのＣＰＵ、マルチコアプロセッサの１つのコアまたは複数のコア）上で実行される配布されたソフトウェア、プロセッサ若しくはコアで実行されるまたは機械可読媒体ないで実装又は実現される仮想マシーンとして使用されてもよい、または、これらをサポートするべく使用されてもよい。機械可読媒体としては、機械（例えば、コンピューター）が読み出し可能な形態で情報を格納又は送信するためのあらゆる機構を含む。例えば、機械可読媒体は、リードオンリーメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、および、フラッシュメモリデバイス等を含んでもよい。

【0074】

本発明の例示された実施形態の上記の説明は、要約の記載も含めて、開示される形式が全てであるまたは開示される形式に厳密に本発明を限定することを意図していない。本発明の特定の実施形態および例は、例示を目的として本明細書に記載されており、当業者であれば、本発明の範囲内において様々な等価な変形例が可能であることが明らかである。

【0075】

これらの変形を、上記の説明に従って発明に施すことができる。 添付の特許請求の範囲で使用されている用語は、明細書および図面に開示される特定の実施形態に本発明を限定するように解釈されるべきではない。本発明の範囲は、特許請求の範囲の確立された解釈方法に従って解釈されるべきである添付の特許請求の範囲によってのみ判断されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6a】

【図6b】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】