特許 6182030 光変調素子の製造方法および空間光変調器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6182030

(24)【登録日】2017年7月28日

(45)【発行日】2017年8月16日

(54)【発明の名称】光変調素子の製造方法および空間光変調器

(51)【国際特許分類】

   G02F 1/09 20060101AFI20170807BHJP

【ＦＩ】

   G02F1/09 503

   G02F1/09 505

【請求項の数】7

【全頁数】46

(21)【出願番号】特願2013-189896(P2013-189896)

(22)【出願日】2013年9月12日

(65)【公開番号】特開2015-55798(P2015-55798A)

(43)【公開日】2015年3月23日

【審査請求日】2016年8月4日

【権利譲渡・実施許諾】特許権者において、実施許諾の用意がある。

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、独立行政法人情報通信研究機構「革新的な三次元映像技術による超臨場感コミュニケーション技術の研究開発 課題ア 革新的な三次元映像表示のためのデバイス技術」に係わる委託研究、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】110001807

【氏名又は名称】特許業務法人磯野国際特許商標事務所

(74)【代理人】

【識別番号】100064414

【弁理士】

【氏名又は名称】磯野 道造

(74)【代理人】

【識別番号】100111545

【弁理士】

【氏名又は名称】多田 悦夫

(72)【発明者】

【氏名】町田 賢司

(72)【発明者】

【氏名】金城 秀和

(72)【発明者】

【氏名】加藤 大典

(72)【発明者】

【氏名】青島 賢一

(72)【発明者】

【氏名】久我 淳

(72)【発明者】

【氏名】菊池 宏

(72)【発明者】

【氏名】清水 直樹

【審査官】 下村 一石

(56)【参考文献】

【文献】 特開２０１２−０７８５８０（ＪＰ，Ａ）

【文献】 特開２０１２−０７８５７９（ＪＰ，Ａ）

【文献】 国際公開第２０１１／０３０５２９（ＷＯ，Ａ１）

【文献】 特開２０１０−０６０７４８（ＪＰ，Ａ）

【文献】 特開２００８−０８３６８６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２８０３３６（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ１／００−１／１２５

Ｇ０２Ｆ１／２１−７／００

(57)【特許請求の範囲】

【請求項1】

磁化自由層および磁化固定層を中間層を挟んで積層したスピン注入磁化反転素子構造を備え、前記磁化自由層の一面側に当該面内方向に互いに分離した２以上の前記磁化固定層が前記中間層を挟んで設けられた光変調素子の製造方法であって、
基板上に、第１の絶縁膜、および前記第１の絶縁膜と異なる材料からなる第２の絶縁膜を順次成膜する絶縁膜成膜工程と、
前記２以上の磁化固定層、および前記磁化固定層同士を絶縁する絶縁層を形成する磁化固定層形成工程と、を行い、
前記絶縁膜成膜工程の前または前記磁化固定層形成工程の後に、前記磁化自由層を構成する材料を成膜する磁化自由層成膜工程をさらに行い、
前記磁化固定層形成工程は、前記２以上の磁化固定層の少なくとも１つを配置する領域を空けたレジストマスクを形成するマスク工程と、
前記レジストマスクを空けた領域において、前記第１の絶縁膜を残存させつつ前記第２の絶縁膜を除去する絶縁膜第１除去工程と、
前記領域における前記第１の絶縁膜を除去する絶縁膜第２除去工程と、
前記少なくとも１つの磁化固定層を構成する材料を成膜する磁化固定層成膜工程と、
前記レジストマスクをその上に成膜した材料と共に除去するリフトオフ工程と、を２回以上繰り返し行い、前記磁化固定層成膜工程で成膜される膜構造が毎回異なり、
前記磁化固定層成膜工程または前記磁化自由層成膜工程は、前記中間層を構成する材料をさらに成膜して積層することを特徴とする光変調素子の製造方法。

【請求項2】

前記磁化自由層成膜工程を前記磁化固定層形成工程の後に行い、
前記磁化固定層形成工程は、前記磁化固定層成膜工程において、最上層に仮保護膜をさらに成膜し、
前記磁化自由層成膜工程の前に、前記仮保護膜を除去する仮保護膜除去工程を行うことを特徴とする請求項１に記載の光変調素子の製造方法。

【請求項3】

前記磁化自由層成膜工程を前記磁化固定層形成工程の後に行い、
前記磁化固定層成膜工程において、導電膜を成膜して、その上に前記磁化固定層を構成する材料を成膜することを特徴とする請求項１または請求項２に記載の光変調素子の製造方法。

【請求項4】

前記磁化自由層成膜工程は、前記中間層を構成する材料をさらに成膜し、かつ前記絶縁膜成膜工程の前に行い、
前記絶縁膜成膜工程において、前記中間層を前記第１の絶縁膜とすることを特徴とする請求項１に記載の光変調素子の製造方法。

【請求項5】

前記絶縁膜成膜工程において、前記第１の絶縁膜の厚さが１〜５ｎｍであることを特徴とする請求項１ないし請求項４のいずれか一項に記載の光変調素子の製造方法。

【請求項6】

前記絶縁膜成膜工程において、前記第１の絶縁膜をＭｇＯで形成することを特徴とする請求項５に記載の光変調素子の製造方法。

【請求項7】

請求項１ないし請求項６のいずれか一項に記載の光変調素子の製造方法により、基板上に、光変調素子を２次元配列して形成した空間光変調器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入射した光を磁気光学効果により光の位相や振幅等を空間的に変調して出射する空間光変調器、および空間光変調器に設けられる光変調素子の製造方法に関する。

【背景技術】

【0002】

空間光変調器は、画素として光学素子（光変調素子）を用い、これをマトリクス状に２次元配列して光の位相や振幅等を空間的に変調するものであって、ホログラフィ装置等の露光装置、ディスプレイ技術、記録技術等の分野で広く利用されている。また、２次元で並列に光情報を処理することができることから光情報処理技術への応用も研究されている。空間光変調器として、従来より液晶が用いられ、表示装置として広く利用されているが、ホログラフィや光情報処理用としては、応答速度や画素の高精細性が不十分であるため、近年では、高速処理かつ画素の微細化の可能性が期待される磁気光学材料を用いた磁気光学式空間光変調器の開発が進められている。

【0003】

磁気光学式空間光変調器（以下、空間光変調器）においては、磁気光学材料すなわち磁性体に入射した光が透過または反射する際にその偏光の向きを変化（旋光）させて出射する、ファラデー効果（反射の場合はカー効果）を利用している。すなわち、空間光変調器は、選択された画素（選択画素）における光変調素子の磁化方向とそれ以外の画素（非選択画素）における光変調素子の磁化方向を異なるものとして、選択画素から出射した光と非選択画素から出射した光で、その偏光の回転角（旋光角）に差を生じさせる。このような光変調素子の磁化方向を変化させる方法として、光変調素子に磁界を印加する磁界印加方式や、光変調素子に電流を供給することでスピンを注入するスピン注入方式（例えば、特許文献１）がある。

【0004】

磁界印加方式の空間光変調器は、各光変調素子の外周に沿って磁界を発生させるための電極（配線）を備えるので、画素サイズが数μｍ以上になり、さらなる微細化が困難である。また、磁界印加方式の空間光変調器は、印加磁界により隣の画素の光変調素子が追随して磁化反転しないように、光変調素子同士の間隔を十分に空ける必要があり、画素の開口率にも限界がある。これに対してスピン注入方式の光変調素子は、具体的には、ＴＭＲ（Tunnel MagnetoResistance：トンネル磁気抵抗効果）素子やＣＰＰ−ＧＭＲ（Current Perpendicular to the Plane Giant MagnetoResistance：垂直通電型巨大磁気抵抗効果）素子等の、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）にも適用されるスピン注入磁化反転素子を適用することができる。このようなスピン注入磁化反転素子は、膜面に垂直に電流を供給してスピンを注入するので、上下に接続された配線を狭ピッチ化して、１μｍ以下といういっそうの微細化を可能とする。

【0005】

一方で、前記のスピン注入磁化反転素子は、一辺３００ｎｍ程度以下としないと好適に動作（スピン注入磁化反転）し難いが、光変調素子（光変調部）は一辺５００ｎｍ程度以上とすることが求められ、それよりも小さいと入射光の波長によっては適用が困難である。そこで、本願発明者らは、磁化自由層の両面にそれぞれ中間層を挟んで磁化固定層を積層して２つの磁化固定層が１つの磁化自由層を共有するデュアルピン構造のスピン注入磁化反転素子（例えば、特許文献２参照）について、１つの磁化自由層の上下に配置していた磁化固定層を２つ共、磁化自由層の同じ側の面に、面方向に離間して積層した並設デュアルピン構造のスピン注入磁化反転素子からなる光変調素子（特許文献３参照）を開発した。図４（ｃ）、（ｄ）に示すように、並設デュアルピン構造のスピン注入磁化反転素子１は、一対の電極５１，５２を２つの磁化固定層１１，１２に接続して電流を供給すれば、磁化自由層３を底部とした断面視Ｕ字型の電流経路を形成し、スピン注入磁化反転動作をさせることができる。そのため、並設デュアルピン構造としたスピン注入磁化反転素子を適用した光変調素子は、２つの磁化固定層により安定した磁化反転動作を可能とすることに加え、光変調部である磁化自由層の平面視面積を従来のスピン注入磁化反転素子の２倍以上に拡張することができ、画素の有効領域を広くすることができる。さらに並設デュアルピン構造のスピン注入磁化反転素子は、一対の電極のいずれも磁化自由層の側に設けられないので、磁化自由層の側から光を入射して反射させることにより、電極が光を遮ることがなく、導電性に劣る透明電極材料を適用しなくてよい。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第４８２９８５０号公報

【特許文献2】特許第４９３９５０２号公報

【特許文献3】特開２０１２−７８５７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献３の光変調素子に適用された並設デュアルピン構造のスピン注入磁化反転素子は、２つの磁化固定層が互いに反対方向の磁化に固定されている必要がある。磁化固定層は、電流の供給では磁化方向が変化しないような保磁力の大きな磁性材料で形成されるので、外部からの磁界印加（初期設定）により磁化方向を所定の向きにする。そのために、空間光変調器において、それぞれの光変調素子の２つの磁化固定層を、磁性材料や膜厚等の構造の異なるものとする必要がある。具体的には、２つの磁化固定層を、互いの保磁力の大きさが異なる構造として、向きを変えて２段階の磁界印加を行ったり、一方の磁化固定層を交換結合した磁性膜を備えた多層構造として、１回の磁界印加で互いに反平行な磁化方向に固定する。

【0008】

また、空間光変調器は、画素のそれぞれの光変調素子が所望の光変調をするか、すなわち書込み通りの磁化方向を示しているかを電気的に検知するエラー検出が可能であることが望ましい。通常の（シングルピン構造の）スピン注入磁化反転素子は、ＭＲＡＭの磁気抵抗効果素子として適用されるように、当該スピン注入磁化反転素子を駆動するために接続した一対の電極間の抵抗が、磁化自由層の磁化反転に伴い変化するため、ＭＲＡＭのデータ読出しと同様の方法でエラー検出が可能である。一方、図４（ａ）、（ｂ）に示すように、デュアルピン構造のスピン注入磁化反転素子１は、磁化自由層３の磁化方向が常に２つの磁化固定層１１，１２の一方に平行で他方に反平行である。そのため、磁化自由層３を共有する２つのスピン注入磁化反転素子（スピン注入磁化反転素子構造）ＭＲ１，ＭＲ２の、磁化が平行、反平行な状態のそれぞれの抵抗が同一であると、これら２つのスピン注入磁化反転素子構造ＭＲ１，ＭＲ２の合成抵抗であるスピン注入磁化反転素子１全体の抵抗が一定となり、書込みエラー検出が困難となる。そこで、２つのスピン注入磁化反転素子構造ＭＲ１，ＭＲ２が互いに異なる抵抗になるように、それぞれの磁化固定層１１，１２や中間層２１，２２を、互いに異なる構造とすることが望ましい。

【0009】

このような構造の光変調素子とするためには、１つの磁化自由層上における領域を分けて、磁化固定層および中間層の１つずつを個別の工程で形成し、さらにそれらの間を絶縁する絶縁層を形成することになる。このとき、磁化固定層を構成する磁性膜等を不要な領域においてエッチングで除去した際に、その下の磁化自由層が加工ダメージを受けたり、エッチング面が粗くなってその上に成膜される中間層等に影響を受けて特性が変化する場合がある。また、エッチングの深さを緻密に制御しないと、磁化自由層の上面に段差が形成される。磁化自由層に段差等の局所的な変形部があると、この段差に磁壁（磁化方向の異なる領域を区切る境界）が係止され易いため、磁化反転に支障を生じることになる。

【0010】

あるいは、特許文献３の光変調素子の並設デュアルピン構造のスピン注入磁化反転素子は、上下を逆に、すなわち下層に磁化固定層を設けた構造とすることで、磁化自由層上をエッチングせずに製造され得る。しかし、２つの磁化固定層と中間層を形成した上に、１つの磁化自由層を形成するためには、磁化自由層の下面となる２つの中間層およびその間を埋める絶縁層の上面を、段差のない同一面に形成する必要がある。したがって、磁化自由層を下層に設けた構造と同様に、エッチングの深さを緻密に制御し、かつエッチング面が粗くならないように、磁性膜等をエッチングする必要があり、製造が困難である。

【0011】

本発明は前記問題点に鑑み創案されたもので、並設デュアルピン構造のスピン注入磁化反転素子からなる光変調素子について、複数の磁化固定層を互いに異なる磁化方向に固定することが容易で、また、エラー検出が容易となる光変調素子の製造方法を提供することが課題である。

【課題を解決するための手段】

【0012】

本願発明者らは、半導体装置製造の分野において、微細加工のために設けられるエッチングストッパ膜に着目した。エッチングストッパ膜によれば、その上に積層した膜のみが除去されるので、容易にエッチング量を制御することができる。そこで、本願発明者らは、光変調素子における磁化固定層同士を絶縁する絶縁層を、エッチングストッパ膜とする第１の膜に第２の膜を積層した２層構造とすることで、絶縁層のエッチング量を緻密に制御することに想到した。

【0013】

すなわち、本発明に係る光変調素子の製造方法は、磁化自由層および磁化固定層を中間層を挟んで積層したスピン注入磁化反転素子構造を備え、前記磁化自由層の一面側に当該面内方向に互いに分離した２以上の前記磁化固定層が前記中間層を挟んで設けられた光変調素子を製造する方法である。この光変調素子の製造方法においては、基板上に、第１の絶縁膜および前記第１の絶縁膜と異なる材料からなる第２の絶縁膜を順次成膜する絶縁膜成膜工程と、前記２以上の磁化固定層、および前記磁化固定層同士を絶縁する絶縁層を形成する磁化固定層形成工程と、を行い、前記絶縁膜成膜工程の前または前記磁化固定層形成工程の後に、前記磁化自由層を構成する材料を成膜する磁化自由層成膜工程をさらに行う。前記磁化固定層形成工程は、前記２以上の磁化固定層の少なくとも１つを配置する領域を空けたレジストマスクを形成するマスク工程と、前記レジストマスクを空けた領域において、前記第１の絶縁膜を残存させつつ前記第２の絶縁膜を除去する絶縁膜第１除去工程と、前記領域における前記第１の絶縁膜を除去する絶縁膜第２除去工程と、前記少なくとも１つの磁化固定層を構成する材料を成膜する磁化固定層成膜工程と、前記レジストマスクをその上に成膜した材料と共に除去するリフトオフ工程と、を２回以上繰り返し行い、前記磁化固定層成膜工程で成膜される膜構造が毎回異なる。そして、光変調素子の製造方法は、前記磁化固定層成膜工程または前記磁化自由層成膜工程が、前記中間層を構成する材料をさらに成膜して積層することを特徴とする。

【0014】

かかる手順の光変調素子の製造方法では、磁化固定層、または磁化固定層と中間層が形成される面全体に２層構造の絶縁膜を積層して、この絶縁膜のエッチング跡に磁化固定層等の材料を成膜して埋め込むことにより磁化固定層またはさらに中間層を形成する。この絶縁膜のエッチングにおいて、下層の第１の絶縁膜を第２の絶縁膜のエッチングストッパ膜とすることで、エッチング面の深さ位置を制御し、かつ露出した表面を平滑に保持することができ、磁化固定層等の下地面が良好な状態となる。さらに、磁化自由層の上に磁化固定層を設ける構造では、当該磁化自由層への加工ダメージが抑えられ、磁化自由層の下に磁化固定層を設ける構造では、下地が平坦に形成され得て磁化自由層に段差が生じることなく、互いに異なる構造の磁化固定層や中間層を設けた並設デュアルピン構造のスピン注入磁化反転素子を製造することができる。

【0015】

本発明に係る空間光変調器は、前記の光変調素子の製造方法により、基板上に光変調素子を２次元配列して形成してなる。

【0016】

かかる構成により、空間光変調器は、基板上に、互いに異なる構造の磁化固定層や中間層を設けた並設デュアルピン構造のスピン注入磁化反転素子を光変調素子として備えることができる。

【発明の効果】

【0017】

本発明に係る光変調素子の製造方法によれば、複数の磁化固定層を互いに異なる磁化方向に固定したり、書込みエラーを検出することの容易な並設デュアルピン構造のスピン注入磁化反転素子を製造することができる。そして、本発明に係る空間光変調器によれば、前記のスピン注入磁化反転素子を光変調素子として、画素毎に磁化自由層の磁化方向を検出することが容易となる。

【図面の簡単な説明】

【0018】

【図1】本発明の第１実施形態に係る光変調素子の製造方法にて製造される光変調素子を搭載した空間光変調器の底面図であり、空間光変調器の構成を説明する模式図である。

【図2】図１に示す空間光変調器を用いた表示装置の模式図であり、図１のＡ−Ａ線矢視断面図に相当する。

【図3】本発明の第１実施形態に係る光変調素子の製造方法にて製造される光変調素子の断面構造を説明する模式図であり、図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図4】本発明に係る光変調素子の製造方法にて製造される光変調素子の断面の模式図で、（ａ）、（ｂ）は抵抗の変化を説明する模式図、（ｃ）、（ｄ）は磁化反転動作を説明する模式図である。

【図5】図１に示す空間光変調器の等価回路図である。

【図6】本発明の第１実施形態に係る光変調素子の製造方法を説明するフローチャートである。

【図7】本発明の第１実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図8】本発明の第１実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図9】本発明の第１実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図10】本発明の第２実施形態に係る光変調素子の製造方法を説明するフローチャートである。

【図11】本発明の第２実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図12】本発明の第２実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１のＡ−Ａ線矢視断面図の部分拡大図に相当する。

【図13】本発明の第３実施形態に係る光変調素子の製造方法にて製造される光変調素子を搭載した空間光変調器の平面図であり、空間光変調器の構成を説明する模式図である。

【図14】図１３に示す空間光変調器の画素アレイの模式図であり、（ａ）は図１３のＢ−Ｂ線矢視断面図、（ｂ）はトランジスタの構成と光変調素子の配置を説明するための基板の平面図である。

【図15】本発明の第３実施形態に係る光変調素子の製造方法にて製造される光変調素子の断面構造を説明する模式図であり、図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図16】図１３に示す空間光変調器の等価回路図である。

【図17】本発明の第３実施形態に係る光変調素子の製造方法を説明するフローチャートである。

【図18】本発明の第３実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図19】本発明の第３実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｄ）は図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図20】本発明の第３実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｄ）は図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図21】本発明の第４実施形態に係る光変調素子の製造方法を説明するフローチャートである。

【図22】本発明の第４実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｄ）は図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図23】本発明の第４実施形態に係る光変調素子の製造方法を説明する模式図であり、（ａ）〜（ｅ）は図１３のＢ−Ｂ線矢視断面図の部分拡大図に相当する。

【図24】実施例の素子構造間絶縁層のサンプルの原子間力顕微鏡による観察結果であり、（ａ）は原子間力顕微鏡像写真、（ｂ）は原子間力顕微鏡で観察された断面プロファイルである。

【発明を実施するための形態】

【0019】

以下、本発明に係る空間光変調器、およびその光変調素子の製造方法を実現するための形態について図面を参照して説明する。

【0020】

〔空間光変調器の一実施形態〕
本発明の一実施形態に係る空間光変調器１０は、図１および図２に示すように、基板７１と、基板７１上に２次元アレイ状に配列された画素８からなる画素アレイ８０と、画素アレイ８０から１つ以上の画素８を選択して電流を供給することにより駆動する電流制御部９０を備え、図５に示す回路構成（詳細は後記する）を有する。空間光変調器１０の光の入射面は底面（下面）であり、空間光変調器１０は、基板７１を透過して画素８（画素アレイ８０）に下方から入射した光を変調して下方へ出射する反射型の空間光変調器である。なお、図１に示す画素アレイ８０は、基板７１の側からの底面図であり、基板７１については輪郭線のみを示し、また、絶縁層６（絶縁層６３，６４、図３参照）は透明で表す。以下、空間光変調器を構成する各要素について説明する。

【0021】

（画素アレイ）
本実施形態では、画素アレイ８０は、説明を簡潔にするために、４行×４列の１６個の画素８からなる構成で例示される。なお、本明細書において、画素とは空間光変調器による表示の最小単位での情報（明／暗）を表示する手段を指す。画素アレイ８０は、Ｙ方向（図１における縦方向）に延設された（延伸して設けられた）４本の第１電極５１と、Ｘ方向（図１における横方向）に延設された４本の第２電極５２と、を備え、さらに画素８毎に光変調素子１を備える。画素アレイ８０において、電極５１，５２は互いに直交して、列単位、行単位で画素８に共有されて設けられるため、適宜、第１電極５１をＸ電極５１、第２電極５２をＹ電極５２と称する。画素アレイ８０においては、第２電極５２よりも第１電極５１が基板７１側、すなわち下に配され、さらにその下の基板７１上に光変調素子１が配される（図２参照）。さらに、画素アレイ８０は、図１〜３において空白で表された領域、具体的には、隣り合う光変調素子１，１間に絶縁層６３が、Ｘ電極５１，５１間、Ｙ電極５２，５２間、およびＸ電極５１とＹ電極５２との層間に絶縁層６４が形成されている。絶縁層６３，６４は、適宜、まとめて絶縁層６（図１参照）と称する。

【0022】

（画素アレイ：光変調素子）
光変調素子１は、下方から入射した光を反射して異なる２値の光（偏光成分）に変調して下方へ出射する。光変調素子１は、並設デュアルピン構造のスピン注入磁化反転素子（特許文献３参照）であり、図２および図３に示すように、磁化自由層３上に、中間層２１，２２を挟んで第１磁化固定層１１および第２磁化固定層１２（適宜、まとめて磁化固定層１１，１２と称する）が同一面に離間して形成されている。そして、図１および図２に示すように、画素アレイ８０において、光変調素子１は磁化固定層１１，１２の並び方向をＸ方向にして配置され、磁化固定層１１，１２のそれぞれに一対の電極５１，５２が接続されている。画素アレイ８０に設けられたすべての光変調素子１は、第１磁化固定層１１、第２磁化固定層１２を、それぞれ同じ磁化方向に固定され、ここでは、第１磁化固定層１１を上向きに、第２磁化固定層１２を下向きに固定されている。光変調素子１は、磁化自由層３の磁化が上向きまたは下向きに変化（反転）し、これに伴い抵抗が変化すると共に、入射した光の偏光の向きを変化させ、ここでは、磁化が上向きの状態で＋θkの角度に、磁化が下向きの状態で−θkの角度に、それぞれ回転させる（図２参照）。光変調素子１の構成および動作については後記にて詳細に説明する。

【0023】

（画素アレイ：電極）
光変調素子１の第１磁化固定層１１に接続する第１電極（Ｘ電極）５１は、磁化固定層１１，１２の並び方向に直交したＹ方向に延設されるため、隣の（右側のまたは左隣の光変調素子１の）第２磁化固定層１２に接触しない程度の幅の帯状の配線に形成され、図２および図３に示すように、光変調素子１上に直接に接続する高さ位置に設けられる。一方、第２磁化固定層１２に接続する第２電極（Ｙ電極）５２は、Ｘ方向に延設された帯状の配線（他の部分と区別するために、適宜、配線層５２ｌと称する）が、第１磁化固定層１１と第１電極５１との接続を妨げないように、かつ第１電極５１と短絡しないように、第１電極５１の上（光変調素子１から離れた側）に層間絶縁膜（絶縁層６４）を挟んで設けられる。そして、配線層５２ｌは、第２磁化固定層１２の直上に、絶縁層６４に形成されたコンタクトホールを経由して接続する。

【0024】

第１電極５１および第２電極５２は、共に光変調素子１（磁化自由層３）に対して光の入出射側の反対側に配置されて光を遮らないので、低抵抗の金属材料で形成することができる。したがって、電極５１，５２は、例えば、Ｃｕ，Ａｌ，Ａｕ，Ａｇ，Ｔａ，Ｃｒ等の金属やその合金のような一般的な金属電極材料で形成される。そして、スパッタリング法等の公知の方法により成膜、フォトリソグラフィ、およびエッチングまたはリフトオフ法等によりストライプ状等の所望の形状に加工される。

【0025】

（画素アレイ：絶縁層）
画素アレイ８０において、絶縁層６３は隣り合う光変調素子１，１間を、絶縁層６４はＸ電極５１，５１間、Ｙ電極５２，５２間、およびＸ電極５１とＹ電極５２との層間を、それぞれ絶縁するために設けられる。絶縁層６３，６４は、例えばＳｉＯ₂やＡｌ₂Ｏ₃等の酸化膜やＳｉ窒化物（Ｓｉ₃Ｎ₄等）やＭｇＦ₂の公知の絶縁材料を適用することができる。ただし、光変調素子１の磁化固定層１１，１２や磁化自由層３に極めて酸化し易いＲＥ−ＴＭ合金からなる層を含む場合は、このような層の端面（側面）に接触する絶縁層６３は、Ｓｉ窒化物等のＯ（酸素）を含有しない非酸化物を適用されることが好ましい。特に、後記の第１実施形態に係る製造方法のように、光変調素子１が成形後にその側面を絶縁層６３で被覆される場合には、絶縁層６３にＳｉＯ₂等を適用されると、成膜時の酸素雰囲気で酸化され易いので好ましくない。なお、光変調素子１，１間に、後記する光変調素子１の素子構造間絶縁層６１／６２の絶縁層６１，６２が設けられてもよい（後記の第１実施形態の変形例に係る製造方法参照）。

【0026】

（基板）
基板７１は、画素８を２次元配列するための土台であり、光変調素子１を製造するための広義の基板である。また、本実施形態に係る空間光変調器１０は基板７１側から光を入出射するので、基板７１は光を透過させる材料からなる。このような基板７１として、公知の透明基板材料が適用でき、具体的には、ＳｉＯ₂（酸化ケイ素、ガラス）、ＭｇＯ（酸化マグネシウム）、サファイア、ＧＧＧ（ガドリニウムガリウムガーネット）、ＳｉＣ（シリコンカーバイド）、Ｇｅ（ゲルマニウム）単結晶基板等を適用することができる。

【0027】

（電流制御部）
電流制御部９０は、画素アレイ８０における所望の画素８の光変調素子１に磁化反転動作をさせ、また、この磁化反転動作が正常に実行されたかを検査する、画素の書込みエラー検出を行う。図１に示すように、電流制御部９０は、Ｘ電極５１の１つ以上を選択するＸ電極選択部９１と、Ｙ電極５２の１つ以上を選択するＹ電極選択部９２と、選択された電極５１，５２を経由して光変調素子１に電流を供給する電源９５および副電源９６と、画素の書込みエラー検出を行う判定部９７と、これらすべてを制御する画素選択部９４と、を備える。電流制御部９０の各要素は、それぞれ後記にて説明する動作が可能な公知の装置を適用することができる。

【0028】

〔第１実施形態：光変調素子〕
前記の一実施形態に係る空間光変調器に搭載される光変調素子として、本発明の第１実施形態に係る光変調素子の製造方法にて製造される光変調素子（以下、適宜、第１実施形態に係る光変調素子と称する）について説明する。なお、本明細書において、面方向とは、光変調素子の各層の膜面、すなわち図面におけるＸＹ面の面内方向を指す。

【0029】

図３に示すように、光変調素子１は、１つの磁化自由層３と、２つの中間層（第１中間層２１、第２中間層２２）と、２つの磁化固定層（第１磁化固定層１１、第２磁化固定層１２）と、を積層して備える。詳しくは、光変調素子１は、磁化自由層３の上に第１中間層２１と第２中間層２２（適宜、まとめて中間層２１，２２と称する）が互いに離間して面方向に並べて積層され、第１中間層２１上に第１磁化固定層１１が、第２中間層２２上に第２磁化固定層１２が、それぞれ積層され、磁化固定層１１，１２の並び方向（Ｘ方向）に沿った断面視が略凹字型となる。光変調素子１は、必要に応じてさらに、磁化自由層３の下に下地膜４３を、磁化固定層１１，１２の上に導電性の材料からなる保護膜４１，４２を、それぞれ備える。さらに、光変調素子１は、磁化自由層３上の、第１中間層２１／磁化固定層１１と第２中間層２２／磁化固定層１２との間に、エッチングストッパ膜（第１の絶縁膜）６１、絶縁層（第２の絶縁膜）６２が積層される（適宜、素子構造間絶縁層６１／６２と称する）。前記した通り、空間光変調器１０（画素アレイ８０）において、光変調素子１は、光を透過する基板７１上に形成され、上に、第１電極５１、第２電極５２が一対の電極として、保護膜４１，４２を介して２つの磁化固定層１１，１２に接続されている。

【0030】

なお、図３において、磁化固定層１１，１２は同じ厚さで、中間層２１，２２は互いに異なる厚さで表されているが、それぞれ厚さを同じまたは異なるものとすることを規定するものではない。また、光変調素子１は、図２および後記の図４において簡略的に、磁化固定層１１，１２、中間層２１，２２、および磁化自由層３の３層のみで図示し（下地膜、保護膜は図示省略）、さらに２つの磁化固定層１１，１２、中間層２１，２２をそれぞれ同じ厚さおよび同じ高さ位置に示す。

【0031】

光変調素子１は、２つのスピン注入磁化反転素子を、磁化自由層を共有して接続した構造である。すなわち、光変調素子１は、第１磁化固定層１１、第１中間層２１、磁化自由層３を積層してなるスピン注入磁化反転素子構造（以下、適宜、第１素子構造ＭＲ１と称する）と、第２磁化固定層１２、第２中間層２２、磁化自由層３を積層してなるスピン注入磁化反転素子構造（以下、適宜、第２素子構造ＭＲ２と称する）を備えるといえる（図４（ａ）参照）。

【0032】

スピン注入磁化反転素子構造ＭＲ１，ＭＲ２は、磁化が一方向に固定された磁化固定層１１，１２および磁化の方向が回転可能な磁化自由層３を、非磁性または絶縁体である中間層２１，２２を挟んで備えたＣＰＰ−ＧＭＲ（Current Perpendicular to the Plane Giant Magneto-Resistance：垂直通電型巨大磁気抵抗効果）素子やＴＭＲ（Tunnel MagnetoResistance：トンネル磁気抵抗効果）素子等のスピン注入磁化反転素子構造である。特に、本実施形態に係る光変調素子１における２つのスピン注入磁化反転素子構造ＭＲ１，ＭＲ２は、一方がＴＭＲ素子で他方がＣＰＰ−ＧＭＲ素子であるか、両方がＴＭＲ素子であることが好ましく、ここでは、第１素子構造ＭＲ１がＣＰＰ−ＧＭＲ素子、第２素子構造ＭＲ２がＴＭＲ素子である。

【0033】

平面視においては、底面図である図１に示すように、光変調素子１は正方形（矩形）であり、磁化自由層３はその全体に設けられるので形状が一致する。一方、第１磁化固定層１１と第２磁化固定層１２は、Ｘ方向（図１、図２における横方向）に離間して並べられるため、Ｙ方向が光変調素子１（磁化自由層３）と同じ長さの長辺となる長方形（図１において網掛けを付した領域）であり、第１中間層２１と第２中間層２２も同じ形状である。平面視における大きさについては、光変調素子１が後記する磁化反転動作を好適に行うために、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２、すなわち磁化固定層１１，１２のそれぞれが、３００ｎｍ×４００ｎｍ相当の面積以下であることが好ましく、一般的なスピン注入磁化反転素子の一個の大きさである３００ｎｍ×１００ｎｍ程度相当の面積であることがさらに好ましい。一方、磁化固定層１１，１２間が互いに絶縁されていればその距離は特に規定されないので、光変調素子１の全体すなわち磁化自由層３の面積は特に規定されず、磁化固定層１１，１２の各面積の合計よりも膜面方向（Ｘ方向）に拡張されても、後記するように磁化反転させることができる。具体的には、光変調素子１は、空間光変調器の画素アレイ（図１参照）として２次元配列されたときに、隣り合う光変調素子１，１同士、およびこれに接続する電極５１，５２が間隔を設けて絶縁されていればよい。以下、光変調素子を構成する各要素について、詳細に説明する。

【0034】

（磁化自由層）
磁化自由層３は磁性体であり、光変調素子１への電流供給により磁化を反転（１８０°回転）させて（スピン注入磁化反転、図４（ｃ）、（ｄ）参照）、その磁化方向に対応して、入射した光の偏光を異なる向きに回転させる（図２参照）。磁化自由層３は、ＣＰＰ−ＧＭＲ素子やＴＭＲ素子に用いられる公知の磁性材料にて構成することができ、特に、極カー効果で旋光角θk（図２参照）が大きくなる垂直磁気異方性材料を適用することが好ましい。さらに、磁化自由層３は、光変調素子１（空間光変調器の画素）への入射光の波長において磁気光学効果の大きい材料を選択することがより好ましい。具体的には、Ｆｅ，Ｃｏ，Ｎｉ等の遷移金属とＰｄ，Ｐｔのような貴金属とを繰り返し積層したＣｏ／Ｐｄ多層膜のような多層膜、Ｇｄ−Ｆｅ，Ｔｂ−Ｆｅ−Ｃｏ等の希土類金属と遷移金属との合金（ＲＥ−ＴＭ合金）、Ｍｎ−Ｂｉ合金、Ｍｎ／Ｂｉ多層膜、Ｐｔ−Ｍｎ−Ｓｂ合金、Ｐｔ／ＭｎＳｂ多層膜、あるいはＬ１₀系の規則合金としたＦｅＰｔ, ＦｅＰｄ等が挙げられる。ただし、光変調素子１が後記する第１実施形態に係る製造方法において製造される場合に、磁化自由層３は、耐熱性の劣る希土類金属を含有するＲＥ−ＴＭ合金を適用することは好ましくない。磁化自由層３は、電流供給により好適に磁化反転するように、厚さが１〜２０ｎｍの範囲において設計されることが好ましい。

【0035】

（磁化固定層）
第１磁化固定層１１および第２磁化固定層１２は磁性体であり、磁化自由層３の磁化反転のために、磁化を互いに反対方向に固定されている。このような磁化固定層１１，１２は、磁化自由層３と同様に、ＣＰＰ−ＧＭＲ素子やＴＭＲ素子に用いられる公知の磁性材料にて構成することができ、磁化自由層３が垂直磁気異方性材料であれば、同様に垂直磁気異方性材料を適用する。ただし、磁化自由層３の磁化方向が回転しても磁化固定層１１，１２の磁化方向が固定されているように、磁化固定層１１，１２は、その保磁力Ｈcp₁，Ｈcp₂が磁化自由層３の保磁力Ｈcfよりも十分に大きくなるように、Ｔｂ−Ｆｅ−ＣｏやＭｎ−Ｂｉ合金のような保磁力の大きな材料を選択したり、磁化自由層３よりも厚く形成される。具体的には、磁化固定層１１，１２は、厚さが３〜５０ｎｍの範囲において設計されることが好ましい。

【0036】

磁化固定層１１，１２は、外部からの磁界印加により磁化を固定され（初期設定）、さらに互いに反対方向の、すなわち異なる方向の磁化に固定されるので、初期設定を容易にするために、保磁力Ｈcp₁，Ｈcp₂が磁化自由層３の保磁力Ｈcfよりも大きいことに加えて、互いに異なる大きさになるように設計されることが好ましい。ここでは、第２磁化固定層１２の保磁力Ｈcp₂がよりも大きい、すなわちＨcf＜＜Ｈcp₁＜Ｈcp₂とする。したがって、磁化固定層１１，１２は、互いに、材料や厚さ、あるいは多層膜であれば１層の膜厚や層数の異なる構造に形成される。特に、材料について、例えばＴｂ−Ｆｅ−Ｃｏ合金であれば、組成や成膜時の雰囲気（キャリアガス圧）を調整することにより、保磁力を変化させることができる。

【0037】

（中間層）
第１中間層２１は、第１磁化固定層１１と磁化自由層３との間に設けられ、第２中間層２２は、第２磁化固定層１２と磁化自由層３との間に設けられる。光変調素子１を搭載した空間光変調器１０において後記の画素の書込みエラー検出を可能とするために、本実施形態に係る光変調素子１は、第１中間層２１と第２中間層２２とが、抵抗が互いに異なるように、材料や厚さを異なるものとして形成される。具体的には、第１中間層２１と第２中間層２２は、抵抗が２倍以上異なることが好ましいため、非磁性金属、絶縁体、半導体から互いに異なる１種ずつを選択する。

【0038】

さらに、前記した通り、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の少なくとも一方がＴＭＲ素子であることが好ましいため、中間層２１，２２の少なくとも一方、ここでは第２中間層２２がＭｇＯ，Ａｌ₂Ｏ₃，ＨｆＯ₂のような絶縁体や、Ｍｇ／ＭｇＯ／Ｍｇのような絶縁体を含む積層膜からなる。第２中間層２２は、このような絶縁体を備えることでトンネル障壁層（障壁層）となり、第２磁化固定層１２、第２中間層２２、および磁化自由層３からなる第２素子構造ＭＲ２はＴＭＲ素子となる。このとき、第２中間層２２の厚さは０．６〜２ｎｍ程度とすることが好ましく、１ｎｍ以下とすることがさらに好ましい。一方、第１中間層２１はＣｕ，Ａｇ，Ａｌ，Ａｕのような非磁性金属やＺｎＯ等の半導体からなる。したがって、第１磁化固定層１１、第１中間層２１、および磁化自由層３からなる第１素子構造ＭＲ１はＣＰＰ−ＧＭＲ素子となる。このとき、第１中間層２１の厚さは２〜６ｎｍとすることが好ましい。

【0039】

（保護膜）
保護膜４１および保護膜４２は、光変調素子１において、その製造時、あるいはさらにその後の電極５１，５２の形成時におけるダメージから磁化固定層１１，１２等の各層を保護するために、最上層に設けられ、製造時に磁化固定層１１，１２を構成する材料に連続して成膜されることが好ましい。製造時におけるダメージとは、例えばレジストマスクの形成時における現像液の含浸等、また、特に磁化固定層１１，１２が酸化し易いＲＥ−ＴＭ合金で形成される場合には酸化が挙げられる。保護膜４１，４２は、磁化固定層１１，１２が電極５１，５２に接続されることから導電性材料で形成され、Ｔａ，Ｒｕ，Ｃｕの単層、またはＣｕ／Ｔａ，Ｃｕ／Ｒｕの２層等から構成される。前記の２層構造とする場合は、いずれもＣｕを磁化固定層１１，１２の側（下層）とする。保護膜４１，４２は、厚さが１ｎｍ未満であると連続した膜を形成し難く、一方、１０ｎｍを超えて厚くしても、製造工程において磁化固定層１１，１２等を保護する効果がそれ以上には向上しないため、厚さ１〜１０ｎｍとすることが好ましい。なお、保護膜４１，４２は、材料および厚さが互いに同一でなくてもよく、例えば上面の高さ位置を合わせるように、厚さに差を設けてもよい。

【0040】

（下地膜）
下地膜４３は、光変調素子１（磁化自由層３）の基板７１への密着性を得るために、最下層に設けられる。下地膜４３は、Ｔａ，Ｒｕ，Ｃｕ等の非磁性金属材料で形成され、光変調素子１の製造において、磁化自由層３を構成する材料と連続して成膜されることが好ましい。下地膜４３は、厚さが１ｎｍ未満であると連続した膜を形成し難く、一方、１０ｎｍを超えても密着膜としての効果がそれ以上には向上せず、また、厚くなるにしたがい入出射する光が吸収されるため、厚さ１〜１０ｎｍとすることが好ましい。

【0041】

（素子構造間絶縁層）
絶縁層６１およびその上に積層される絶縁層６２は、光変調素子１における、第１中間層２１／磁化固定層１１と第２中間層２２／磁化固定層１２との間（スピン注入磁化反転素子構造ＭＲ１，ＭＲ２間）を絶縁するために設けられる。絶縁層６１，６２は、前記の絶縁層６３，６４と同様に、例えばＳｉＯ₂等の公知の絶縁材料を適用することができる。ただし、磁化固定層１１，１２に極めて酸化し易いＲＥ−ＴＭ合金からなる層を含む場合は、このような層の端面（側面）に接触する絶縁層６２は、Ｓｉ窒化物等のＯ（酸素）を含有しない非酸化物を適用されることがより好ましい。

【0042】

ここで、絶縁層６１は、光変調素子１の製造において、後記するように絶縁層６２のエッチングにおけるエッチングストッパ膜とするために、絶縁層６２とは異なる絶縁材料で形成される。詳しくは、絶縁層６２は例えば反応性イオンエッチング（ＲＩＥ）のようなエッチング選択性の高い方法でエッチングされ易い材料で形成され、絶縁層６１は前記絶縁層６２のエッチングにおいてエッチングされ難い（エッチングレートが低い）材料で形成される。例えば、絶縁層６２がＳｉＯ₂であれば、絶縁層６１はＳｉ窒化物、ＭｇＯ、Ａｌ₂Ｏ₃が、絶縁層６２がＳｉ窒化物であれば、絶縁層６１はＭｇＯが適用され得る。特に、絶縁層６１はＭｇＯを適用されることが好ましい。

【0043】

また、絶縁層６１は、光変調素子１の製造において、後記するように、イオンミリングのような特にエッチング異方性の高い方法でエッチングされる。一般的にイオンミリング等の物理的エッチングは加工ダメージが大きいので、エッチング量が多いとエッチング面すなわち磁化自由層３上面が荒れて、光変調素子１の特性に影響する虞がある。そのため、絶縁層６１（適宜、エッチングストッパ膜６１と称する）は、絶縁層６２のエッチングストッパ膜として機能するように厚さ１ｎｍ以上が好ましく、エッチング量を抑えるために厚さ５ｎｍ以下が好ましく、３ｎｍ以下がより好ましい。

【0044】

〔第１実施形態：光変調素子の製造方法〕
本発明の第１実施形態に係る光変調素子の製造方法を、光変調素子が２次元配列された画素アレイ（図１参照）の製造にて、図６〜９を参照して説明する。なお、図７〜９においては、画素アレイ８０を、画素８の２個分の部分を拡大して示す。画素アレイ８０は、基板７１上に光変調素子１を形成した後、光変調素子１に接続する電極５１，５２を形成して製造される。

【0045】

本実施形態においては、光変調素子１は、基板７１上に磁化自由層３を構成する材料を成膜する磁化自由層成膜工程Ｓ２１（図６参照、以下同）、エッチングストッパ膜６１（第１の絶縁膜）および絶縁層６２（第２の絶縁膜）を順次成膜する絶縁膜成膜工程Ｓ３０と、第１中間層２１／磁化固定層１１および第２中間層２２／磁化固定層１２、ならびにこれらの間を埋める素子構造間絶縁層６１／６２を形成する磁化固定層形成工程Ｓ４０と、を行い、さらに磁化固定層１１，１２、中間層２１，２２、磁化自由層３を所望の形状に加工して形成される。以下、光変調素子１を形成するための各工程について説明する。

【0046】

（磁化自由層成膜工程、絶縁膜成膜工程）
基板７１上に、下地膜４３、磁化自由層３をそれぞれ構成する材料（以下、明細書および図面において、適宜、成形前においても各要素を同一の名称および符号で表す。）、エッチングストッパ膜（絶縁層）６１、および絶縁層６２を順次成膜して積層する（Ｓ２１，Ｓ３１，Ｓ３２）。下地膜４３は磁化自由層３の基板７１への密着性を付与し、エッチングストッパ膜６１は磁化自由層３に対する光変調素子１の製造時における一時的な保護膜としての役割も有するため、下地膜４３、磁化自由層３、エッチングストッパ膜６１は連続して成膜することが好ましい。絶縁層６１，６２の成膜は、連続であっても、例えば成膜装置を替えての非連続な作業であってもよく、それぞれの材料および膜厚に応じてスパッタリング法や蒸着のような公知の成膜方法を適用することができる。特に、エッチングストッパ膜６１は、膜厚が薄く、かつその厚さを高精度に制御されることが好ましいため、下地膜４３、磁化自由層３と共に、スパッタリング法による成膜が好適である。

【0047】

絶縁層６１，６２の合計の厚さ（素子構造間絶縁層６１／６２の厚さ）は、後続の磁化固定層形成工程Ｓ４０（Ｓ４４）にて成膜する第１中間層２１／磁化固定層１１／保護膜４１、第２中間層２２／磁化固定層１２／保護膜４２のそれぞれの成膜時の合計の厚さの厚い方以上とする。ただし、素子構造間絶縁層６１／６２（絶縁層６２）が過剰に厚いと、磁化固定層１１，１２等の成膜（Ｓ４４）において、カバレッジ不良を生じ易くなるため、好ましくない。

【0048】

（磁化固定層形成工程）
磁化固定層形成工程Ｓ４０は、磁化固定層１１，１２を１つずつ、その下の中間層２１，２２と共に形成する。本実施形態に係る製造方法において、磁化固定層１１，１２の形成順序は特に限定されず、ここでは、第１中間層２１／磁化固定層１１、第２中間層２２／磁化固定層１２の順に形成する。磁化固定層形成工程Ｓ４０においては、絶縁層６２上に第１磁化固定層１１を配置する領域を空けたレジストマスクＰＲ１を形成するマスク工程Ｓ４１と、このレジストマスクＰＲ１を空けた領域において、エッチングストッパ膜６１を残存させつつ絶縁層６２を除去する絶縁層エッチング工程（絶縁膜第１除去工程）Ｓ４２と、同領域におけるエッチングストッパ膜６１を除去するエッチングストッパ膜エッチング工程（絶縁膜第２除去工程）Ｓ４３と、第１中間層２１およびその上の第１磁化固定層１１を成膜する磁化固定層成膜工程Ｓ４４と、レジストマスクＰＲ１を除去するレジスト除去工程（リフトオフ工程）Ｓ４５と、を行う。そして、再び、工程Ｓ４１〜Ｓ４５を順に行う。この２回目の一連の工程においては、マスク工程Ｓ４１にて、第２磁化固定層１２を配置する領域を空けたレジストマスクＰＲ２を、残存する絶縁層６２上に形成し、磁化固定層成膜工程Ｓ４４にて、第２中間層２２および第２磁化固定層１２を成膜する。これらの工程について、さらに詳細に説明する。

【0049】

図７（ａ）に示すように、絶縁層６２上に、光変調素子１の第１磁化固定層１１を配置する領域を空けたレジストマスクＰＲ１を形成する（Ｓ４１）。ここで、図中に輪郭を太い二点鎖線で表された光変調素子１が示すように、レジストマスクＰＲ１は、第１磁化固定層１１を配置する領域を空けると共に、素子構造間絶縁層６１／６２および第２磁化固定層１２が配置される領域を覆うパターンに形成されればよく、ここでは光変調素子１，１間の一部も空けて形成される。また、画素アレイ８０において、光変調素子１は磁化固定層１１，１２がそれぞれＹ方向に連続して配置されるので、レジストマスクＰＲ１および後続の工程で形成するレジストマスクＰＲ２は、Ｙ方向（図７〜９における手前−奥方向）に連続して領域を空けたパターンに形成されてもよい。

【0050】

次に、エッチングにて絶縁層６２およびエッチングストッパ膜６１を除去して、第１中間層２１／磁化固定層１１を埋め込んで形成するための開口部を形成する。ここで、例えばイオンミリングで絶縁層６２，６１をエッチングすると、イオンミリング等の物理的エッチングはエッチング異方性が高い反面、一般的に加工ダメージが大きいので、被エッチング膜（絶縁層６１／６２）が厚い、すなわちエッチング量が多いために、その下の磁化自由層３への影響が生じる虞がある。具体的には、加工ダメージにより、また上面が荒れて表面粗さが大きくなることにより、磁化自由層３の磁気特性等が変化したり、さらには表面粗さの大きな磁化自由層３上に成膜して形成されることにより、第１中間層２１や第１磁化固定層１１への影響が生じる虞がある。また、イオンミリング等では、被エッチング膜がスパッタ粒子となって除去されるので、エッチング量が多いと、多量のスパッタ粒子がレジストマスクＰＲ１の側壁に沿って再付着する場合があり、その結果、バリとなってレジストマスクＰＲ１の除去後も残存する。

【0051】

一方、比較的加工ダメージの小さい、例えばＲＩＥで絶縁層６２，６１をエッチングすると、被エッチング膜（絶縁層６２，６１）の材料や条件等にもよるが、ＲＩＥはエッチング異方性が不完全であるため、エッチング面（底面、ＸＹ面）である磁化自由層３上面からの立ち上がり（エッジ）に丸みを帯びる場合がある。このような形状の絶縁層６１／６２の開口部に第１磁化固定層１１等が埋め込まれて形成されると、磁気特性にばらつきが生じる虞がある。

【0052】

そこで、まず、図７（ｂ）に示すように、絶縁層６２をエッチングにて除去する（Ｓ４２）。このとき、エッチングで形成された絶縁層６２の側面（エッチングストッパ膜６１上面からの立ち上がり）が、垂直または垂直により近い順テーパ状であることが好ましい。そのために、ＲＩＥのような選択性を有するエッチング方法を適用して、絶縁層６２がエッチング後の立ち上がりで残存して丸みを帯びること等のないように完全に除去しつつ、その下のエッチングストッパ膜６１がほとんどエッチングされないような、最も好ましくはまったく加工されないような条件に設定する。

【0053】

引き続いて、図７（ｃ）に示すように、イオンミリングのような異方性の高い方法で、エッチングストッパ膜６１を完全に除去して、磁化自由層３を露出させる（Ｓ４３）。このとき、磁化自由層３の表面を粗くしたり、レジストマスクＰＲ１のパターンで段差を形成しないように、エッチングストッパ膜６１と磁化自由層３の界面でエッチングを停止することが好ましい。

【0054】

図７（ｄ）に示すように、第１中間層２１、第１磁化固定層１１、および保護膜４１をそれぞれ構成する材料を連続して成膜する（Ｓ４４）。このように複数の材料を順次成膜し、かつそれぞれの膜の組成および厚さを高精度に制御するためには、磁化自由層３と同様にスパッタリング法による成膜が好適である。このとき、露出している磁化自由層３への密着性を高くするために、スパッタ装置にて、第１中間層２１を成膜する前に、Ａｒ，Ｋｒ等のキャリアガスのイオンやプラズマによるクリーニングを、磁化自由層３表面に行うことが好ましく、あるいはエッチングストッパ膜６１の除去（Ｓ４３）から連続して成膜することが好ましい。そして、レジストマスクＰＲ１をその上に成膜された材料と共に除去する（Ｓ４５）。これにより、図７（ｅ）に示すように、画素８（図示せず）毎に第１中間層２１／磁化固定層１１が形成され、その間を絶縁層６１，６２（絶縁層６１／６２）で埋められた状態となる。

【0055】

第１中間層２１および第１磁化固定層１１の形成と同様に、第２中間層２２および第２磁化固定層１２を形成する。図８（ａ）に示すように、絶縁層６２および保護膜４１の上に、第２磁化固定層１２を配置する領域を空けつつ素子構造間絶縁層６１／６２および第１磁化固定層１１が配置される領域を覆うレジストマスクＰＲ２を形成する（Ｓ４１）。なお、図８（ａ）には、光変調素子１（輪郭線）を、左側の１個のみ示す。そして、絶縁層６２、エッチングストッパ膜６１を順次エッチングして（Ｓ４２，Ｓ４３）、図８（ｂ）に示すように磁化自由層３を露出させる。図８（ｃ）に示すように、第２中間層２２、第２磁化固定層１２、および保護膜４２をそれぞれ形成する材料を連続して成膜し（Ｓ４４）、レジストマスクＰＲ２を除去する（Ｓ４５）。これにより、図８（ｄ）に示すように、全面に形成された磁化自由層３上に、画素８（図示せず）毎に、第１中間層２１／磁化固定層１１／保護膜４１、第２中間層２２／磁化固定層１２／保護膜４２が形成され、それらの間を絶縁層６１／６２で埋められた状態となる。

【0056】

（磁化自由層形成工程）
図８（ｅ）に示すように、保護膜４１，４２および絶縁層６２の上に、光変調素子１が配置される領域を覆うレジストマスクＰＲ３を形成する（Ｓ２２）。次に、図９（ａ）に示すように、イオンミリング等のエッチングにて保護膜４１，４２から下地膜４３までを加工して、１個ずつに完全に分離された光変調素子１が形成される（Ｓ２３）。次に、図９（ｂ）に示すように、光変調素子１の高さ（保護膜４１，４２の上面の高い方）まで絶縁材料を成膜し（Ｓ２４）、レジストマスクＰＲ３を除去する（Ｓ２５）。これにより、隣り合う光変調素子１，１間を埋める絶縁層６３が形成される。

【0057】

（電極形成工程）
電極形成工程Ｓ１２は、金属電極材料による２層の配線（Ｘ電極５１、Ｙ電極５２）、およびこれらを互いに絶縁する層間絶縁膜（絶縁層６４）を形成する公知の方法で行うことができる。一例として、光変調素子１および絶縁層６３の上に、第１電極（Ｘ電極）５１を配置する領域と、第２電極（Ｙ電極）５２の第２磁化固定層１２に接続する領域、すなわち光変調素子１の保護膜４１，４２を含む領域を空けたレジストマスクＰＲ４（図９（ｃ）参照）を形成する。図９（ｃ）に示すように、金属電極材料を成膜し、その後、レジストマスクＰＲ４を除去する。これにより、第１電極５１、および第２電極５２の第２磁化固定層１２との接続部分が形成される。次に、第１電極５１等の金属電極材料間、およびその上を被覆する絶縁材料（絶縁層６４）を成膜して、コンタクトホールを形成し、第２電極５２の配線層５２ｌ（図３参照）を形成して、画素アレイ８０が完成する。あるいは、絶縁材料（絶縁層６４）を第１電極５１等の厚さに成膜した上にレジストマスクＰＲ４を形成して、絶縁層６４をエッチングした跡に金属電極材料を埋め込んでもよい。

【0058】

（変形例）
前記の光変調素子の製造方法では、磁化固定層１１，１２の形成（磁化固定層形成工程Ｓ４０）後に、光変調素子１を構成するすべての膜（保護膜４１，４２〜下地膜４３）を一括に加工して（Ｓ２３）光変調素子１の平面視形状に成形したが、磁化固定層形成工程Ｓ４０の前に、磁化自由層３を成形することもできる。具体的には、基板７１上に、下地膜４３、磁化自由層３、エッチングストッパ膜６１を成膜、積層し（Ｓ２１，Ｓ３１）、次に、これらの積層膜をレジストマスクＰＲ３で光変調素子１の形状に成形する。図９（ｄ）に示すように、成形した磁化自由層３等の周囲にエッチングストッパ膜６１の上面の高さまでエッチングストッパ膜６１と同じ絶縁材料（６１ａ）を成膜する（Ｓ２４に相当）。レジストマスクＰＲ３を除去する（Ｓ２５に相当）と、上面全体にエッチングストッパ膜６１が形成された状態となるので、図９（ｅ）に示すようにその上に絶縁層６２を成膜する（Ｓ３２）。そして、前記と同様に第１中間層２１／磁化固定層１１、第２中間層２２／磁化固定層１２を形成する（磁化固定層形成工程Ｓ４０）と、光変調素子１が完成する。

【0059】

このような製造方法によると、光変調素子１，１間には、絶縁層６１ａ／６２の２層膜が形成される。なお、第１中間層２１／磁化固定層１１、第２中間層２２／磁化固定層１２は、磁化自由層３（光変調素子１）の外側へ張り出した平面視形状でよいが、光変調素子１の１個ずつで分離されるようにレジストマスクＰＲ１，ＰＲ２のパターンを形成する。また、磁化自由層３の加工後に成膜する絶縁材料（６１ａ）は、表層における少なくともエッチングストッパ膜６１の厚さ分のみをエッチングストッパ膜６１と同じ材料で形成した２層膜（多層膜）でもよい。また、第１中間層２１／磁化固定層１１、第２中間層２２／磁化固定層１２の形成と同様に、先に光変調素子１，１間（磁化自由層３，３間）の絶縁層６１ａを成形してから、磁化自由層３を成膜して埋め込んで形成してもよい（後記の第２実施形態参照）。

【0060】

以上のように、第１実施形態に係る光変調素子の製造方法によれば、並設デュアルピン構造のスピン注入磁化反転素子であって、１つの磁化自由層３上に、互いに異なる膜構造の第１中間層２１／磁化固定層１１、第２中間層２２／磁化固定層１２を備える光変調素子１を形成することができる。

【0061】

（空間光変調器の初期設定）
空間光変調器１０の画素アレイ８０においては、前記した通り、すべての画素８の光変調素子１は、第１磁化固定層１１が上向きに、第２磁化固定層１２が下向きに、それぞれ磁化が固定されている必要がある。磁化固定層１１，１２は電極５１，５２からの電流供給では磁化反転しないため、次の方法で空間光変調器１０の初期設定を行う。

【0062】

光変調素子１は、第１磁化固定層１１の保磁力Ｈcp₁よりも第２磁化固定層１２の保磁力Ｈcp₂が大きい（Ｈcp₁＜Ｈcp₂）。そこで、まず、画素アレイ８０に、Ｈcp₂よりも大きい外部磁界を印加して、すべての磁化固定層１１，１２の磁化を下向きにする。次に、Ｈcp₂よりも小さくかつＨcp₁よりも大きい外部磁界を印加して、第１磁化固定層１１の磁化を上向きにする。なお、この２段階の磁界印加は、完成した（製造後の）画素アレイ８０に限られず、画素アレイ８０（光変調素子１）の製造工程途中において磁化固定層１１，１２用の磁性膜材料を成膜した後以降であれば、どの段階であっても実施することができる。

【0063】

〔空間光変調器の画素の書込み方法〕
本発明の実施形態に係る空間光変調器の画素の書込み方法を説明する。まず、本発明に係る光変調素子の製造方法で製造される光変調素子の磁化反転の動作を、図４を参照して説明する。図４に示す光変調素子１において、第１磁化固定層１１は上向きに、第２磁化固定層１２は下向きに、それぞれ磁化が固定され、磁化自由層３は磁化が回転可能で上向きと下向きの両方を示し得る。

【0064】

（光変調素子の磁化反転動作）
光変調素子１の磁化反転の動作は、特許文献３に記載されたものと同様である。磁化自由層３の磁化を、図４（ａ）に示す下向きから図４（ｂ）に示す上向きに反転させるためには、図４（ｃ）に示すように、電源９５から電流−Ｉ_Wを供給して、第１磁化固定層１１に接続した第１電極５１を「−」に、第２磁化固定層１２に接続した第２電極５２を「＋」にして、第１磁化固定層１１の側から電子を注入する。すると、第１磁化固定層１１で当該第１磁化固定層１１の磁化と逆方向の下向きのスピンを持つ電子ｄ_Dが弁別されて、第１電極５１からは上向きのスピンを持つ電子ｄ_Uが偏って第１磁化固定層１１に注入され、さらに第１中間層２１を介して磁化自由層３に注入される。磁化自由層３においては、電子ｄ_Uの上向きスピンによるスピントルクが作用することによって当該磁化自由層３の内部電子のスピンが反転し、第１磁化固定層１１の直下の領域から磁化が上向きへ反転する。さらに、磁化自由層３に注入された電子ｄ_Uは、磁化が逆方向の第２磁化固定層１２で弁別されるために磁化自由層３に留まり易く、その結果、図４（ｂ）に示すように、磁化自由層３は、磁化固定層１１，１２が積層された領域だけでなく、これら２つの領域に挟まれた領域も含めて、すなわち全体が、第１磁化固定層１１の磁化方向と同じ上向きの磁化を示す状態に変化（磁化反転）する。

【0065】

反対に、磁化自由層３の磁化を、図４（ｂ）に示す上向きから図４（ａ）に示す下向きに反転させるためには、前記の図４（ｃ）に示す動作とは反対に、図４（ｄ）に示すように、電源９５から電流＋Ｉ_Wを供給して、第１電極５１を「＋」に、第２電極５２を「−」にして、第２磁化固定層１２の側から電子を注入する。すると、磁化自由層３には下向きのスピンを持つ電子ｄ_Dが偏って注入され、電子ｄ_Dの下向きスピンによるスピントルクが作用することによって当該磁化自由層３の内部電子のスピンが反転し、第２磁化固定層１２の直下の領域から全体に磁化が下向きへと反転（磁化反転）する。

【0066】

このように、デュアルピン構造のスピン注入磁化反転素子である光変調素子１は、２つの磁化固定層１１，１２が互いに反対方向の磁化に固定されていることで、磁化固定層１１，１２のそれぞれに一対の電極５１，５２を接続して電流−Ｉ_Wまたは＋Ｉ_Wを供給して、磁化自由層３の全体の磁化方向を変化させる（磁化反転させる）ことができる。すなわち光変調素子１は、通常の（シングルピン構造の）スピン注入磁化反転素子と同様に、一対の電極で磁化反転させることができる。

【0067】

磁化反転動作のために光変調素子１に供給する電流−Ｉ_W，＋Ｉ_Wは、大きさ（絶対値）が、磁化自由層３を磁化反転させる電流（磁化反転電流Ｉ_STSと称する）以上であればよい。この磁化反転電流Ｉ_STSは、電流密度が、光変調素子１の２つのスピン注入磁化反転素子構造ＭＲ１，ＭＲ２のそれぞれの磁化反転電流密度Ｊ１_STS，Ｊ２_STSの高い方であり、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の面積、各層１１，１２，２１，２２，３の構造（材料や厚さ等）によって決定される。なお、磁化反転電流密度Ｊ１_STS，Ｊ２_STSの差が大き過ぎると、例えばＪ２_STS＜＜Ｊ１_STSの場合、電流密度Ｊ１_STS以上の電流が少なくとも＋Ｉ_Wとして光変調素子１に供給されたときに、第２素子構造ＭＲ２に過剰な電流が流れることになり、第２中間層２２が破壊される虞がある。したがって、光変調素子１は、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２のそれぞれの磁化反転電流密度Ｊ１_STS，Ｊ２_STSの差が１００倍以内になるように設計されることが好ましい。

【0068】

光変調素子１は、磁化自由層３の磁化方向が上または下に一様であるときに電流の供給が停止されても、磁化自由層３の保磁力Ｈcfにより磁化方向が維持される。したがって、光変調素子１の駆動電流として、パルス電流のように磁化方向を反転させる電流値（≧Ｉ_STS）に一時的に到達する電流を用いることができる。なお、詳しくは後記するが、図４（ａ）、（ｂ）において光変調素子１に副電源９６から供給されている電流Ｉ_TSTは、電流密度が十分に小さく、磁化自由層３の磁化方向を変化させるものではない。

【0069】

（空間光変調器の動作）
空間光変調器１０において、所望の画素８への書込みすなわち光変調素子１の磁化反転の方法は、従来のスピン注入磁化反転素子を光変調素子とした空間光変調器（特許文献１参照）と同様である。詳しくは、図１および図５に示す画素選択部９４（図５において、９４の丸数字で表す）が、例えば図示しない外部からの信号に基づいて、画素アレイ８０の特定の１つ以上の画素８を選択し、さらにこの画素８の表示（明／暗）を選択する。画素選択部９４は、選択した画素８の画素アレイ８０におけるＸ，Ｙ座標に基づいて電極選択部９１，９２に電極５１，５２を選択させ、Ｘ電極選択部９１は選択されたＸ電極５１に、Ｙ電極選択部９２は選択されたＹ電極５２に、電源９５を接続する。電源９５は、画素選択部９４が選択した表示（明／暗）に基づく正または負の電流（＋Ｉ_W／−Ｉ_W）を、接続された電極５１，５２を経由して光変調素子１に供給する。電源９５は、光変調素子１を磁化反転させるために適正な電圧・電流を供給する電源で、直流パルス電流を正負反転可能に供給することができる。この光変調素子１に所定の大きさのパルス電流が選択された向きに供給されて、磁化自由層３の磁化を所望の方向とし、この光変調素子１（画素８）に入射した光を選択的に所望の偏光の向きに変調して出射することができる（後記の空間光変調器の光変調動作（図２参照）にて、詳細に説明する）。

【0070】

〔空間光変調器の画素の書込みエラー検出方法〕
本発明の実施形態に係る空間光変調器の、画素の書込みエラー検出方法を説明する。まず、本発明に係る光変調素子の製造方法で製造される光変調素子の磁化反転動作に伴う抵抗の変化を、図４を参照して説明する。

【0071】

（光変調素子の抵抗変化）
図４（ａ）に示す光変調素子１は、磁化自由層３の磁化方向が下向きで、第１磁化固定層１１の磁化方向と反平行であり、この状態を第１素子構造ＭＲ１の磁化が反平行（ＡＰ）であると称する。第１素子構造ＭＲ１の、この磁化が反平行な状態における抵抗をＲ１_APと表す。図４（ａ）に示す光変調素子１は同時に、磁化自由層３が第２磁化固定層１２と磁化方向が平行であり、この状態を第２素子構造ＭＲ２の磁化が平行（Ｐ）であると称する。第２素子構造ＭＲ２の、この磁化が平行な状態における抵抗をＲ２_Pと表す。そして、光変調素子１に接続された電極５１，５２間で測定される抵抗、すなわち光変調素子１の全体の抵抗Ｒ_Dは、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の各抵抗の和であるので、下式（１）で表される。
Ｒ_D＝Ｒ１_AP＋Ｒ２_P ・・・（１）

【0072】

一方、図４（ｂ）に示す光変調素子１は、磁化自由層３の磁化方向が上向きで、第１磁化固定層１１の磁化方向と平行であり、この磁化が平行（Ｐ）な状態における第１素子構造ＭＲ１の抵抗をＲ１_Pと表す。同時に、光変調素子１は、磁化自由層３が第２磁化固定層１２と磁化方向が反平行であり、この磁化が反平行（ＡＰ）な状態における第２素子構造ＭＲ２の抵抗をＲ２_APと表す。そして、この光変調素子１の全体の抵抗Ｒ_Uは、下式（２）で表される。
Ｒ_U＝Ｒ１_P＋Ｒ２_AP ・・・（２）

【0073】

スピン注入磁化反転素子は、磁化が反平行の方が平行よりも抵抗が大きい。磁化反転に伴うスピン注入磁化反転素子構造ＭＲ１，ＭＲ２のそれぞれの抵抗の変化量を、ΔＲ１，ΔＲ２（＞０）と表すと、下式（３）、（４）より、光変調素子１の抵抗Ｒ_D，Ｒ_Uは、下式（５）、（６）に変換される。これにより、光変調素子１の磁化反転による抵抗の変化量ΔＲ（＝|Ｒ_D−Ｒ_U|）は、下式（７）で表されるように、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の各抵抗の変化量ΔＲ１，ΔＲ２の差となる。
ΔＲ１＝Ｒ１_AP−Ｒ１_P ・・・（３）
ΔＲ２＝Ｒ２_AP−Ｒ２_P ・・・（４）
Ｒ_D＝Ｒ１_P＋ΔＲ１＋Ｒ２_P ・・・（５）
Ｒ_U＝Ｒ１_P＋Ｒ２_P＋ΔＲ２ ・・・（６）
ΔＲ＝|ΔＲ１−ΔＲ２| ・・・（７）

【0074】

本実施形態に係る光変調素子１において、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２は、それぞれの磁化固定層１１，１２や中間層２１，２２の構造が異なり、特に中間層２１，２２の各抵抗に差があるために、抵抗の変化量ΔＲ１，ΔＲ２に差が生じる。さらに、スピン注入磁化反転素子は、一般的に、ＣＰＰ−ＧＭＲ素子よりもＴＭＲ素子の方が、磁気抵抗比（ＭＲ比、抵抗変化率）が数倍〜数十倍と大きい。すなわち、第１中間層２１が非磁性金属または半導体、第２中間層２２が絶縁体からなるので、ＣＰＰ−ＧＭＲ素子である第１素子構造ＭＲ１の磁気抵抗比（ΔＲ１／Ｒ１_P）よりも、ＴＭＲ素子である第２素子構造ＭＲ２の磁気抵抗比（ΔＲ２／Ｒ２_P）が著しく大きくなる。したがって、光変調素子１は、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２が同じ平面視形状であっても各抵抗の変化量に十分な差がある（ΔＲ１＜＜ΔＲ２）ので、ΔＲ＝ΔＲ２−ΔＲ１＞＞０（Ｒ_U＞＞Ｒ_D）となり、磁化反転に伴い抵抗が大きく変化する。

【0075】

（空間光変調器の画素の書込みエラーの検出方法）
このように、光変調素子１は磁化反転に伴い抵抗が変化することから、本発明の実施形態に係る空間光変調器１０を等価回路図で表すと、図５に示すように（画素アレイは２行×２列の画素のみを示す）、光変調素子１が１個の磁気抵抗効果素子として表され、第１電極（Ｘ電極）５１がビット線、第２電極（Ｙ電極）５２がワード線となり、画素アレイ８０はクロスポイント型のＭＲＡＭと同じ回路構造であるといえる。したがって、本発明に係る空間光変調器は、所望の画素についてＭＲＡＭと同様の読出し動作を行って、光変調素子の磁化反転動作（図４（ｃ）、（ｄ）参照）が正常になされたかを検査することができる。

【0076】

図４（ａ）に示すように、磁化自由層３が下向きの磁化を示している光変調素子１は、抵抗の値が前記式（１）に示すＲ_Dであるので、副電源９６から電極５１，５２を経由して電流Ｉ_TSTを供給されているとき、副電源９６と並列に電極５１，５２に接続された電圧計で計測される電圧の値Ｖ_D＝Ｉ_TST・Ｒ_Dとなる。反対に、図４（ｂ）に示すように、磁化自由層３が上向きの磁化を示している光変調素子１は、抵抗の値が前記式（２）に示すＲ_Uであるので、電圧の値Ｖ_U＝Ｉ_TST・Ｒ_Uとなる。前記した通り、光変調素子１は、磁化自由層３が上向きの磁化を示しているときの方が抵抗が高く、Ｒ_D＜Ｒ_Uであり、したがってＶ_D＜Ｖ_Uとなる。すなわち、一定の電流を供給する副電源９６と並列に接続された電圧計で計測した電圧の値から、光変調素子１の磁化自由層３の磁化が上向きか下向きかを検知することができる。例えば、電圧Ｖ_D，Ｖ_Uのそれぞれの許容範囲における限界値として、閾値Ｖref_L，Ｖref_H（Ｖ_D≦Ｖref_L＜Ｖref_H≦Ｖ_U）を設定する。計測した電圧の値がＶref_H以上であれば磁化自由層３の磁化は上向きであり、Ｖref_L以下であれば磁化自由層３の磁化は下向きであると検知することができる。特に、光変調素子１は、前記した通り、第２中間層２２が絶縁体からなるため、磁化反転による抵抗の変化量ΔＲが大きい（Ｒ_D＜＜Ｒ_U）。したがって、光変調素子１は、磁化反転により変化する電圧Ｖ_D，Ｖ_Uの差が大きく、閾値Ｖref_L，Ｖref_Hによる磁化自由層３の磁化方向の検知が容易かつ正確となる。

【0077】

なお、副電源９６が光変調素子１へ供給する電流（抵抗測定用電流）Ｉ_TSTは、磁化自由層３の磁化方向を変化させない、すなわち光変調素子１の磁化反転電流Ｉ_STSよりも小さく、詳しくは、電流密度が、光変調素子１の２つのスピン注入磁化反転素子構造ＭＲ１，ＭＲ２の磁化反転電流密度Ｊ１_STS，Ｊ２_STSの低い方よりも低い。また、図４（ａ）、（ｂ）においては、抵抗測定用電流Ｉ_TSTを、第２電極５２を「＋」にして供給しているが、電流の向きは問わず、また、光変調素子１の磁化反転動作のための電流−Ｉ_W，＋Ｉ_Wと異なり電流の向きは一方向でよい。

【0078】

空間光変調器１０は、選択した画素８について、光変調素子１へ副電源９６から電流Ｉ_TSTを供給し、電圧を閾値Ｖref_L，Ｖref_Hと比較して、当該光変調素子１の磁化自由層３の磁化方向を検知し、光変調素子１の磁化自由層３の磁化方向を上向き、下向きのいずれにするかという画素選択部９４による磁化反転動作の選択方向と照合することにより、磁化反転動作（書込み）が正常に行われたかを検査することができる。ここでは、選択された画素８の光変調素子１に対して磁化反転動作を行った直後に、当該画素８に対して書込みエラーの検出を行うものとして説明する。

【0079】

光変調素子１は、電源９５が画素選択部９４からの命令により電流＋Ｉ_Wを供給することで、磁化自由層３が下向きの磁化を示している（図４（ｄ）→図４（ａ））。ここで、画素選択部９４は、光変調素子１の磁化反転動作のための電源９５への電流供給指示の際に、磁化自由層３の磁化を下向きにすることを判定部９７に通知している（図１参照）。そして、電源９５からの電流＋Ｉ_Wの供給後（供給停止後）に、画素選択部９４からの命令により、この光変調素子１の電極５１，５２への電流の供給源を電源９５から副電源９６に切り替えて接続し、図４（ａ）に示すように、副電源９６から抵抗測定用電流Ｉ_TSTを供給する。

【0080】

判定部９７は、画素選択部９４から入力された磁化反転動作の選択方向：下向きに基づき、予め、電圧比較器９７ａが比較の基準とする参照電位（閾値）をＶref_Lに設定し、さらに、検査部９７ｂがこの閾値Ｖref_L以下であれば合格（ＰＡＳＳ）であると判定するように設定する。そして、副電源９６による抵抗測定用電流Ｉ_TSTの供給開始に合わせて、判定部９７において、電圧比較器９７ａが電極５１，５２間の電圧を閾値Ｖref_Lと比較して、Ｖref_L以下であるか否かの結果を検査部９７ｂへ出力する。電極５１，５２間の電圧の値がＶref_L以下であれば、図４（ａ）に示す通り、磁化自由層３の磁化は下向きであり、光変調素子１の磁化反転動作が正常に行われたことがわかる。一方、電圧の値がＶref_L超である場合、光変調素子１の磁化反転動作が適切になされていない（ＦＡＩＬ）、すなわち書込みエラーであることがわかる。

【0081】

反対に、図４（ｃ）→図４（ｂ）に示すように電源９５から電流−Ｉ_Wを供給して磁化自由層３の磁化を上向きにした場合も、同様に接続を切り替えて、図４（ｂ）に示すように副電源９６から抵抗測定用電流Ｉ_TSTを供給する。このとき、判定部９７は、画素選択部９４から入力された磁化反転動作の選択方向：上向きに基づき、予め、参照電位（閾値）をＶref_Hに設定し、検査部９７ｂがこの閾値Ｖref_H以上であれば合格（ＰＡＳＳ）であると判定するように設定する。電圧比較器９７ａが電極５１，５２間の電圧の値を閾値Ｖref_Hと比較した結果、電圧の値がＶref_H以上であれば、図４（ｂ）に示す通り、磁化自由層３の磁化は上向きであり、光変調素子１の磁化反転動作が正常に行われたことがわかる。一方、電圧の値がＶref_H未満である場合、光変調素子１の磁化反転動作が適切になされていない（ＦＡＩＬ）、すなわち書込みエラーであることがわかる。

【0082】

そして、判定部９７の検査部９７ｂは、光変調素子１の磁化反転動作が正常に行われたと判定した場合は、画素選択部９４に次の動作、すなわち別の画素８の選択および書込み、または同じ画素８への次の書込みに移行するように命令する。反対に、検査部９７ｂは、書込みエラーを検出した場合は、画素選択部９４に同じ画素８に対する先の磁化反転動作を再び実行するように命令する（図１参照）。このように、判定部９７による判定を行いながら、画素選択部９４による磁化反転動作（書込み）を行うことで、空間光変調器１０は、画素アレイ８０のすべての画素８で正確に表示することができる。電圧比較器９７ａはＭＲＡＭにおける公知の読出し回路を、検査部９７ｂは演算処理を行ういわゆるＣＰＵを、それぞれ適用することができる。なお、閾値Ｖref_L，Ｖref_Hの設定、および判定部９７の検査部９７ｂによる判定方法や画素選択部９４への命令等を行うためのプログラムは、例えば電流制御部９０に内蔵された記憶装置（図示省略）に予め記憶すればよい。

【0083】

（書込みエラー検出方法の別の実施形態）
光変調素子１の磁化自由層３の磁化方向を検知するための電圧の閾値は、Ｖref_L＝Ｖref_Hとして１値（Ｖref）のみを設定してもよい（Ｖ_D＜Ｖref＜Ｖ_U）。すなわち、判定部９７は、電極５１，５２間の電圧の値が閾値Ｖrefよりも大きいか小さいかにより、磁化自由層３の磁化が下向きか上向きかを検知する。詳しくは、電圧比較器９７ａが比較の基準とする参照電位（閾値）はＶrefに固定され、判定部９７は、画素選択部９４から入力された磁化反転動作の選択方向に基づき、検査部９７ｂがこの閾値Ｖrefよりも大きい場合と小さい場合とのいずれを合格（ＰＡＳＳ）とするかを設定すればよい。また、電圧の閾値として、電圧Ｖ_D，Ｖ_Uのそれぞれの限界値の一方のみ、すなわち電圧Ｖ_Dの上限値Ｖref_Lと電圧Ｖ_Uの下限値Ｖref_Hではなく、電圧Ｖ_D，Ｖ_Uのそれぞれの許容範囲の下限値および上限値の計４値を設定して、より厳密に判定を行ってもよい。

【0084】

また、前記した方法では、画素選択部９４が画素８を選択して書込み（光変調素子１の磁化反転動作）を行う度に、判定部９７が当該画素８に対して書込みエラー検出を行うという動作を繰り返すが、これに限られない。例えば、画素アレイ８０のすべての画素８への書込みを完了したら、これらすべての画素８に対して順番に書込みエラー検出をすることもできる。

【0085】

また、２以上の画素８を同時に選択して、それぞれの光変調素子１に対して同一の磁化反転動作を行った場合に、これらの画素８について一括して書込みエラー検出を行ってもよい。同時に選択された２以上の画素８の光変調素子１は副電源９６に並列に接続されているので、合成抵抗に基づいた電圧の閾値を予め設定または判定部９７が算出することができ、１個の光変調素子１の場合と同様の方法で書込みエラー検出を行うことができる。この場合、判定部９７は、選択された画素８のすべての光変調素子１について磁化反転動作が正常に行われたか、１以上のいずれかの光変調素子１について書込みエラーであるか、のどちらかであることを判定することができる。

【0086】

〔空間光変調器の光変調動作〕
本発明に係る空間光変調器の光変調動作を、図２を参照して、この空間光変調器を用いた表示装置にて説明する。表示装置は、前記した従来のスピン注入磁化反転素子を光変調素子としたもの（特許文献１参照）と同様の構成とすればよい。本実施形態に係る空間光変調器１０は反射型であり、また、その光変調部となる光変調素子１の磁化自由層３は、透明な基板７１上に設けられ、また垂直磁気異方性材料からなり磁化方向が上向きまたは下向きを示すため、表示装置は以下の構成とすることが好ましい。空間光変調器１０の画素アレイ８０の下方には、画素アレイ８０に向けて光（レーザー光）を照射する光源等を備える光学系ＯＰＳと、光学系ＯＰＳから照射された光を画素アレイ８０に入射する前に１つの偏光成分の光（以下、入射光）にする偏光子（偏光フィルタ）ＰＦｉと、この下方から画素アレイ８０に入射した入射光が画素アレイ８０で反射して出射した出射光から特定の偏光成分の光を遮光する偏光子（偏光フィルタ）ＰＦｏと、偏光子ＰＦｏを透過した光を検出する検出器ＰＤとが配置される。

【0087】

光学系ＯＰＳは、例えばレーザー光源、およびこれに光学的に接続されてレーザー光を画素アレイ８０の全面に照射する大きさに拡大するビーム拡大器、さらに拡大されたレーザー光を平行光にするレンズで構成される（図示省略）。光学系ＯＰＳから照射された光（レーザー光）は様々な偏光成分を含んでいるため、この光を画素アレイ８０の手前の偏光子ＰＦｉを透過させて、１つの偏光成分の光にする。偏光子ＰＦｉ，ＰＦｏはそれぞれ偏光板等であり、検出器ＰＤはスクリーン等の画像表示手段である。

【0088】

光学系ＯＰＳは、平行光としたレーザー光を、画素アレイ８０へ照射する。ここで、光変調素子１の磁化自由層３の磁気光学効果は、光の入射角が磁化自由層３の磁化方向に平行に近いほど大きい。したがって、入射角は膜面に垂直すなわち０°とすることが光変調度を最大とする上で望ましいが、このようにすると、出射光の光路が入射光の光路と一致する。そこで、入射角を少し傾斜させて、偏光子ＰＦｏおよび検出器ＰＤ、光学系ＯＰＳおよび偏光子ＰＦｉが、それぞれ入射光および出射光の光路を遮らない配置となるようにする。具体的には、入射光の入射角は３０°以下とすることが好ましい。レーザー光は偏光子ＰＦｉを透過して１つの偏光成分の入射光となり、画素アレイ８０の下方からすべての画素８に向けて入射する。入射光は、基板７１を透過してそれぞれの画素８の光変調素子１で反射して、当該画素８から出射光として出射し、再び基板７１を透過する。

【0089】

出射光は偏光子ＰＦｏによって特定の１つの偏光成分の光、ここでは入射光に対して＋θk旋光した光が遮光され、偏光子ＰＦｏを透過した光が検出器ＰＤに入射する。したがって、光変調素子１の磁化自由層３の磁化方向が上向きである画素８からの出射光は偏光子ＰＦｏで遮光されるため、この画素８は暗く（黒く）、検出器ＰＤに表示される。一方、入射光に対して−θk旋光した光すなわち光変調素子１の磁化自由層３の磁化方向が下向きである画素８からの出射光は、偏光子ＰＦｏを透過して検出器ＰＤに到達するため、この画素８は明るく（白く）検出器ＰＤに表示される。

【0090】

このように、本実施形態に係る空間光変調器１０は、画素８毎に明／暗（白／黒）を切り分けられ、各画素８に供給する電流の向き（＋Ｉ_W／−Ｉ_W）を切り換えれば明／暗が切り換わる。なお、空間光変調器１０の初期状態としては、例えば全体が白く表示されるように、すべての画素８の光変調素子１の磁化自由層３の磁化方向が下向きにするべく、電源９５からすべての画素８に電流＋Ｉ_Wを供給すればよい（図４（ｄ）、（ａ）参照）。

【0091】

以上のように、本発明の一実施形態に係る空間光変調器によれば、画素に並設デュアルピン構造のスピン注入磁化反転素子を備えて、従来のスピン注入磁化反転素子を光変調素子とした空間光変調器と同様に、駆動用配線を用いて画素の書込みエラー検出が可能となる。

【0092】

（光変調素子の変形例）
光変調素子１は、中間層２１，２２が同一の構造（材料、厚さ）であってもよい。空間光変調器において画素の書込みエラー検出を行わない場合は、光変調素子１（電極５１，５２間）の抵抗が磁化反転により変化しなくてもよい。また、例えば中間層２１，２２が共に障壁層、特にＭｇＯで形成される場合に、磁化固定層１１，１２の一方のみ、ここでは第２磁化固定層１２が、最下層すなわち中間層２２との界面に、遷移金属またはその合金からなる薄膜を積層して備えることで、第２素子構造ＭＲ２のＭＲ比を向上させて、第１素子構造ＭＲ１との差を設けることができる。この遷移金属膜は、Ｃｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｂ，Ｎｉ−Ｆｅ，Ｃｏ−Ｆｅ−Ｓｉが適用され、厚さが０．１〜１ｎｍの範囲とすることが好ましい。

【0093】

光変調素子１は、磁化固定層１１，１２が、互いに反対方向の磁化に固定されるために、一方に交換結合膜を備えた異なる積層構造に形成されてもよい。磁化固定層１１，１２の共通の磁性材料として、例えば垂直磁気異方性が強く、かつ保磁力の大きいＴｂ−Ｆｅ−Ｃｏを備え、いずれか一方、ここでは第１磁化固定層１１が、Ｔｂ−Ｆｅ−Ｃｏ層の下（第１中間層２１の側）に、Ｃｏ−Ｆｅ／Ｒｕ／Ｃｏ−Ｆｅを積層した４層構造とする。原子数個分に相当する１ｎｍ未満の膜厚のＲｕ膜は、交換結合膜として、その上下のＣｏ−Ｆｅ，Ｃｏ等の磁性膜を互いに反対方向の磁化とする。Ｔｂ−Ｆｅ−Ｃｏ層を直接に積層される上側のＣｏ−Ｆｅ膜は、Ｔｂ−Ｆｅ−Ｃｏ層と一体の磁性体として動作するため、印加された外部磁界の磁化方向に固定され、Ｒｕ膜を挟んだ下側の、すなわち第１中間層２１の側に設けられたＣｏ−Ｆｅ膜は、印加磁界とは反対方向の磁化となって固定される。他方の第２磁化固定層１２は、Ｔｂ−Ｆｅ−Ｃｏ単層でもよいし、その下（第２中間層２２の側）にＣｏ−Ｆｅ膜を積層した２層構造としてもよい。Ｃｏ−Ｆｅ膜またはＣｏ膜は、１層あたりで１〜数ｎｍの厚さが好ましく、Ｒｕ膜を挟んで下側（中間層の側）の膜を上側の膜の厚さ以下とする。また、Ｃｏ−Ｆｅ，Ｃｏ等は、本来が面内磁気異方性であるため、Ｔｂ−Ｆｅ−Ｃｏ層に追随して垂直磁気異方性を示す厚さに抑える。

【0094】

このように磁化固定層１１，１２の一方が交換結合した磁性膜を備えた多層構造である光変調素子１を画素８に備える空間光変調器は、磁化固定層１１，１２のすべての保磁力（Ｈcp₁，Ｈcp₂）を超える外部磁界を印加しながら、真空中で２００℃程度の熱処理をすることにより、前記磁界印加の１回（１段階）で光変調素子１の初期設定を行うことができる。

【0095】

〔第２実施形態：光変調素子〕
イオンミリングのような物理的エッチングによる加工では、被エッチング膜やその下地が２００℃程度あるいはさらにそれよりも高温になる場合があるため、本発明の第１実施形態に係る光変調素子の製造方法では、エッチングストッパ膜を直に積層される磁化自由層にはＧｄ−Ｆｅ等の耐熱性に劣る材料は不適である。ここで、第１実施形態で説明したエッチングストッパ膜には、ＭｇＯ，Ａｌ₂Ｏ₃のようなＴＭＲ素子の中間層（障壁層）の材料が適用され得る。また、光変調素子は、２つのスピン注入磁化反転素子構造が共にＴＭＲ素子であってもよく、さらにそれぞれの障壁層が同一の構造であってもよい。そして、絶縁体からなる同一構造の２つの障壁層は、分離せずに一体に形成されてもよく、すなわち、磁化自由層上の全体に障壁層が形成されてよい。このような障壁層をエッチングストッパ膜とすることができ、これにより、磁化自由層上に直接に積層された絶縁膜（障壁層）を除去する必要がないので、磁化自由層の材料の耐熱性による制約がない。

【0096】

以下、図１０〜１２を参照して、第２実施形態に係る光変調素子の製造方法、およびこの製造方法にて製造される光変調素子（以下、適宜、第２実施形態に係る光変調素子と称する）について説明する。本実施形態に係る製造方法および光変調素子については、第１実施形態（図１〜９参照）と同一の要素については同じ符号を付し、説明を省略する。

【0097】

光変調素子１Ａ（図１２（ｅ）参照）は、磁化自由層３の上面全体に１つの中間層（障壁層）２Ａが積層されて、磁化固定層１１，１２のみが分離していること以外は、図３に示す光変調素子１と同様の積層構造である。すなわち、光変調素子１Ａは、２つのスピン注入磁化反転素子（ＴＭＲ素子）を、磁化自由層および障壁層を共有して接続した構造であり、第１磁化固定層１１、障壁層２Ａ、磁化自由層３からなる第１素子構造ＭＲ１と、第２磁化固定層１２、障壁層２Ａ、磁化自由層３からなる第２素子構造ＭＲ２を備えるといえる。そして、光変調素子１Ａは、このような構成であるので、光変調素子１と同様に、図４（ｃ）、（ｄ）に示すように、電極５１，５２から電流を供給されて磁化自由層３の磁化が反転する。したがって、光変調素子１Ａは、その平面視形状および面積が、第１実施形態にて光変調素子１について説明した通りである。ここでは、光変調素子１Ａは、磁化自由層３／障壁層２Ａの平面視形状が当該光変調素子１Ａよりも大きく、詳しくは磁化固定層１１，１２およびその間の領域の外側に拡張して形成されている。

【0098】

また、光変調素子１Ａは、障壁層２Ａ上の磁化固定層１１，１２間に絶縁層６２が形成され、言い換えると、磁化自由層３の上の、障壁層２Ａ／第１磁化固定層１１と障壁層２Ａ／第２磁化固定層１２との間に、素子構造間絶縁層２Ａ／６２が形成されている。以下、光変調素子を構成する各要素について説明する。

【0099】

磁化固定層１１，１２、磁化自由層３、保護膜４１，４２、下地膜４３は、それぞれ第１実施形態に係る光変調素子１と同様の構造とする。ただし、本実施形態では、磁化自由層３にＲＥ−ＴＭ合金を適用することができる。また、第１実施形態と同様に磁化固定層１１，１２を同じ厚さで示しているため、上面（保護膜４１，４２の上面）の高さ位置が揃っているが、磁化固定層１１，１２を互いに異なる厚さとして、第１実施形態に係る光変調素子１のように上面の高さ位置が異なる構造としてもよい。

【0100】

障壁層２Ａは、第１実施形態におけるエッチングストッパ膜６１としても作用させるため、光変調素子１の第２中間層２２に挙げた絶縁体のうち、ＭｇＯ，Ａｌ₂Ｏ₃が適用され、また、厚さを１ｎｍ以上とすることが好ましい。また、絶縁層６２は、障壁層２Ａに対して当該絶縁層６２のエッチング選択性が高い材料が好ましい。

【0101】

障壁層２ＡがＭｇＯからなる場合には、磁化自由層３、磁化固定層１１，１２は、それぞれ障壁層２Ａとの界面にＣｏ−Ｆｅ等の遷移金属膜を積層してもよい。このような構成とすることで、光変調素子１は、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の反転電流密度Ｊ１_STS，Ｊ２_STSを低くして、磁化反転電流Ｉ_STSを小さくすることができる。さらに、光変調素子１Ａは、第１磁化固定層１１および第２磁化固定層１２のいずれか一方にのみ遷移金属膜を設けることにより、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２のＭＲ比に差を設けて磁化反転に伴い抵抗が変化する。このような光変調素子１Ａは、第１実施形態に係る光変調素子１と同様に、書込みエラー検出を行う空間光変調器の画素に適用され得る（図１、図５参照）。

【0102】

磁化自由層３は、光変調素子１Ａよりも大きな平面視形状に形成されているが、これは、後記の製造方法にて説明するように、当該磁化自由層３に積層された障壁層２Ａがエッチングストッパ膜として、磁化固定層１１，１２とその間の領域よりも広く設けられる必要があるためである。このような磁化自由層３は、スピン注入磁化反転素子構造ＭＲ１，ＭＲ２の磁化自由層として有効な、すなわち障壁層２Ａを挟んで磁化固定層１１，１２が積層された２つの領域とこれらの領域に挟まれた領域が磁化反転する。言い換えると、磁化自由層３は、光変調素子１Ａに対して外側へ拡張して形成されても、光変調素子１Ａの動作に影響はなく、画素アレイ８０（図１参照）において隣り合う光変調素子１Ａ，１Ａ同士が短絡しなければよい。

【0103】

本実施形態に係る光変調素子１Ａは、図１および図２に示す空間光変調器１０の画素８に用いられる。このような空間光変調器１０は、第１実施形態に係る光変調素子１を用いたものと同様に、画素の書込みおよび光変調動作をすることができ、さらに、前記したように磁化固定層１１，１２の一方に遷移金属膜を積層することで、画素の書込みのエラー検出をすることができる。

【0104】

〔第２実施形態：光変調素子の製造方法〕
本発明の第２実施形態に係る光変調素子の製造方法を、第１実施形態と同様に、光変調素子が２次元配列された画素アレイ（図１参照）の製造にて説明する。図１０に示すように、本実施形態では、エッチングストッパ膜６１に代えて障壁層２Ａを磁化自由層３に連続して成膜し（Ｓ２１，Ｓ３１Ａ）、磁化固定層形成工程Ｓ４０Ａにおいては、エッチングストッパ膜エッチング工程Ｓ４３（図６参照）を行わず、また磁化固定層１１，１２およびその上の保護膜４１，４２のみを成膜する（Ｓ４４Ａ）。さらに、磁化固定層形成工程Ｓ４０Ａの前に、磁化自由層３およびその上の障壁層２Ａを光変調素子１Ａの完成時の形状に成形する（磁化自由層形成工程Ｓ２０Ａ）。以下、光変調素子１Ａを形成するための各工程について詳細に説明する。

【0105】

（磁化自由層形成工程、絶縁膜成膜工程）
まず、基板７１上に、絶縁層６３を成膜する（Ｓ２４Ａ）。絶縁層６３の厚さは、完成した光変調素子１Ａの高さ（保護膜４１，４２の上面の高い方）に合わせることが好ましい。また、絶縁層６３は、基板７１に対してエッチング選択性の高い絶縁材料を適用する。あるいは、基板７１表面に、絶縁層６３に対するエッチングストッパ膜となるような絶縁膜を設けて、その上に絶縁層６３を積層してもよい（図示せず）。図１１（ａ）に示すように、絶縁層６３上に、光変調素子１Ａ（輪郭を太い二点鎖線で表す）の磁化自由層３を配置する領域を空けたレジストマスクＰＲ３Ａを形成する（Ｓ２２Ａ）。次に、図１１（ｂ）に示すように、エッチングにて絶縁層６３を除去する（Ｓ２３Ａ）。このとき、絶縁層６２のエッチング（絶縁膜エッチング工程Ｓ４２）と同様に、ＲＩＥのような選択性を有する方法により、磁化自由層３の下地となる基板７１表面が粗くならないようにする。

【0106】

図１１（ｃ）に示すように、下地膜４３、磁化自由層３、障壁層２Ａ、および絶縁層６２をそれぞれ構成する材料を順次成膜して積層する（Ｓ２１，Ｓ３１Ａ，Ｓ３２）。この一連の成膜は、エッチングストッパ膜６１が障壁層２Ａに代わること以外は、第１実施形態と同様に行うことができる。なお、絶縁層６２の厚さは、後続の磁化固定層形成工程Ｓ４０Ａ（Ｓ４４Ａ）にて成膜する第１磁化固定層１１／保護膜４１、第２磁化固定層１２／保護膜４２のそれぞれの成膜時の合計の厚さの厚い方以上とする。次に、レジストマスクＰＲ３Ａをその上に成膜された材料と共に除去する（Ｓ２５Ａ）。これにより、図１１（ｄ）に示すように、光変調素子１Ａ（図１１（ａ）参照）毎に磁化自由層３／障壁層２Ａが形成され、その上に絶縁層６２が積層され、また、磁化自由層３／障壁層２Ａ同士の間を絶縁層６３で埋められた状態となる。

【0107】

（磁化固定層形成工程）
図１１（ｅ）に示すように、絶縁層６２，６３の上に、光変調素子１Ａの第１磁化固定層１１を配置する領域のみを空けたレジストマスクＰＲ１Ａを形成する（Ｓ４１）。なお、図１１（ｅ）には、光変調素子１Ａ（輪郭線）を、左側の１個のみ示す。本実施形態では、磁化固定層形成工程Ｓ４０Ａの後にエッチングによる加工を行わずに光変調素子１Ａを完成させるため、レジストマスクＰＲ１Ａ、および第２磁化固定層１２を形成するためのレジストマスクＰＲ２Ａは、磁化固定層１１，１２の平面視形状に対応したパターンとする。次に、第１実施形態と同様、図１２（ａ）に示すように絶縁層６２を除去する（Ｓ４２）。このエッチングにおいて、本実施形態では障壁層２Ａがエッチングストッパ膜となるため、エッチング過多等によりエッチング面（障壁層２Ａ表面）を粗くしないように、時間や出力等を制御することが好ましい。

【0108】

図１２（ｂ）に示すように、第１磁化固定層１１および保護膜４１をそれぞれ構成する材料を連続して成膜する（Ｓ４４Ａ）。このとき、障壁層２Ａ表面に、第１実施形態と同様にクリーニングを行ってから、第１磁化固定層１１を成膜することが好ましい。そして、レジストマスクＰＲ１Ａをその上に成膜された材料と共に除去する（Ｓ４５）。これにより、図１２（ｃ）に示すように、第１磁化固定層１１が、光変調素子１Ａの完成時の形状で形成される。

【0109】

第１磁化固定層１１の形成と同様に、第２磁化固定層１２を形成する。絶縁層６２，６３の上に、第２磁化固定層１２を配置する領域のみを空けたレジストマスクＰＲ２Ａを形成し（Ｓ４１）、図１２（ｄ）に示すように、絶縁層６２をエッチングして（Ｓ４２）障壁層２Ａを露出させる。そして、図１２（ｅ）に示すように、第２磁化固定層１２および保護膜４２をそれぞれ形成する材料を連続して成膜し（Ｓ４４Ａ）、レジストマスクＰＲ２Ａを除去する（Ｓ４５）。これにより、光変調素子１Ａの平面視形状よりも一回り大きな磁化自由層３／障壁層２Ａ上に、第１磁化固定層１１／保護膜４１、第２磁化固定層１２／保護膜４２が形成され、それらの間を絶縁層６２で埋められた光変調素子１Ａが完成する。さらに、電極形成工程Ｓ１２を行って、画素アレイ８０が完成する。

【0110】

（変形例）
磁化自由層３／障壁層２Ａは、第１実施形態と同様に、磁化固定層１１，１２の形成（磁化固定層形成工程Ｓ４０Ａ）後に、加工して（図６のＳ２３）成形してもよい。この場合は、磁化固定層形成工程Ｓ４０Ａにおいても第１実施形態と同様に、磁化固定層１１，１２を光変調素子１Ａの外側に拡張して形成することができる。

【0111】

また、第１実施形態の変形例と同様に、磁化自由層３／障壁層２Ａを加工して成形してから、絶縁層６３を成膜してもよい。なお、障壁層２Ａの成膜（Ｓ３１Ａ）の次に絶縁層６２の成膜（Ｓ３２）を行って、絶縁層６２の上にレジストマスクＰＲ３を形成して（Ｓ２２）加工することが好ましい。さらにこの場合に、磁化自由層３／障壁層２Ａを光変調素子１Ａと一致する平面視形状に形成してもよい。そのために、磁化自由層３／障壁層２Ａの加工後に、障壁層２Ａの高さまで、障壁層２Ａと同じ絶縁材料からなるエッチングストッパ膜６１ａを成膜し、その上に絶縁層６２と同じ絶縁材料を成膜する（図９（ｅ）参照）。あるいは、前記第２実施形態の最初の絶縁層６３の成膜（Ｓ２４Ａ）において、障壁層２Ａが設けられる高さ位置に合わせて、障壁層２Ａと同じ絶縁材料からなるエッチングストッパ膜６１ａを挟んだ３層構造の絶縁膜を積層する（図示せず）。そして、磁化自由層３（光変調素子１Ａ）を配置する領域のみを空けたレジストマスクＰＲ３Ａを形成し（Ｓ２２Ａ）、３層の絶縁膜をエッチングする（Ｓ２３Ａ）。このとき、エッチングストッパ膜６１を除去するまではイオンミリング等でエッチングし、その後、エッチング面（基板７１表面）を粗くしないために、ＲＩＥ等でエッチングする。

【0112】

以上のように、第２実施形態に係る光変調素子の製造方法によれば、２つのＴＭＲ素子を備える並設デュアルピン構造のスピン注入磁化反転素子であって、１つの磁化自由層３、障壁層２Ａの上に、互いに異なる構造の第１磁化固定層１１、第２磁化固定層１２を備える光変調素子１Ａを形成することができ、さらに、磁化自由層３に磁気光学効果の大きいＧｄ−ＦｅのようなＲＥ−ＴＭ合金を適用することができる。

【0113】

本発明に係る光変調素子の製造方法は、磁化固定層、または磁化固定層と中間層を、下層にエッチングストッパ膜を設けた２層構造の絶縁層への埋込みにより形成する。この絶縁層のエッチングにおいては、エッチングストッパ膜の界面（上面、下面）を基準として、エッチング量（深さ）を正確に把握することができる。そこで、磁化固定層等の材料を成膜する際にその下地膜の膜厚を調整することで、別工程で成膜される２つの磁化固定層（またはその上の中間層）とその間の絶縁層の上面の高さ位置を平坦に揃えて、上に１つの磁化自由層を設けた並設デュアルピン構造のスピン注入磁化反転素子を形成することもできる。このような構造のスピン注入磁化反転素子からなる光変調素子は、基板上に電極を設けたさらにその上に配列されて、上から光を入射する空間光変調器とすることができる。

【0114】

以下、本発明の別の実施形態に係る空間光変調器、およびこの空間光変調器に搭載される光変調素子を製造する本発明の第３実施形態に係る製造方法について、図面を参照してその構成を説明する。本実施形態に係る空間光変調器および光変調素子については、前記の実施形態（図１〜９参照）と同一の要素については同じ符号を付し、説明を省略する。

【0115】

〔空間光変調器の別の実施形態〕
本発明の別の実施形態に係る空間光変調器１０Ａは、図１３および図１４（ａ）に示すように、Ｓｉ基板７０と、Ｓｉ基板７０上に２次元アレイ状に配列された画素８Ａからなる画素アレイ８０Ａと、画素アレイ８０Ａから１つ以上の画素８Ａを選択して電流を供給することにより駆動する電流制御部９０Ａを備え、図１６に示す回路構成（詳細は後記する）を有する。空間光変調器１０Ａは、図１４（ａ）に示す画素アレイ８０Ａに、上方から入射した光を変調して上方へ出射する反射型の空間光変調器であり、図２に示す空間光変調器１０とは上下反転させて表示装置等に使用される。以下、空間光変調器を構成する各要素について説明する。

【0116】

（画素アレイ）
本実施形態では、画素アレイ８０Ａは、説明を簡潔にするために、４行×４列の１６個の画素８Ａからなる構成で例示される。画素アレイ８０Ａは、Ｙ方向（図１３における縦方向）に延設された４本ずつの第１電極（Ｘ電極）５１Ｂおよびゲート電極５３、ならびにＸ方向（図１３における横方向）に延設された４本のＹ電極５４を備え、さらに画素８Ａ毎に第２電極５２Ｂ、光変調素子１Ｂ、およびトランジスタ７（図１６参照）を備える。画素アレイ８０Ａにおいては、トランジスタ７が、図１４（ｂ）に示すようにＳｉ基板７０の表層に形成されたソース７ｓ、ドレイン７ｄ、ゲート７ｇからなり、その上にＹ電極５４、ゲート電極５３、第２電極５２Ｂ、Ｘ電極５１Ｂが設けられ、さらにその上に光変調素子１Ｂが配列される。したがって、画素アレイ８０Ａは、図１６に等価回路図で示すように、選択トランジスタ型のＭＲＡＭに類似した構造を有する。さらに、画素アレイ８０Ａは、Ｓｉ基板７０上において、電極５１Ｂ，５２Ｂ，５３間、Ｙ電極５４，５４間、および電極５１Ｂ，５２Ｂ，５３とＹ電極５４との層間に、絶縁層６５が設けられる。また、隣り合う光変調素子１Ｂ，１Ｂ間においては、図１５に示すように、前記の絶縁層６１，６２、およびさらにその上に絶縁層６３（適宜、まとめて絶縁層６Ａ（図１３参照）と称する）が積層されて設けられている。

【0117】

（画素アレイ：光変調素子）
光変調素子１Ｂは、第１実施形態に係る光変調素子１（図２および図３参照）を、積層順を入れ替えてほぼ上下反転した並設デュアルピン構造のスピン注入磁化反転素子であり（詳細は後記する）、上方から入射した光を反射して異なる２値の光（偏光成分）に変調して上方へ出射する。光変調素子１Ｂは、このような構成であるので、光変調素子１と同様に、図４（ｃ）、（ｄ）に示すように、磁化固定層１１，１２に接続した電極５１Ｂ，５２Ｂから電流を供給されて、磁化自由層３の磁化が反転し、これに伴い抵抗が変化する。そして、画素アレイ８０に設けられた光変調素子１（図２参照）と同様に、画素アレイ８０Ａに設けられたすべての光変調素子１Ｂは、第１磁化固定層１１、第２磁化固定層１２を、それぞれ同じ磁化方向に固定されている（図示省略）。また、光変調素子１Ｂは、磁化固定層１１，１２のそれぞれに電極５１Ｂ，５２Ｂを一対の電極として接続されるために、図１４（ａ）に示すように、Ｓｉ基板７０上に形成された電極５１Ｂ，５２Ｂのさらに上に形成される。言い換えると、画素アレイ８０Ａにおいて、光変調素子１Ｂは、トランジスタ７（７ｓ，７ｄ，７ｇ）が形成されたＳｉ基板７０、電極５１Ｂ，５２Ｂ，５３，５４、および絶縁層６５からなる基板７１Ａの上に、形成されているといえる。

【0118】

図１４（ａ）に示すように、画素アレイ８０Ａにおいて、光変調素子１Ｂは、磁化固定層１１，１２の並び方向をＸ方向にして配置され、かつ、１つおきに左右反転させて配列されている。これは、後記するように、画素アレイ８０Ａが、Ｘ方向において画素８Ａを１つおきに左右反転させて配列していることによる。したがって、左右に（Ｘ方向に）隣り合う光変調素子１Ｂ，１Ｂにおいて、第１磁化固定層１１，１１同士、第２磁化固定層１２，１２同士が対向する構成となる。なお、画素アレイ８０Ａにおいては、後記するように、第１電極（Ｘ電極）５１Ｂが配線のみで直接に第１磁化固定層１１に接続されないので、第１磁化固定層１１を第１電極５１Ｂの配線（配線層５１ｌ）に沿ってその直上に配置しなくてよい。したがって、光変調素子１Ｂは、磁化固定層１１，１２の並び方向をＹ方向にして配置されてもよい（図示せず）。

【0119】

（画素アレイ：トランジスタ）
トランジスタ７（図１６参照）は、画素アレイ８０ＡにおいてＸ方向に延設されたすなわち行単位で画素８Ａに共有されたＹ電極５４と、光変調素子１Ｂの第２磁化固定層１２（第２電極５２Ｂ）とを画素８Ａ毎に接続可能とするための選択素子（スイッチ素子）である。画素８Ａにトランジスタ７を備えることで、空間光変調器１０Ａは、画素の書込みエラー検出において、Ｙ電極５４から非選択の画素８Ａの光変調素子１Ｂに漏れ電流が流れないので、選択した画素８Ａに限定して光変調素子１Ｂの抵抗の変化量を検出することができる。トランジスタ７は、例えばＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）で形成され、空間光変調器１０Ａにおいては、図１４（ａ）に示すように、Ｓｉ基板７０の表層に形成される。

【0120】

画素アレイ８０Ａにおいて、トランジスタ７（ソース７ｓ、ドレイン７ｄ、ゲート７ｇ）は、図１４（ｂ）に示すように、平面視において上下左右対称に配列される。このような構成とすることにより、Ｘ方向においてはソース７ｓが、Ｙ方向においてはゲート７ｇが、それぞれ対向して隣り合う２つのトランジスタ７，７において共有されるので、トランジスタ７の面積に対して画素８Ａが微細化される。このようなトランジスタ７の配列に合わせて、画素アレイ８０Ａは、Ｘ，Ｙ方向において、画素８Ａを１つおきに左右上下反転させて配列する。

【0121】

（画素アレイ：電極）
第１磁化固定層１１に接続した第１電極５１Ｂは、列単位で画素８Ａに共有されるＹ方向に延設した帯状の配線、すなわち空間光変調器１０のＸ電極５１に相当する配線層５１ｌ（図１５参照）を有する。したがって、適宜、第１電極５１ＢをＸ電極５１Ｂと称する。図１５に示すように、第１電極５１Ｂはさらに、第１磁化固定層１１に直接に接続する電極接続層５１ａが、配線層５１ｌの上方に絶縁層６５を介して設けられ、配線層５１ｌと電極接続層５１ａが接続部（コンタクト、プラグ）５１ｃで接続されてなる。一方、第２磁化固定層１２に接続した第２電極５２Ｂは、画素８Ａ毎に設けられたトランジスタ７のドレイン７ｄに接続するために、光変調素子１Ｂと同様に画素８Ａ毎に設けられ、ドレイン７ｄ（Ｓｉ基板７０）に接続する端子５２ｅ（図１４（ｂ）参照）を有する。第２電極５２Ｂはさらに、第２磁化固定層１２に直接に接続する電極接続層５２ａを有し、電極接続層５２ａと端子５２ｅとが、上から、接続部（コンタクト、プラグ）５２ｃ、第１電極５１Ｂの配線層５１ｌと同じ高さ位置に設けられた中継層５２ｄ、さらにその下のコンタクト、およびＹ電極５４の配線層と同じ高さ位置に設けられた中継層（図１５においては図示省略）を経由して接続されてなる。

【0122】

電極５１Ｂ，５２Ｂの接続部５１ｃ，５２ｃは、光変調素子１Ｂの磁化固定層１１，１２を、電極接続層５１ａ，５２ａで電極５１Ｂ（配線層５１ｌ），５２Ｂ（中継層５２ｄ）に接続するために、基板７１Ａの表面の光変調素子１Ｂが配置される領域の外側に露出させて設けられる。このように、基板７１Ａは、接続部５１ｃ，５２ｃが平面視で光変調素子１Ｂが配置される領域の外側に設けられることで、表面の、少なくとも光変調素子１Ｂが配置される領域が絶縁層６５のみで形成され、平滑に加工され易い。

【0123】

電極５１Ｂ，５２Ｂの接続層（電極接続層）５１ａ，５２ａは、基板７１Ａの上に、光変調素子１Ｂと共に形成される。詳しくは、後記の製造方法にて説明するように、接続層５１ａは第１磁化固定層１１と、接続層５２ａは第２磁化固定層１２と、それぞれ連続して形成される。接続層５１ａ，５２ａの詳細な構成は、後記にて光変調素子１Ｂと共に説明する。

【0124】

Ｙ電極５４は、トランジスタ７のソース７ｓに接続し、トランジスタ７（ソース７ｓ、ドレイン７ｄ）および第２電極５２Ｂを経由して、光変調素子１の第２磁化固定層１２へ電気的に接続する。すなわちＹ電極５４は、第１電極（Ｘ電極）５１Ｂと共に、光変調素子１に駆動電流（磁化反転電流）を供給するための配線であり、画素アレイ８０Ａにおいて、Ｘ電極５１Ｂに直交してＸ方向に延設された配線層を有し、行単位で画素８Ａ（トランジスタ７）に共有される。そのため、Ｙ電極５４は、配線層がＸ電極５１Ｂと短絡しないようにＸ電極５１Ｂの下方に層間絶縁膜（絶縁層６５）を挟んで設けられ、図１４（ｂ）に示すように端子５４ｅでソース７ｓに接続する。

【0125】

ゲート電極５３は、トランジスタ７のゲート７ｇに接続して、選択素子であるトランジスタ７をＯＮ／ＯＦＦさせる電流を供給するための配線である。ゲート電極５３は、画素アレイ８０Ａにおいて、ソース７ｓに接続したＹ電極５４と直交して、すなわちＸ電極５１Ｂ（配線層５１ｌ）と平行にＹ方向に延設されるため、図１４（ａ）に示すように、配線部分（配線層、図１３に表された部分）がＸ電極５１Ｂの配線層５１ｌと同じ高さ位置に設けられる。そして、ゲート電極５３は、配線層からＳｉ基板７０へ向けて、第２電極５２Ｂと同様にコンタクト等を経由して、図１４（ｂ）に示すように端子５３ｅでゲート７ｇに接続する。なお、ゲート電極５３は、図１４（ａ）においてＹ電極５４の配線層の奥に、配線層と端子５３ｅとの間の中継層が設けられる。あるいは、ゲート電極５３は、配線層が、Ｙ電極５４の配線層よりも下層に（Ｓｉ基板７０側に）設けられてもよい（図示せず）。

【0126】

第１電極（Ｘ電極）５１Ｂ、第２電極５２Ｂ、ゲート電極５３、およびＹ電極５４は、いずれも光変調素子１Ｂ（磁化自由層３）に対して光の入出射側の反対側に配置されるので、光を遮ることがなく、低抵抗の金属材料で形成することができる。したがって、電極５１Ｂ，５２Ｂ，５３，５４は、空間光変調器１０の電極５１，５２と同様に一般的な金属電極材料で形成される。

【0127】

（画素アレイ：絶縁層）
絶縁層６５は、画素アレイ８０Ａにおいて、電極５１Ｂ，５２Ｂ，５３間、Ｙ電極５４，５４間、さらにＸ電極５１Ｂ（配線層５１ｌ）等とＹ電極５４との層間を、それぞれ絶縁するために設けられる。さらに、本実施形態においては、絶縁層６５は、上面を光変調素子１Ｂを製造するための基準面とするために、平坦、平滑に形成される。絶縁層６５は、空間光変調器１０の絶縁層６４（図３参照）と同様に、ＳｉＯ₂等の公知の絶縁材料を適用することができる。また、絶縁層６５は、光変調素子１Ｂを形成する前に設けられるので、半導体装置の層間絶縁膜に適用されるＢＰＳＧ（Boron Phosphorus Silicon Glass）やＰＳＧ（Phosphorus Silicon Glass）を適用されてもよい。絶縁層６５は、その全体を同一の絶縁材料で形成されなくてもよく、層により異なる材料で形成されてもよい。

【0128】

（Ｓｉ基板）
Ｓｉ基板７０は、画素８Ａを２次元配列するための土台であり、光変調素子１Ｂを製造するための広義の基板である。さらに、空間光変調器１０Ａは画素８Ａにトランジスタ７を備えるために、Ｓｉ基板７０はＭＯＳＦＥＴの材料に用いられるＳｉ（シリコン）基板が適用される。あるいは、ガラス等のその他の公知の基板を用い、結晶Ｓｉ膜を成膜して、ＭＯＳＦＥＴを形成してもよい。

【0129】

（電流制御部）
図１３および図１６に示すように、電流制御部９０Ａは、電流制御部９０（図１、図５参照）に、ゲート電極５３を選択する素子選択部９３をさらに備える。素子選択部９３は、選択したゲート電極５３に、内蔵したトランジスタ７の駆動用の電源（図１６参照）から電流を供給する。素子選択部９３は、画素選択部９４により、画素選択部９４が選択した画素８Ａにおけるゲート電極５３を選択する。

【0130】

（空間光変調器の動作）
空間光変調器１０Ａの画素の書込みおよびそのエラー検出の方法は、空間光変調器１０における動作と同様である。ただし、空間光変調器１０Ａにおいては、選択した画素８Ａにおけるトランジスタ７により、光変調素子１ＢがＹ電極５４に選択的に接続される。空間光変調器１０Ａは、ゲート電極５３がＹ電極５４と直交して設けられているので、Ｘ電極５１ＢとＹ電極５４を経由して供給される電流が、選択された画素８ＡとＹ電極５４を共有する非選択の画素８Ａの光変調素子１Ｂへ漏れない。したがって、空間光変調器１０Ａは、光変調素子１Ｂの抵抗の変化量が小さくても画素の書込みエラー検出が可能となって、応答速度を高速化することができ、画素の書込みにおいても、漏れ電流による損失が抑えられるので省電力化することができる。

【0131】

〔第３実施形態：光変調素子〕
前記の別の実施形態に係る空間光変調器に搭載される光変調素子として、本発明の第３実施形態に係る光変調素子の製造方法にて製造される光変調素子（以下、適宜、第３実施形態に係る光変調素子と称する）について説明する。

【0132】

図１５に示すように、光変調素子１Ｂは、２つの磁化固定層１１，１２（第１磁化固定層、第２磁化固定層）と、２つの中間層２１，２２（第１中間層２１、第２中間層２２）と、１つの磁化自由層３と、を積層して備える。この光変調素子１Ｂは、２つの磁化固定層１１，１２を互いに離間して面方向に並べて形成し、第１磁化固定層１１上に第１中間層２１を、第２磁化固定層１２上に第２中間層２２を、それぞれ積層し、２つの中間層２１，２２およびその隙間も含めた全体に１つの磁化自由層３を積層して備える。光変調素子１Ｂは、必要に応じてさらに、磁化自由層３の上に保護膜４３Ａを備える。さらに、光変調素子１Ｂは、磁化自由層３下の、第１磁化固定層１１／中間層２１と第２磁化固定層１２／中間層２２との間に、エッチングストッパ膜（第１の絶縁膜）６１、絶縁層（第２の絶縁膜）６２が積層される（適宜、素子構造間絶縁層６１／６２と称する）。すなわち、光変調素子１Ｂは、第１実施形態に係る光変調素子１（図３参照）を、積層順を入れ替えて上下反転した構造であり（素子構造間絶縁層６１／６２における絶縁層６１，６２を除く）、素子構造間絶縁層６１／６２を除いた断面視が上下反転した略凹字型である。

【0133】

また、光変調素子１Ｂは、下側に設けた２つの磁化固定層１１，１２を一対の電極５１Ｂ，５２Ｂに接続するために、電極５１Ｂ，５２Ｂの一部（接続部５１ｃ，５２ｃ）が上面に露出して設けられた基板７１Ａ上に、電極接続層（導電膜）５１ａ，５２ａを形成したさらにその上に形成される。なお、図１５は、図１３のＢ−Ｂ線矢視断面図に相当するが、光変調素子１Ｂ、および基板７１Ａの上面近傍のみを示し、さらに光変調素子１Ｂに直接に接続しない電極５３，５４は省略する。また、図１４（ａ）、（ｂ）に示すように、画素８Ａにおいて接続部５１ｃ，５２ｃは同一断面に表れないが、図１５では両方の断面を示すために、磁化固定層１１，１２間で断面の位置をＹ方向にシフトして示す。

【0134】

光変調素子１Ｂは、光変調素子１と同様に、２つのスピン注入磁化反転素子を、磁化自由層を共有して接続した構造であり、光変調素子１と同様に、第１磁化固定層１１、第１中間層２１、磁化自由層３からなる第１素子構造ＭＲ１と、第２磁化固定層１２、第２中間層２２、磁化自由層３からなる第２素子構造ＭＲ２を備えるといえる（図４（ａ）参照）。そして、光変調素子１Ｂは、光変調素子１と同様に、磁化反転動作（図４（ｃ）、（ｄ）参照）し、それに伴い抵抗および光変調の向きが変化する。したがって、光変調素子１Ｂは、その平面視形状および面積は、第１実施形態にて光変調素子１について説明した通りである。ここでは、図１３に示すように平面視において、光変調素子１Ｂは、光変調素子１（図１参照）と同様に正方形（矩形）である。以下、光変調素子を構成する各要素について説明する。

【0135】

磁化固定層１１，１２、中間層２１，２２、磁化自由層３は、それぞれ第１実施形態に係る光変調素子１と同様の構造とする。ただし、本実施形態に係る光変調素子１Ｂでは、第２実施形態に係る光変調素子１Ａと同様に、磁化自由層３にＲＥ−ＴＭ合金を適用することができる。

【0136】

また、光変調素子１Ｂは、第１実施形態に係る光変調素子１と同様に中間層２１，２２が同一の構造であってもよく、特にＭｇＯで形成される場合に、磁化固定層１１，１２の一方のみ、ここでは第２磁化固定層１２が、最上層すなわち中間層２２との界面に、遷移金属膜を積層して備えることで、磁化反転に伴い抵抗が変化する。

【0137】

（保護膜）
保護膜４３Ａは、光変調素子１の保護膜４１，４２と同様に最上層に設けられ、その下の磁化自由層３を光変調素子１Ｂの製造時におけるダメージから保護する。保護膜４３Ａは、保護膜４１，４２と同様に、Ｔａ，Ｒｕ，Ｃｕの単層、またはＣｕ／Ｔａ，Ｃｕ／Ｒｕの２層等から構成され、２層構造とする場合は、いずれもＣｕを内側（下層）とする。保護膜４３Ａの厚さは、保護膜４１，４２と同様に１〜１０ｎｍとすることが好ましく、特に１０ｎｍを超えると光の透過が妨げられるので、より薄いことが好ましい。あるいは、光変調素子１Ｂにおいて磁化自由層３が電極に直接に接続されないことから、保護膜４３Ａは、絶縁層６３等の材料のような光を透過する絶縁膜を適用してもよい。

【0138】

（電極接続層）
電極接続層（導電膜）５１ａ、電極接続層（導電膜）５２ａは、それぞれ第１電極５１Ｂ、第２電極５２Ｂの部品（接続層）であり、上に第１磁化固定層１１、第２磁化固定層１２が接続されるように、光変調素子１Ｂと共に形成される。前記したように、基板７１Ａの表面においては、光変調素子１Ｂが配置される領域の外に、第１電極５１Ｂの接続部５１ｃ、および第２電極５２Ｂの接続部５２ｃが、露出して設けられる。そのため、図１４（ｂ）に二点鎖線で示すように、電極接続層５１ａ，５２ａは、接続部５１ｃ，５２ｃに接続するように光変調素子１Ｂの外側へ拡張して形成される。

【0139】

さらに、電極接続層５１ａ，５２ａは、第１中間層２１と第１磁化固定層１１、第２中間層２２と第２磁化固定層１２の、それぞれの合計の厚さが一致しない場合に、これらの上に形成される磁化自由層３に段差を生じさせないために、厚さを調整して設けられる。したがって、電極接続層５１ａ，５２ａは、電極５１Ｂ，５２Ｂと同様に一般的な金属電極材料で形成される。また、電極接続層５１ａ，５２ａは、光変調素子１Ｂ（磁化固定層１１，１２）を密着性よく設けるために、最上層（磁化固定層１１，１２との界面）に別の導電性材料からなる層（密着層）を積層した２層以上の構造（図示せず）としてもよい。電極接続層５１ａ，５２ａにおける密着層は、Ｔａ，Ｒｕ，Ｃｕ等の非磁性金属材料で形成することが好ましく、厚さ１〜１０ｎｍとすることが好ましい。厚さが１ｎｍ未満であると連続した膜を形成し難く、一方、１０ｎｍを超えても密着層としての効果がそれ以上には向上しない。電極接続層５１ａ，５２ａの全体の厚さは、第１電極５１Ｂ、第２電極５２Ｂの部品として流れる電流に対応した膜厚とし、一方で、磁化固定層１１，１２等と比較して極端に厚いと、成膜において膜厚の高精度な制御が困難となるため、適切な範囲で設計される。

【0140】

（素子構造間絶縁層）
絶縁層６１およびその上に積層される絶縁層６２は、第１実施形態と同様に、光変調素子１Ｂにおける、第１磁化固定層１１／中間層２１と第２磁化固定層１２／中間層２２との間（スピン注入磁化反転素子構造ＭＲ１，ＭＲ２間）を絶縁するために設けられる。さらに本実施形態においては、中間層２１，２２上面およびその間の領域を、磁化自由層３の下地面として、段差のない平坦な面に形成するために設けられる。絶縁層６１，６２は、それぞれ第１実施形態に係る光変調素子１と同様の構造とすることができる。絶縁層６１は、本実施形態に係る光変調素子１Ｂでは、その下が磁化自由層３等の磁性膜ではないので、当該絶縁層６１のエッチングによる熱等のダメージを考慮した薄膜としなくてよいが、エッチング面（基板７１Ａ上面）の平滑性やエッチング量（深さ）を制御するために、第１実施形態と同様に厚さ１〜５ｎｍとすることが好ましい。なお、絶縁層６１，６２の合計の厚さ（素子構造間絶縁層６１／６２の厚さ）は、後記の製造方法にて説明するように、緻密に制御されることが好ましい。

【0141】

〔第３実施形態：光変調素子の製造方法〕
本発明の第３実施形態に係る光変調素子の製造方法を、光変調素子が２次元配列された画素アレイ（図１３、図１４（ａ）参照）の製造にて、図１７〜２０を参照して説明する。本実施形態に係る光変調素子は、上面に当該光変調素子に接続する電極を露出させて、それらの間を埋める絶縁材料と共に平坦化された基板上に形成される。画素アレイは、まず、前記の基板を製造する基板製造工程Ｓ１０（図１７参照、以下同）を行ってから、基板表面に露出した電極に接続するように光変調素子を形成して製造される。

【0142】

（基板製造工程）
基板製造工程Ｓ１０は、半導体装置およびその多層配線の形成と同様に行うことができる。はじめに、Ｓｉ基板７０の表層にＭＯＳＦＥＴでトランジスタ７を形成する（Ｓ１１）。一例としては、ｐ型シリコン（Ｓｉ）基板に、隣り合うソース７ｓ，７ｓ間、ドレイン７ｄ，７ｄ間を絶縁するＳｉＯ₂の埋込みを行い、表面に薄い酸化膜（ＳｉＯ₂膜）を形成し、その上にｐｏｌｙ−Ｓｉ膜を成膜してゲート７ｇを形成する。ｎ型不純物イオンを注入して、ソース７ｓおよびドレイン７ｄとする。

【0143】

次に、電極５１Ｂ，５２Ｂ，５３，５４、およびこれらの間を埋める絶縁層６５を形成し（Ｓ１２）、上面を平坦化する（Ｓ１３）。Ｓｉ基板７０上に層間絶縁膜（絶縁層６５）を成膜して、フォトリソグラフィやエッチング、リフトオフ法等を用いて、トランジスタ７に接続する端子５４ｅ，５２ｅ，５３ｅ、ならびにＹ電極５４の配線層、第２電極５２Ｂおよびゲート電極５３の各中継層（図示省略）を金属電極材料で形成する。同様に、層間絶縁膜および金属電極材料の成膜、加工を行って、ゲート電極５３の配線層、Ｘ電極５１Ｂの配線層５１ｌ、第２電極５２Ｂの中継層５２ｄ（図１５参照）まで形成する。

【0144】

さらに絶縁膜（絶縁層６５）を成膜し、配線層５１ｌ、中継層５２ｄ上の、光変調素子１Ｂを形成する領域の外に、フォトリソグラフィやエッチングにて開口部を形成する。その上に金属電極材料を成膜して絶縁層６５の開口部に埋め込み、化学的機械研磨（ＣＭＰ）等で上面を研削、研磨して、開口部の外の金属電極材料を除去し、さらに上面を平坦化、平滑化する。これにより、配線層５１ｌ、中継層５２ｄに接続した接続部５１ｃ，５２ｃが上面に露出して形成され、上面のそれ以外の領域が絶縁層６５で平滑に形成された基板７１Ａが完成する。基板７１Ａの平坦化された上面は、光変調素子１Ｂの形成のための基準面（図１５に一点鎖線で示す）となり、その表面粗さがより平滑であることが好ましく、具体的には算術平均粗さＲａで０．５ｎｍ以下であることが好ましい。特にＴＭＲ素子を有する光変調素子１Ｂにおいて、その下地である基板７１Ａの上面を平坦に調整することで、ＴＭＲ素子である第２素子構造ＭＲ２の第２中間層２２（障壁層）の、磁化固定層１２、磁化自由層３とのそれぞれの界面の平坦性が良好となり、磁気トンネル接合に好ましい。

【0145】

以下、図１８（ａ）に示す基板７１Ａの上面を基準面（図１５の一点鎖線）として、その上に光変調素子１Ｂを形成して画素アレイ８０Ａを製造する方法を説明する。なお、図１８〜２０においては、第１、第２実施形態と同様に、画素アレイを、画素の２個分の部分を拡大して示す。また、図１８〜２０において、基板７１Ａは、上面近傍における第１電極５１Ｂ（接続部５１ｃ）、第２電極５２Ｂ（接続部５２ｃ）、および絶縁層６５のみを示し、図１５と同様に、接続部５１ｃ，５２ｃの両方の断面を示す。

【0146】

（光変調素子の形成）
本実施形態においては、光変調素子１Ｂは、基板７１Ａ上に、エッチングストッパ膜６１（第１の絶縁膜）および絶縁層６２（第２の絶縁膜）を順次成膜する絶縁膜成膜工程Ｓ３０と、第１磁化固定層１１／中間層２１および第２磁化固定層１２／中間層２２、ならびにこれらの間を埋める素子構造間絶縁層６１／６２を形成する磁化固定層形成工程Ｓ４０Ｂと、磁化自由層３を構成する材料を成膜する磁化自由層成膜工程Ｓ２１Ｂを含んで磁化自由層３を形成する磁化自由層形成工程Ｓ２０Ｂと、を行って形成される。以下、光変調素子１Ｂを形成するための各工程について詳細に説明する。

【0147】

（絶縁膜成膜工程）
基板７１Ａ上に、エッチングストッパ膜（絶縁層）６１、および絶縁層６２を順次成膜して積層する（Ｓ３１，Ｓ３２）。各工程Ｓ３１，Ｓ３２は、第１実施形態に係る製造方法と同様である。ただし、絶縁層６１，６２の合計の厚さ（素子構造間絶縁層６１／６２の厚さ）が、第１磁化固定層１１／中間層２１、第２磁化固定層１２／中間層２２のそれぞれの合計の厚さの厚い方に、さらにその下の電極接続層５１ａまたは電極接続層５２ａの厚さを加算した値となるように、絶縁層６２の厚さを調整する。

【0148】

（磁化固定層形成工程）
磁化固定層形成工程Ｓ４０Ｂは、磁化固定層１１，１２と中間層２１，２２の積層順を入れ替えて形成すること以外は、第１実施形態に係る製造方法における磁化固定層形成工程Ｓ４０と同様に行うことができる。ただし、中間層２１，２２の上面の高さ位置を絶縁層６２（素子構造間絶縁層６１／６２）の上面に合わせるために、電極接続層５１ａ，５２ａのそれぞれの厚さを調整する。以下、手順を説明する。

【0149】

図１８（ｂ）に示すように、絶縁層６２上に、光変調素子１Ｂ（輪郭を太い二点鎖線で表す）の第１磁化固定層１１を配置する領域と接続部５１ｃとを包括して空けたレジストマスクＰＲ１Ｂを形成する（Ｓ４１）。レジストマスクＰＲ１Ｂが、第１磁化固定層１１を配置する領域を空けると共に、素子構造間絶縁層６１／６２および第２磁化固定層１２が配置される領域を覆うパターンとする点は、第１実施形態に係る製造方法と同様である。本実施形態では、磁化固定層１１等と同時に電極接続層５１ａを形成し、さらに電極接続層５１ａを後続の工程で加工せず、レジストマスクＰＲ１Ｂのパターンでその形状が決定される。したがって、隣り合う電極接続層５１ａ，５１ａ同士等が短絡しないように、レジストマスクＰＲ１Ｂは、図１４（ｂ）に二点鎖線で示す電極接続層５１ａの形状を空けたパターンに形成する。

【0150】

次に、図１８（ｃ）に示すように、エッチングにて絶縁層６２を除去する（Ｓ４２）。さらに、図１８（ｄ）に示すように、エッチングストッパ膜６１を完全に除去して、基板７１Ａ（絶縁層６５、第１電極５１Ｂ（５１ｃ））を露出させる（Ｓ４３）。

【0151】

図１８（ｅ）に示すように、電極接続層（導電膜）５１ａ、第１磁化固定層１１、および第１中間層２１をそれぞれ構成する材料を連続して成膜する（Ｓ４４Ｂ）。このとき、電極接続層５１ａの膜厚を調整して、絶縁層６１，６２のエッチング跡（基板７１Ａ上）に埋め込まれる第１中間層２１の上面を絶縁層６２の上面に揃える。そして、レジストマスクＰＲ１Ｂをその上に成膜された材料と共に除去する（Ｓ４５）。これにより、図１９（ａ）に示すように、画素８Ａ（図示せず）毎に第１磁化固定層１１／中間層２１が形成され、その間を絶縁層６１／６２で埋められた状態となり、さらに第１磁化固定層１１の下に形成された電極接続層５１ａが接続部５１ｃに接続して電極５１Ｂが形成される。

【0152】

第１磁化固定層１１および第１中間層２１の形成と同様に、第２磁化固定層１２および第２中間層２２を形成する。図１９（ｂ）に示すように、絶縁層６２および第１中間層２１の上に、光変調素子１Ｂ（図中に左側の１個のみ輪郭を太い二点鎖線で表す）の第２磁化固定層１２を配置する領域と接続部５２ｃとを包括して空けたレジストマスクＰＲ２Ｂを形成する（Ｓ４１）。レジストマスクＰＲ２Ｂは、レジストマスクＰＲ１Ｂと同様に、図１４（ｂ）に二点鎖線で示す電極接続層５２ａの形状を空けたパターンに形成する。そして、絶縁層６２、エッチングストッパ膜６１を順次エッチングして（Ｓ４２，Ｓ４３）、図１９（ｃ）に示すように、基板７１Ａ（絶縁層６５、第２電極５２Ｂ（５２ｃ））を露出させる。

【0153】

図１９（ｄ）に示すように、電極接続層（導電膜）５２ａ、第２磁化固定層１２、および第２中間層２２をそれぞれ形成する材料を連続して成膜する（Ｓ４４Ｂ）。第１磁化固定層１１等の形成時と同様に、電極接続層５２ａの膜厚を調整して、絶縁層６１，６２のエッチング跡（基板７１Ａ上）に埋め込まれる第２中間層２２の上面を絶縁層６２の上面に揃える。そして、レジストマスクＰＲ２Ｂを除去する（Ｓ４５）。これにより、図２０（ａ）に示すように、画素８Ａ（図示せず）毎に第２磁化固定層１２／中間層２２が形成され、第２磁化固定層１２の下に形成された電極接続層５２ａが接続部５２ｃに接続して電極５２Ｂが形成される。さらに、第２磁化固定層１２／中間層２２および先に形成された第１磁化固定層１１／中間層２１の互いの間が絶縁層６１／６２で埋められ、さらに上面全体が中間層２１，２２および絶縁層６２により段差のない平坦な面に形成される。

【0154】

（磁化自由層形成工程）
中間層２１，２２および絶縁層６２上に、磁化自由層３および保護膜４３Ａをそれぞれ形成する材料を連続して成膜する（Ｓ２１Ｂ）。このとき、中間層２１，２２への密着性を高くするために、表面に、第１実施形態と同様にクリーニングを行ってから、磁化自由層３を成膜することが好ましい。そして、図２０（ｂ）に示すように、保護膜４３Ａ上の、磁化自由層３を配置する領域に、レジストマスクＰＲ３を形成する（Ｓ２２）。次に、図２０（ｃ）に示すように、イオンミリング等のエッチングにて保護膜４３Ａ、磁化自由層３、中間層２１，２２、および磁化固定層１１，１２を加工して（Ｓ２３Ｂ）、光変調素子１Ｂが形成される。本実施形態においては磁化固定層１１，１２まで加工しているが、少なくとも磁化自由層３が光変調素子１Ｂ毎に完全に分離されればよく、その下の中間層２１，２２、さらには磁化固定層１１，１２の上層の一部または全部が、電極接続層５１ａ，５２ａと同じ平面視形状で残存してもよい（後記第４実施形態参照）。一方、電極接続層５１ａ，５２ａも一部エッチングされてもよいが、電極５１Ｂ，５２Ｂとして十分な厚さで残存させる。

【0155】

光変調素子１Ｂの高さ（保護膜４３Ａの上面）まで絶縁材料を成膜し（Ｓ２４）、レジストマスクＰＲ３を除去する（Ｓ２５）。これにより、図２０（ｄ）に示すように、隣り合う光変調素子１Ｂ，１Ｂ間を埋める絶縁層６３（図中、輪郭（上面）のみを示す）が形成され、画素アレイ８０Ａ（図１４（ａ）参照）が完成する。また、電極接続層５１ａ，５２ａ同士の間は、絶縁層６１／６２で埋められている。あるいは、レジストマスクＰＲ３を除去してから、絶縁材料を成膜して絶縁層６３を形成してもよく、この場合は、光変調素子１Ｂ（磁化自由層３）の上にも絶縁層６３が被覆される（図示せず）。

【0156】

光変調素子１Ｂは、画素アレイ８０Ａにおいて列単位で１本のＸ電極５１Ｂに接続されるので、Ｙ方向に隣り合う光変調素子１Ｂ，１Ｂ，…，１Ｂのそれぞれの第１磁化固定層１１に接続する電極接続層５１ａ、あるいはさらに当該第１磁化固定層１１および第１中間層２１は、Ｙ方向に連続して形成されてもよい。したがって、レジストマスクＰＲ１Ｂは、Ｙ方向に連続して領域を空けたパターンに形成されてもよい（図示せず）。

【0157】

第１磁化固定層１１／中間層２１、第２磁化固定層１２／中間層２２の形成の順序は、第１、第２実施形態に係る製造方法と同様に、特に限定されない。ただし、先に形成された第１中間層２１は、その表面に、第２磁化固定層１２／中間層２２を形成するためのレジストマスクＰＲ２Ｂが形成される（図１９（ｂ）参照）。そのため、ＣＰＰ−ＧＭＲ素子の中間層としてある程度の厚さを有する第１中間層２１を、例えば保護膜４３Ａ等の材料としても適用されるＣｕで形成することで、第２磁化固定層１２／中間層２２の形成時（２回目の磁化固定層形成工程Ｓ４０Ｂ）において、第１中間層２１自身およびその下の第１磁化固定層１１に対する保護膜とすることができる。また、第２中間層２２の厚さや絶縁材料の種類によっては、具体的には厚さが１ｎｍ以上であれば、第２磁化固定層１２／中間層２２を先に形成してもよい。

【0158】

以上のように、第３実施形態に係る光変調素子の製造方法によれば、並設デュアルピン構造としたスピン注入磁化反転素子であって、第１磁化固定層１１／中間層２１、第２磁化固定層１２／中間層２２を互いに異なる膜構造として、上に１つの磁化自由層を備える光変調素子１Ｂを形成することができる。さらに、磁化固定層１１，１２等の形成後に磁化自由層３の磁性材料を成膜するので、磁化自由層３にＲＥ−ＴＭ合金を適用することができる。

【0159】

〔第４実施形態：光変調素子〕
第２実施形態に係る光変調素子の製造方法にて製造される光変調素子（図１２（ｅ）参照）のように、障壁層を分離せずに一体に形成した構造についても、積層順を上下反転して磁化固定層を下側に設けた構造に製造することができる。以下、図２１〜２３を参照して、第４実施形態に係る光変調素子の製造方法、およびこの製造方法にて製造される光変調素子（以下、適宜、第４実施形態に係る光変調素子と称する）について説明する。本実施形態に係る製造方法および光変調素子については、第１〜第３実施形態（図１〜２０参照）と同一の要素については同じ符号を付し、説明を省略する。

【0160】

光変調素子１Ｃ（図２３（ｄ）、（ｅ）参照）は、第１磁化固定層１１および第２磁化固定層１２の上にその隙間も含めて１つの中間層（障壁層）２Ａが設けられている以外は、図１４および図１５に示す光変調素子１Ｂと同様の構造であり、また、第２実施形態に係る光変調素子１Ａ（図１２（ｅ）参照）を、積層順を入れ替えて上下反転した構造である（素子構造間絶縁層６１／６２を除く）。そして、光変調素子１Ｃは、このような構成であるので、光変調素子１，１Ａ，１Ｂと同様に、図４（ｃ）、（ｄ）に示すように、電極５１，５２Ｂから電流を供給されて磁化自由層３の磁化が反転する。

【0161】

磁化固定層１１，１２、障壁層２Ａ、磁化自由層３は、それぞれ第２実施形態に係る光変調素子１Ａと同様の構造とし、保護膜４３Ａ、絶縁層６１，６２、および電極接続層５１ａ，５２ａは、それぞれ第３実施形態に係る光変調素子１Ｂと同様の構造とする。ただし、第４実施形態に係る製造方法で製造される光変調素子１Ｃでは、磁化固定層１１，１２にＲＥ−ＴＭ合金を適用することは好ましくない。

【0162】

本実施形態に係る光変調素子１Ｃは、第３実施形態に係る光変調素子１Ｂと同様に、トランジスタ７および電極５１Ｂ，５２Ｂ，５３，５４を形成された基板７１Ａ上に形成されて、図１３および図１４に示す空間光変調器１０Ａの画素８Ａに用いられる。このような空間光変調器１０Ａは、光変調素子１Ｂを用いたものと同様に、画素の書込みおよび光変調動作をすることができ、さらに、第２実施形態に係る光変調素子１Ａと同様に、磁化固定層１１，１２の一方に遷移金属膜を積層することで、画素の書込みのエラー検出をすることができる。

【0163】

〔第４実施形態：光変調素子の製造方法〕
本発明の第４実施形態に係る光変調素子の製造方法を、第３実施形態と同様に、光変調素子が２次元配列された画素アレイ（図１３、図１４参照）の製造にて説明する。本実施形態において、画素アレイは、第３実施形態と同様に、上面に電極の一部を露出させた基板を製造する基板製造工程Ｓ１０（図２１参照、以下同）を行ってから、光変調素子を形成して製造される。基板製造工程Ｓ１０は、第３実施形態に係る製造方法と同様であるので説明を省略する。

【0164】

第４実施形態に係る光変調素子の製造方法においては、図２１に示すように、光変調素子１Ｃは、基板７１Ａ上に、エッチングストッパ膜６１（第１の絶縁膜）および絶縁層６２（第２の絶縁膜）を順次成膜する絶縁膜成膜工程Ｓ３０と、第１磁化固定層１１および第２磁化固定層１２、ならびにこれらの間を埋める素子構造間絶縁層６１／６２を形成する磁化固定層形成工程Ｓ４０Ｃと、磁化自由層３を構成する材料を障壁層２Ａと共に成膜する磁化自由層成膜工程Ｓ２１Ｃを含んで磁化自由層３を形成する磁化自由層形成工程Ｓ２０Ｃと、を行って形成される。さらに磁化固定層形成工程Ｓ４０Ｃにおいて、磁化固定層１１，１２上に一時的な保護膜（仮保護膜）Ｃ１，Ｃ２を形成して、磁化自由層成膜工程Ｓ２１Ｃの前に仮保護膜Ｃ１，Ｃ２を除去する仮保護膜除去工程Ｓ５０を行う。以下、光変調素子１Ｃを形成するための各工程について詳細に説明する。

【0165】

（絶縁膜成膜工程）
第３実施形態に係る製造方法と同様に、基板７１Ａ上に、エッチングストッパ膜（絶縁層）６１、および絶縁層６２を順次成膜して積層する（Ｓ３１，Ｓ３２）。ただし、絶縁層６１，６２の合計の厚さ（素子構造間絶縁層６１／６２の厚さ）が、第１磁化固定層１１、第２磁化固定層１２の厚さの厚い方に、その下の電極接続層５１ａまたは電極接続層５２ａの厚さ、および後記の仮保護膜Ｃ１，Ｃ２の膜厚を加算した値となるように、絶縁層６２の厚さを調整する。

【0166】

（磁化固定層形成工程）
磁化固定層形成工程Ｓ４０Ｃは、中間層２１，２２に代えて仮保護膜Ｃ１，Ｃ２を形成すること以外は、レジストマスクＰＲ１Ｂ，ＰＲ２Ｂのパターン形状も含めて第３実施形態に係る製造方法における磁化固定層形成工程Ｓ４０Ｂと同様に行うことができる。磁化固定層形成工程Ｓ４０Ｃにおいては磁化固定層１１，１２が障壁層２Ａで被覆されず、磁化固定層１１，１２を製造時におけるダメージから保護するために、特に、先に形成される第１磁化固定層１１の上に第２磁化固定層１２を形成するためのレジストマスクＰＲ２Ｂが形成されることになるため、仮保護膜Ｃ１，Ｃ２を形成する。

【0167】

仮保護膜Ｃ１，Ｃ２は、Ｒｕ等の、保護膜４３Ａの材料として挙げたものが適用できる。仮保護膜Ｃ１，Ｃ２は、磁化固定層１１，１２の保護膜として機能するように厚さ１ｎｍ以上が好ましく、一方、厚くすると、除去（仮保護膜除去工程Ｓ５０）の際のエッチング量が多くなって、その下の磁化固定層１１，１２にダメージを与える虞があるので、エッチング量を抑えるために厚さ５ｎｍ以下が好ましく、３ｎｍ以下がより好ましい。

【0168】

第３実施形態に係る製造方法と同様に、絶縁層６２上に、光変調素子１Ｃの第１磁化固定層１１を配置する領域と接続部５１ｃとを包括して空けたレジストマスクＰＲ１Ｂを形成する（Ｓ４１）。そして、絶縁層６２、エッチングストッパ膜６１をそれぞれエッチングにて除去して（Ｓ４２，Ｓ４３）、図２２（ａ）に示すように、基板７１Ａ（絶縁層６５、第１電極５１Ｂ（５１ｃ））を露出させる。

【0169】

図２２（ｂ）に示すように、電極接続層（導電膜）５１ａ、第１磁化固定層１１、および仮保護膜Ｃ１をそれぞれ構成する材料を連続して成膜する（Ｓ４４Ｃ）。このとき、第３実施形態に係る製造方法における磁化固定層形成工程Ｓ４０Ｂ（Ｓ４４Ｂ）と同様に、電極接続層５１ａの膜厚を調整して、絶縁層６１，６２のエッチング跡（基板７１Ａ上）に埋め込まれる仮保護膜Ｃ１の上面を絶縁層６２の上面に揃える。そして、レジストマスクＰＲ１Ｂをその上に成膜された材料と共に除去する（Ｓ４５）。これにより、画素８Ａ（図示せず）毎に第１磁化固定層１１／仮保護膜Ｃ１が形成され、その間を絶縁層６１／６２で埋められた状態となり、さらに第１磁化固定層１１の下に形成された電極接続層５１ａが接続部５１ｃに接続して電極５１Ｂが形成される。

【0170】

第１磁化固定層１１および仮保護膜Ｃ１の形成と同様に、第２磁化固定層１２および仮保護膜Ｃ２を形成する。図２２（ｃ）に示すように、絶縁層６２および仮保護膜Ｃ１の上に、光変調素子１Ｃの第２磁化固定層１２を配置する領域と接続部５２ｃとを包括して空けたレジストマスクＰＲ２Ｂを形成する（Ｓ４１）。そして、絶縁層６２、エッチングストッパ膜６１を順次エッチングして（Ｓ４２，Ｓ４３）、基板７１Ａ（絶縁層６５、第２電極５２Ｂ（５２ｃ））を露出させる。

【0171】

図２２（ｄ）に示すように、電極接続層（導電膜）５２ａ、第２磁化固定層１２、および仮保護膜Ｃ２をそれぞれ形成する材料を連続して成膜する（Ｓ４４Ｃ）。このとき、第１磁化固定層１１等の形成時と同様に、電極接続層５２ａの膜厚を調整して、絶縁層６１，６２のエッチング跡（基板７１Ａ上）に埋め込まれる仮保護膜Ｃ２の上面を絶縁層６２の上面に揃える。そして、レジストマスクＰＲ２Ｂを除去する（Ｓ４５）。これにより、図２３（ａ）に示すように、画素８Ａ（図示せず）毎に第２磁化固定層１２／仮保護膜Ｃ２が形成され、第２磁化固定層１２の下に形成された電極接続層５２ａが接続部５２ｃに接続して電極５２Ｂが形成される。さらに、第２磁化固定層１２／仮保護膜Ｃ２および先に形成された第１磁化固定層１１／仮保護膜Ｃ１の互いの間が絶縁層６１／６２で埋められ、さらに上面全体が仮保護膜Ｃ１，Ｃ２および絶縁層６２により段差のない平坦な面に形成される。

【0172】

（仮保護膜除去工程）
図２３（ｂ）に示すように、全面エッチングにより、仮保護膜Ｃ１，Ｃ２を完全に除去して、磁化固定層１１，１２を露出させる。このとき、絶縁層６２を含めて表層を一様な厚さでエッチングして、エッチング面を平坦に形成する。

【0173】

（磁化自由層形成工程）
磁化固定層１１，１２および絶縁層６２上に、障壁層２Ａ、磁化自由層３、および保護膜４３Ａをそれぞれ形成する材料を連続して成膜する（Ｓ２１Ｃ）。このとき、磁化固定層１１，１２への密着性を高くするために、表面に、第１実施形態と同様にクリーニングを行ってから障壁層２Ａを成膜することが好ましく、あるいは仮保護膜Ｃ１，Ｃ２の除去（Ｓ５０）から連続して成膜することが好ましい。そして、図２３（ｃ）に示すように、保護膜４３Ａ上の、磁化自由層３を配置する領域に、レジストマスクＰＲ３を形成する（Ｓ２２）。次に、図２３（ｄ）に示すように、エッチングにて保護膜４３Ａおよび磁化自由層３を加工して、１個ずつに分離された光変調素子１Ｃが形成される（Ｓ２３Ｃ）。

【0174】

光変調素子１Ｃの高さ（保護膜４３Ａの上面）まで絶縁材料を成膜し（Ｓ２４）、レジストマスクＰＲ３を除去する（Ｓ２５）。これにより、図２３（ｅ）に示すように、隣り合う光変調素子１Ｃ，１Ｃのそれぞれの磁化自由層３同士の間を埋める絶縁層６３が形成され、画素アレイ８０Ａ（図１４（ａ）参照）が完成する。ここでは、磁化自由層３と共に成膜された障壁層２Ａが光変調素子１Ｃ，１Ｃ間に残存しているが、障壁層２Ａは絶縁膜であるので、絶縁層６３および絶縁層６１／６２と共に、光変調素子１Ｃ，１Ｃ間（第１磁化固定層１１，１１間、第２磁化固定層１２，１２間）を絶縁する。

【0175】

磁化自由層３の成形においては、当該磁化自由層３のみをエッチングしたが（Ｓ２３Ｃ）、障壁層２Ａ、さらに第３実施形態と同様に磁化固定層１１，１２までエッチングしてもよい。また、本実施形態のように磁化固定層１１，１２を光変調素子１Ｃ（磁化自由層３）の外側でエッチングしないまたは十分な厚さで残存させることによって、電極接続層５１ａ，５２ａの一方または両方を設けない構造とすることもできる。特に、第１磁化固定層１１と第２磁化固定層１２（または第１磁化固定層１１／中間層２１と第２磁化固定層１２／中間層２２）の厚さの差がない場合には、電極接続層５１ａ，５２ａを設けずに、磁化固定層１１，１２を直接にまたは下地膜を介して電極５１Ｂ，５２Ｂの接続部５１ｃ，５２ｃに接続することができる。また、例えば図１５に示す光変調素子１Ｂのように第１磁化固定層１１／中間層２１の方が厚い場合には、その下の電極接続層５１ａは設けずに、電極接続層５２ａのみで厚さの差を埋めてもよい（図示せず）。

【0176】

絶縁層６２と仮保護膜Ｃ１，Ｃ２のエッチングレートが異なり、全面エッチング（仮保護膜除去工程Ｓ５０）により上面に段差が生じる場合は、仮保護膜Ｃ１，Ｃ２のエッチング後の絶縁層６２と磁化固定層１１，１２との上面の高さ位置が揃うように、絶縁層６２の膜厚を調整する。あるいは、絶縁層６２の成膜（Ｓ３２）において、上面の高さ位置を磁化固定層１１，１２に合わせ、絶縁層６２上に仮保護膜Ｃ１，Ｃ２と同じ膜を積層してもよい（図示せず）。この場合は、絶縁層６２のエッチング（Ｓ４２）の前に絶縁層６２上の仮保護膜をエッチングにて除去する。

【0177】

第３実施形態に係る製造方法のように、磁化固定層形成工程Ｓ４０Ｂ（図１７参照）にて中間層２１，２２を磁化固定層１１，１２と共に形成する場合も、中間層２１，２２上に仮保護膜Ｃ１，Ｃ２を成膜して、磁化自由層形成工程Ｓ２０Ｂの前に除去（Ｓ５０）してもよい。

【0178】

以上のように、第４実施形態に係る光変調素子の製造方法によれば、２つのＴＭＲ素子を備える並設デュアルピン構造のスピン注入磁化反転素子であって、互いに異なる構造の第１磁化固定層１１、第２磁化固定層１２の上に、１つの障壁層２Ａ、磁化自由層３を備える光変調素子１Ａを形成することができ、さらに、磁化自由層３に磁気光学効果の大きいＧｄ−ＦｅのようなＲＥ−ＴＭ合金を適用することができる。

【0179】

〔空間光変調器の変形例〕
なお、空間光変調器１０Ａの画素８Ａにおいて、選択素子はトランジスタに限られず、例えばダイオードが適用されてもよく、カソードを第２電極５２Ｂに、アノードをＹ電極５４に、それぞれ接続する（図示せず）。この場合に、ゲート電極５３および素子選択部９３は不要である。ダイオードは、シリコン（Ｓｉ）ダイオード等の一般的なものが挙げられる。

【0180】

また、第３、第４実施形態に係る製造方法で製造された光変調素子１Ｂ，１Ｃは、空間光変調器の画素において選択素子（トランジスタ７）に接続せず、第１、第２実施形態に係る製造方法で製造された光変調素子１，１Ａと同様に、クロスポイント型のＭＲＡＭと同じ回路構造の画素アレイの空間光変調器（図５参照）に備えることができる。この場合には、第２電極５２Ｂは、トランジスタ７を経由せずにＹ電極５４に接続して形成され、すなわち空間光変調器１０のＹ電極５２と同様の構造とする（図２、図３参照）。

【0181】

一方、第１、第２実施形態に係る製造方法で製造された光変調素子１，１Ａは、空間光変調器の画素においてトランジスタやダイオードに接続されてもよい（図示せず）。この場合は、光変調素子１を基板７１上に形成後に、さらにその上にトランジスタ等を形成することになる。ただし、トランジスタやダイオードの一般的な材料である結晶Ｓｉの形成には高温の熱処理が行われ、光変調素子１にダメージを与えるため、１５０℃程度で成膜の可能な多結晶シリコン（ｐｏｌｙ−Ｓｉ）を適用する。

【0182】

〔光変調素子のその他の構成〕
光変調素子１，１Ａ，１Ｂ，１Ｃは、２つのスピン注入磁化反転素子構造、すなわち２つの磁化固定層１１，１２（および中間層２１，２２）を備える構成としたが、３つ以上備える構成の光変調素子であっても、本発明に係る製造方法を適用することができる。このような光変調素子において、膜構造が同一の磁化固定層、または磁化固定層と中間層を備える場合は、これらを同時に形成することができる。

【0183】

以上、本発明の光変調素子の製造方法を実施するための各実施形態について述べてきたが、本発明はこれらの実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。

【実施例】

【0184】

本発明の効果を確認するために、素子構造間絶縁層６１／６２（エッチングストッパ膜６１および絶縁層６２）を模擬したサンプルに、絶縁層６２のエッチング（絶縁膜第１除去工程）を行い、その断面形状を観察した。サンプルとして、表面の算術平均粗さＲａ：０．３ｎｍのＳｉ基板上に、エッチングストッパ膜：ＭｇＯ（膜厚５ｎｍ）、絶縁層：ＳｉＯ₂（膜厚４８ｎｍ）を積層した。その上にネガレジストで幅１．１μｍの領域を空けたパターンのマスクを形成し、ＲＩＥにより、ＳｉＯ₂をエッチングレートによる換算で厚さ５３ｎｍエッチングする条件のオーバーエッチング処理をして、レジストマスクを除去した。

【0185】

前記のエッチングを行ったサンプルについて、原子間力顕微鏡（ＡＦＭ）で、表面形状を観察し、断面プロファイルをＡＦＭ像写真と共に図２４に示す。

【0186】

図２４に示すように、エッチング後のサンプルは、底面（エッチング面）が平坦かつ平滑に形成され、立ち上がりも垂直に近い順テーパ状であり、また、底面までのエッチング深さがほぼ４８ｎｍであった。これは、ＳｉＯ₂膜へのオーバーエッチングによりＳｉＯ₂膜（絶縁層）が完全に除去され、かつＭｇＯ膜（エッチングストッパ膜）により、エッチングがＳｉＯ₂膜の膜厚分の４８ｎｍの深さで、すなわちＭｇＯ／ＳｉＯ₂の界面で停止されたことを示すといえる。このことから、このＳｉＯ₂膜（絶縁層）のエッチング後に、ＭｇＯ膜（エッチングストッパ膜）を、成膜時の膜厚に基づいてイオンミリング等で浅くエッチングして、下地まで加工することなく完全に除去することができ、さらにその後に、埋込みにて磁化固定層（または磁化固定層と中間層）を好適な形状に形成することができることが確認された。

【符号の説明】

【0187】

１０，１０Ａ 空間光変調器
１，１Ａ，１Ｂ，１Ｃ 光変調素子
１１ 第１磁化固定層（磁化固定層）
１２ 第２磁化固定層（磁化固定層）
２１ 第１中間層（中間層）
２２ 第２中間層（中間層）
２Ａ 障壁層
３ 磁化自由層
４１，４２，４３Ａ 保護膜
４３ 下地膜
５１ 第１電極、Ｘ電極
５１Ｂ 第１電極、Ｘ電極
５１ａ 電極接続層（導電膜）
５２ 第２電極、Ｙ電極
５２Ｂ 第２電極
５２ａ 電極接続層（導電膜）
６１ 絶縁層、エッチングストッパ膜（第１の絶縁膜）
６２ 絶縁層（第２の絶縁膜）
６３，６４，６５ 絶縁層
７１，７１Ａ 基板
８０，８０Ａ 画素アレイ
８，８Ａ 画素
Ｓ２０，Ｓ２０Ａ，Ｓ２０Ｂ，Ｓ２０Ｃ 磁化自由層形成工程
Ｓ２１，Ｓ２１Ｂ，Ｓ２１Ｃ 磁化自由層成膜工程
Ｓ３０，Ｓ３０Ａ 絶縁膜成膜工程
Ｓ４０，Ｓ４０Ａ，Ｓ４０Ｂ，Ｓ４０Ｃ 磁化固定層形成工程
Ｓ４１ マスク工程
Ｓ４２ 絶縁層エッチング工程（絶縁膜第１除去工程）
Ｓ４３ エッチングストッパ膜エッチング工程（絶縁膜第２除去工程）
Ｓ４４，Ｓ４４Ａ，Ｓ４４Ｂ，Ｓ４４Ｃ 磁化固定層成膜工程
Ｓ４５ レジスト除去工程（リフトオフ工程）
Ｓ５０ 仮保護膜除去工程

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】