特許 6184855 パッケージ基板の分割方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6184855

(24)【登録日】2017年8月4日

(45)【発行日】2017年8月23日

(54)【発明の名称】パッケージ基板の分割方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20170814BHJP

   H01L 21/56 20060101ALI20170814BHJP

【ＦＩ】

   H01L21/78 C

   H01L21/78 F

   H01L21/56 T

【請求項の数】2

【全頁数】11

(21)【出願番号】特願2013-259143(P2013-259143)

(22)【出願日】2013年12月16日

(65)【公開番号】特開2015-115588(P2015-115588A)

(43)【公開日】2015年6月22日

【審査請求日】2016年10月17日

(73)【特許権者】

【識別番号】000134051

【氏名又は名称】株式会社ディスコ

(74)【代理人】

【識別番号】100121083

【弁理士】

【氏名又は名称】青木 宏義

(74)【代理人】

【識別番号】100138391

【弁理士】

【氏名又は名称】天田 昌行

(74)【代理人】

【識別番号】100132067

【弁理士】

【氏名又は名称】岡田 喜雅

(74)【代理人】

【識別番号】100137903

【弁理士】

【氏名又は名称】菅野 亨

(74)【代理人】

【識別番号】100150304

【弁理士】

【氏名又は名称】溝口 勉

(72)【発明者】

【氏名】佐脇 悟志

【審査官】 正山 旭

(56)【参考文献】

【文献】 特開昭５４−１１１７５７（ＪＰ，Ａ）

【文献】 特開２０１２−１３８５４８（ＪＰ，Ａ）

【文献】 特開２００９−０４９３０３（ＪＰ，Ａ）

【文献】 米国特許第０６３０９９４３（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３０１

Ｈ０１Ｌ ２１／５６

(57)【特許請求の範囲】

【請求項1】

分割予定ラインによって複数のパッケージデバイスが所定数区画されて形成されるパッケージ基板を個々のパッケージデバイスに分割するパッケージ基板の分割方法であって、
撮像手段によって各分割予定ラインの位置座標を検出し各分割予定ライン間のインデックスサイズを検出する検出工程と、
該検出工程を実施した後に、検出された該インデックスサイズがパッケージ寸法許容値範囲内か否か判断する判断工程と、
該判断工程において該インデックスサイズが該パッケージ寸法許容値範囲内であると判断した場合には、該検出工程で検出した該インデックスサイズ及び検出した各分割予定ラインの該位置座標に基づいてパッケージデバイス毎に加工手段にて分割する分割工程と、
を備えるパッケージ基板の分割方法。

【請求項2】

該判断工程において該インデックスサイズが該パッケージ寸法許容値範囲内に無いと判断した場合には、該分割予定ラインの範囲内で且つ該インデックスサイズが該パッケージ寸法許容値範囲内に入るように該各分割予定ラインの該位置座標を補正する補正工程を実施し、
該分割工程においては、補正後のインデックスサイズ及び補正後の該分割予定ラインの位置座標に基づいてパッケージデバイスを分割し、
該補正工程において該分割予定ラインの範囲内で且つ該インデックスサイズが該パッケージ寸法許容値範囲内に入るように該各分割予定ラインの該位置座標を補正することが不可能な場合には該分割工程をキャンセルすること、を特徴とする請求項１記載のパッケージ基板の分割方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＣＳＰ（Chip Size Package）、ＱＦＮ（Quad Flat Non-leaded Package）等のパッケージ基板の分割方法に関する。

【背景技術】

【0002】

ＣＳＰやＱＦＮ等のパッケージ基板は、ＩＣ、ＬＳＩ等の回路が作り込まれた複数の半導体チップを配列させ、モールド樹脂等で封止して略長方形の板状に形成されている。パッケージ基板は、切削装置によって分割予定ラインに沿って切削されて半導体チップとほぼ同一サイズのパッケージとして形成される。樹脂のモールド時には配線基板の伸縮等により分割予定ラインの位置に歪が生じるため、切削時には分割予定ラインに対するアライメント結果から切削位置を決定する、いわゆる検出アライメントが採用されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００２−０３３２９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の検出アライメントでは、分割予定ラインに沿って切削することができるが、基板の伸縮等によって分割予定ライン自体が位置ズレしていると、パッケージサイズが寸法許容値（パッケージ寸法許容値）から外れて規格外になる場合がある。例えば、パッケージデバイスがＣＰＵ（Central Processing Unit）であり、パッケージサイズが寸法許容値から大幅に外れて規格外になる場合には、ＣＰＵをマザーボードのソケットに実装することができないという問題があった。

【0005】

本発明はこのような点に鑑みてなされたものであり、パッケージサイズを寸法許容値内に収めるようにパッケージ基板を個々のパッケージデバイスに分割できるパッケージ基板の分割方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明のパッケージ基板の分割方法は、分割予定ラインによって複数のパッケージデバイスが所定数区画されて形成されるパッケージ基板を個々のパッケージデバイスに分割するパッケージ基板の分割方法であって、撮像手段によって各分割予定ラインの位置座標を検出し各分割予定ライン間のインデックスサイズを検出する検出工程と、該検出工程を実施した後に、検出された該インデックスサイズがパッケージ寸法許容値範囲内か否か判断する判断工程と、該判断工程において該インデックスサイズが該パッケージ寸法許容値範囲内であると判断した場合には、該検出工程で検出した該インデックスサイズ及び検出した各分割予定ラインの該位置座標に基づいてパッケージデバイス毎に加工手段にて分割する分割工程と、を備える。

【0007】

この構成によれば、分割予定ライン間のインデックスサイズがパッケージ寸法許容値内の場合にパッケージ基板が個々のパッケージデバイスに分割される。よって、パッケージ基板の伸縮によって分割予定ラインが位置ズレした場合でも、分割後のパッケージデバイスが規格外になることがない。

【0008】

また本発明のパッケージ基板の分割方法において、該判断工程において該インデックスサイズが該パッケージ寸法許容値範囲内に無いと判断した場合には、該分割予定ラインの範囲内で且つ該インデックスサイズが該パッケージ寸法許容値範囲内に入るように該各分割予定ラインの該位置座標を補正する補正工程を実施し、該分割工程においては、補正後のインデックスサイズ及び補正後の該分割予定ラインの位置座標に基づいてパッケージデバイスを分割し、該補正工程において該分割予定ラインの範囲内で且つ該インデックスサイズが該パッケージ寸法許容値範囲内に入るように該各分割予定ラインの該位置座標を補正することが不可能な場合には該分割工程をキャンセルする。

【発明の効果】

【0009】

本発明によれば、インデックスサイズがパッケージ寸法許容値範囲内に収まるように分割予定ラインの位置座標を補正することで、パッケージ基板が伸縮した場合でも個々のパッケージデバイスを規格内に収めるようにパッケージ基板を分割することができる。

【図面の簡単な説明】

【0010】

【図1】本実施の形態に係る切削装置の斜視図である。

【図2】本実施の形態に係る全ポイントアライメントの説明図である。

【図3】本実施の形態に係る２ポイントアライメントの説明図である。

【図4】本実施の形態に係るパッケージ基板の分割方法のフローチャートを示す図である。

【発明を実施するための形態】

【0011】

以下、添付図面を参照して、本実施の形態に係る切削装置について説明する。図１は、本実施の形態に係る切削装置の斜視図である。なお、本実施の形態に係る切削装置は、図１に示す構成に限定されない。本発明は、パッケージ基板を切削可能な切削装置であれば、どのような切削装置にも適用可能である。

【0012】

図１に示す切削装置１は、パッケージ基板Ｗ１に対して加工手段１５をアライメントした後に、パッケージ基板Ｗ１を個々のパッケージデバイス５１に分割するように構成されている。図２Ａに示すパッケージ基板Ｗ１は、略長方形の板状に形成されており、格子状の分割予定ライン５５によって複数のパッケージデバイス５１に区画されている。パッケージ基板Ｗ１は、複数のパッケージデバイス５１が所定の間隔を空けて形成されており、個々のパッケージデバイス５１の周囲には端材となるマージン領域５２が設けられている。各パッケージデバイス５１は、背面側からモールド樹脂によって封止されている。

【0013】

また、パッケージ基板Ｗ１には、分割予定ライン５５間のインデックスサイズを検出するためのアライメントターゲット５３が設けられている。アライメントターゲット５３は、各パッケージデバイス５１の縦寸法及び横寸法を規定しており、個々のパッケージデバイス５１の縦辺及び横辺に対応するようにパッケージ基板Ｗ１の外周部分に設けられている。このパッケージ基板Ｗ１では、パッケージデバイス５１毎にアライメントターゲット５３を検出する、いわゆる全ポイントアライメントが実施される。なお、図１には、図２Ａに示すパッケージ基板Ｗ１を図示しているが、図３Ａに示すパッケージ基板Ｗ２が使用されてもよい。

【0014】

図３に示すパッケージ基板Ｗ２は、複数のデバイス形成領域６４が形成されており、デバイス形成領域６４が分割予定ライン６５によって複数のパッケージデバイス６１に区画されている。よって、デバイス形成領域６４内では複数のパッケージデバイス６１が間隔なく配置され、デバイス形成領域６４の周囲にだけマージン領域６２が設けられている。パッケージ基板Ｗ２のアライメントターゲット６３は、各パッケージデバイス６１の縦寸法及び横寸法を規定しており、各パッケージデバイス６１の縦辺及び横辺に対応するようにパッケージ基板Ｗ２の外周部分に設けられている（ここでは、デバイス形成領域６４の四隅のアライメントターゲット６３のみ図示）。このパッケージ基板Ｗ２では、デバイス形成領域６４毎にアライメントターゲット６３を検出する、いわゆる２ポイントアライメントが実施される。

【0015】

図１に戻り、パッケージ基板Ｗ１の裏面には保持テープＴが貼着されており、この保持テープＴの外周には環状フレームＦが貼着されている。パッケージ基板Ｗ１は、保持テープＴを介して環状フレームＦに支持された状態で切削装置１に搬入される。なお、パッケージ基板Ｗ１は、ＣＳＰ（Chip Size Package）基板、ＱＦＮ（Quad Flat Non-leaded package）基板等のようにチップを搭載後のパッケージ基板に限らず、チップ搭載前の基板でもよい。切削装置の基台１１上には、パッケージ基板Ｗ１を保持したチャックテーブル１２をＸ軸方向に加工送りする移動機構１３が設けられている。

【0016】

移動機構１３は、基台１１上に配置されたＸ軸方向に平行な一対のガイドレール２１と、一対のガイドレール２１にスライド可能に設置されたモータ駆動のＸ軸テーブル２２とを有している。Ｘ軸テーブル２２の上部には、チャックテーブル１２が設けられている。Ｘ軸テーブル２２の背面側には、図示しないナット部が形成され、これらナット部にボールネジ２３が螺合されている。そして、ボールネジ２３の一端部には、駆動モータ２４が連結されている。駆動モータ２４によりボールネジ２３が回転駆動され、チャックテーブル１２がガイドレール２１に沿ってＸ軸方向に移動される。

【0017】

チャックテーブル１２の表面には、ポーラスセラミック材により保持面２７が形成されており、この保持面２７に生じる負圧によってパッケージ基板Ｗ１が吸引保持される。チャックテーブル１２の周囲には、エアー駆動式の４つのクランプ部２８が設けられ、各クランプ部２８によってパッケージ基板Ｗ１の周囲の環状フレームＦが挟持固定される。また、基台１１上には、移動機構１３を跨ぐように立設した門型の柱部１４が設けられている。柱部１４には、チャックテーブル１２の上方で一対の加工手段１５をＹ軸方向に割出送りすると共にＺ軸方向に昇降させる移動機構１６が設けられている。

【0018】

移動機構１６は、柱部１４の前面に対してＹ軸方向に平行な一対のガイドレール３１と、一対のガイドレール３１にスライド可能に設置されたモータ駆動の一対のＹ軸テーブル３２を有している。また、移動機構１６は、各Ｙ軸テーブル３２の前面に配置されたＺ軸方向に平行な一対のガイドレール３３と、このガイドレール３３にスライド可能に設置されたモータ駆動のＺ軸テーブル３４とを有している。各Ｚ軸テーブル３４の下部には、それぞれパッケージ基板Ｗ１に切削ブレード４３を切り込ませて分割予定ライン５５（図２参照）に沿って分割する加工手段１５が設けられている。

【0019】

各Ｙ軸テーブル３２の背面側には、図示しないナット部が形成され、これらナット部にボールネジ３５が螺合されている。また、各Ｚ軸テーブル３４の背面側には、図示しないナット部が形成され、これらナット部にボールネジ３６が螺合されている。Ｙ軸テーブル３２用のボールネジ３５、Ｚ軸テーブル３４用のボールネジ３６の一端部には、それぞれ駆動モータ３７、３８が連結されている。これら駆動モータ３７、３８によりボールネジ３５、３６が回転駆動されることで、一対の加工手段１５がガイドレール３１、３３に沿ってＹ軸方向及びＺ軸方向に移動される。

【0020】

一対の加工手段１５は、スピンドル４１の先端に切削ブレード４３を装着して構成される。切削ブレード４３はブレードカバー４２によって周囲が覆われており、ブレードカバー４２には切削部分に向けて切削水を噴射する噴射ノズルが設けられている。また、スピンドル４１には撮像手段１７が設けられており、撮像手段１７の撮像画像に基づいてパッケージ基板Ｗ１の分割予定ライン５５（図２参照）に対して切削ブレード４３がアライメントされる。加工手段１５では、複数の噴射ノズルから切削水が噴射され、切削ブレード４３によってパッケージ基板Ｗ１が分割予定ライン５５に沿って切削されることで、個々のパッケージデバイス５１に分割される。

【0021】

また、切削装置１には、装置各部を統括制御する制御手段１８が設けられている。制御手段１８は、各種処理を実行するプロセッサやメモリ等により構成される。メモリは、用途に応じてＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等の一つ又は複数の記憶媒体で構成される。メモリには、切削装置１の各種加工条件だけでなく、パッケージ基板Ｗ１に対する切削ブレード４３のアライメント用のプログラム、例えば、全ポイントアライメント用のプログラム、２ポイントアライメント用のプログラム、後述する補正処理用のプログラム等が記憶されている。

【0022】

ところで、パッケージ基板Ｗ１は、パッケージデバイス５１の背面側をモールド樹脂で封止して成形されるため、基板全体が伸縮して分割予定ライン５５（図２参照）が位置ズレする場合がある。そこで、本実施の形態に係る切削装置１では、パッケージ基板Ｗ１のモールド樹脂の封止時における伸縮分を考慮して、パッケージデバイス５１の規格寸法に収まるように分割予定ライン５５の位置座標を補正している。以下、図２Ａに示すパッケージ基板Ｗ１を用いて全ポイントアライメントについて説明し、図３Ａに示すパッケージ基板Ｗ２を用いて２ポイントアライメントについて説明する。

【0023】

なお、全ポイントアライメントを行う場合には、すべてのインデックスサイズを測長する必要があるので加工位置精度が最適になるが、アライメントに時間を要してしまう。一方、２ポイントアライメントを行う場合には、全ポイントアライメントと比較してアラインメント時間の短縮になるが、加工位置精度が全ポイントと比較して悪くなる。よって、アライメント時間と加工位置精度とを考慮して、どちらのアライメントを適用するかが判断されることが好ましい。

【0024】

図２は、本実施の形態に係る全ポイントアライメントの説明図である。図３は、本実施の形態に係る２ポイントアライメントの説明図である。なお、ここでは、Ｘ軸方向の分割予定ラインに対するアライメントについて説明するが、Ｙ軸方向の分割予定ラインに対するアライメントについても同様である。また、図３に示すパッケージ基板においては、説明の便宜上、デバイス形成領域の四隅のアライメントターゲットのみを図示しているが、アライメントターゲットは全ての分割予定ラインの外周部に設けられている。また、図２及び図３は、アライメント処理の一例に過ぎず、この構成に限定されない。

【0025】

先ず、全ポイントアライメントについて説明する。図２Ａに示すように、パッケージ基板Ｗ１は、上記したように矩形状の複数のパッケージデバイス５１が間隔を空けて配置されている。各パッケージデバイス５１は、縦方向（Ｙ軸方向）のパッケージ寸法が５．０［ｍｍ］、パッケージ寸法許容値が±０［ｍｍ］、加工位置許容値が±０．１５［ｍｍ］に設定されている。パッケージ寸法とは、予め設定されたパッケージデバイス５１の設計値である。パッケージ寸法許容値とは、パッケージデバイス５１の規格限界値である。加工位置許容値とは、パッケージ性能を維持できる分割予定ライン５５の位置座標の補正限界値である。

【0026】

また、本実施の形態に係る分割予定ライン５５は、切削ブレード４３（図１参照）のブレード幅の設計値に加工位置許容値を持たせた所定幅を有するものである。よって、分割予定ライン５５の範囲とは、切削ブレード４３によってパッケージ基板Ｗ１が切り込まれる場合に、パッケージ性能を維持できる範囲を示している。

【0027】

この場合、パッケージデバイス５１の実際のインデックスサイズ（測長結果）がパッケージ寸法に対するパッケージ寸法許容値範囲内であれば、パッケージデバイス５１の規格内とされる。パッケージデバイス５１の実際のインデックスサイズがパッケージ寸法許容値を超過した場合でも、超過量がパッケージ寸法の加工位置許容値範囲内であれば、パッケージ寸法許容範囲内に収めるように分割予定ライン５５の位置座標（加工位置）を補正することが可能である。なお、加工位置許容値内での補正であれば、分割後のパッケージデバイス５１のパッケージ性能が低下することがない。

【0028】

全ポイントアライメントでは、撮像手段１７（図１参照）によってパッケージ基板Ｗ１の外周部分に位置するアライメントターゲット５３が撮像されて、分割予定ライン５５の位置座標が検出される。この分割予定ライン５５の位置座標からパッケージデバイス５１の縦寸法となる分割予定ライン５５間のインデックスサイズが検出される。パッケージ寸法とインデックスサイズとが比較され、設計値であるパッケージ寸法に対する測長値であるインデックスサイズの超過量が算出される。そして、インデックスサイズの超過量が、規格限界値であるパッケージ寸法許容値範囲内か否かが判断される。

【0029】

インデックスサイズの超過量がパッケージ寸法許容値範囲内の場合には、現状のインデックスサイズ及び分割予定ライン５５の位置座標に基づいて切削加工される。一方、インデックスサイズの超過量がパッケージ寸法許容値範囲外の場合には、加工位置許容値の範囲内（分割予定ライン５５の範囲内）で分割予定ライン５５の位置座標が補正される。これにより、補正後の分割予定ライン５５の位置座標がパッケージ寸法許容値範囲内に入り、補正後のインデックスサイズ及び補正後の分割予定ライン５５の位置座標に基づいて切削加工される。また、インデックスサイズの超過量が、加工位置許容値ではパッケージ寸法許容値内に入るように補正できない場合には、分割予定ライン５５が切削加工されない。

【0030】

例えば、図２Ｂでは、測長したパッケージデバイス５１ａのインデックスサイズは４．９［ｍｍ］、パッケージデバイス５１ｂのインデックスサイズは５．４［ｍｍ］である。パッケージ寸法が５．０［ｍｍ］であるため、パッケージ寸法に対してパッケージデバイス５１ａのインデックスサイズは−０．１［ｍｍ］収縮し、パッケージデバイス５１ｂのインデックスサイズは＋０．４［ｍｍ］伸長している。いずれのパッケージデバイス５１ａ、５１ｂのインデックスサイズの伸縮量も、パッケージ寸法許容値範囲の０［ｍｍ］を超えている。したがって、現状のパッケージデバイス５１ａ、５１ｂは共に規格外になっている。

【0031】

図２Ｃに示すように、パッケージ寸法許容値に対するパッケージデバイス５１ａのインデックスサイズの収縮量は−０．１［ｍｍ］なので、加工位置許容値の±０．１５［ｍｍ］で補正可能である。この場合、一対の分割予定ライン５５ａ、５５ｂの個々の収縮分は−０．０５［ｍｍ］である。よって、インデックスサイズの収縮分をキャンセルするように、一対の分割予定ライン５５ａ、５５ｂの位置座標がそれぞれ伸長方向に＋０．０５［ｍｍ］だけ補正される。これにより、分割予定ライン５５ａ、５５ｂの位置座標がパッケージ寸法許容値範囲内に収められ、補正後の分割予定ライン５５ａ、５５ｂに沿って切削加工される。

【0032】

また、パッケージ寸法許容値に対するパッケージデバイス５１ｂのインデックスサイズの伸長量は＋０．４［ｍｍ］なので、加工位置許容値の±０．１５［ｍｍ］で補正することができない。この場合、一対の分割予定ライン５５ｃ、５５ｄの個々の伸長分は＋０．２［ｍｍ］である。よって、インデックスサイズの伸長分をキャンセルするように一対の分割予定ライン５５ｃ、５５ｄの位置座標をそれぞれ加工位置許容値（−０．０７５［ｍｍ］）で収縮方向に補正しても、パッケージ寸法許容値内に収めることができない。よって、パッケージ基板Ｗ１の分割工程では、パッケージデバイス５１ｂの分割予定ライン５５ｃ、５５ｄを無視して切削加工が行われる。

【0033】

続いて、２ポイントアライメントについて説明する。図３Ａに示すように、パッケージ基板Ｗ２は、上記したように各デバイス形成領域６４において複数のパッケージデバイス６１が間隔無く配置されている。各パッケージデバイス６１は、縦方向（Ｙ軸方向）のパッケージ寸法が３８．０［ｍｍ］、パッケージ寸法許容値が±０．２［ｍｍ］、加工位置許容値が±１．０［ｍｍ］に設定されている。

【0034】

２ポイントアライメントでは、撮像手段１７（図１参照）によってデバイス形成領域６４の四隅に位置するアライメントターゲット６３が撮像されて、デバイス形成領域６４の分割予定ライン６５の位置座標が検出される。この分割予定ライン６５の位置座標からデバイス形成領域６４の縦寸法となる分割予定ライン６５間のインデックスサイズが検出される。個々のパッケージデバイス６１のインデックスサイズは、デバイス形成領域６４全体の測長したサイズをパッケージデバイス６１の数で等分することで求められる。そして、パッケージ寸法とインデックスサイズとが比較され、インデックスサイズの超過量が、規格限界値であるパッケージ寸法許容値範囲内か否かが判断される。

【0035】

インデックスサイズの超過量がパッケージ寸法許容値範囲内の場合には、現状のインデックスサイズ及び分割予定ライン６５の位置座標に基づいて切削加工される。一方、インデックスサイズの超過量がパッケージ寸法許容値範囲外の場合には、加工位置許容値の範囲内（分割予定ライン６５の範囲内）で分割予定ライン６５の位置座標が補正される。これにより、補正後の分割予定ライン６５の位置座標がパッケージ寸法許容値範囲内に入り、補正後のインデックスサイズ及び補正後の分割予定ライン６５の位置座標に基づいて切削加工される。また、インデックスサイズの超過量が、加工位置許容値ではパッケージ寸法許容値内に入るように補正できない場合には、分割予定ライン６５が切削加工されない。

【0036】

例えば、図３Ｂでは、デバイス形成領域６４のインデックスサイズを等分した各パッケージデバイス６１ａ−６１ｄのインデックスサイズは３８．５［ｍｍ］である。パッケージ寸法が３８．０［ｍｍ］であるため、パッケージ寸法に対して各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量はそれぞれ＋０．５［ｍｍ］である。この各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量は、パッケージ寸法許容値範囲の±０．２［ｍｍ］を＋０．３［ｍｍ］だけ超えている。したがって、現状のパッケージデバイス６１ａ−６１ｄは全て規格外になっている。

【0037】

図３Ｃに示すように、パッケージ寸法許容値に対する各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量はそれぞれ＋０．３［ｍｍ］である。各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量は、加工位置許容値の±１．０［ｍｍ］で補正可能である。この場合、各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量は、上から３列目の中心の分割予定ライン６５ｃを基準に補正される。すなわち、中心の分割予定ライン６５ｃの位置座標は補正されず、各パッケージデバイス６１ａ−６１ｄのインデックスサイズの伸長量をキャンセルするように、残りの分割予定ライン６５ａ、６５ｂ、６５ｄ、６５ｅが補正される。

【0038】

上から２列目、４列目の分割予定ライン６５ｂ、６５ｄの位置座標は、収縮方向にそれぞれ−０．３［ｍｍ］だけ補正される。また、上から１列目、５列目の分割予定ライン６５ａ、６５ｅの位置座標は、上から２列目、４列目の分割予定ライン６５ｂ、６５ｄの補正量も考慮して収縮方向に−０．６［ｍｍ］だけ補正される。これにより、分割予定ライン６５ａ−６５ｄの位置座標がパッケージ寸法許容値範囲内に収められ、補正後の分割予定ライン６５に沿って切削加工される。

【0039】

ここで、図４を参照して、パッケージ基板の分割方法の流れについて説明する。図４は、本実施の形態に係るパッケージ基板の分割方法のフローチャートを示す図である。なお、図４は、パッケージ基板の分割方法の一例を示すものであり、この内容に限定されるものではない。なお、ここでは図２に示すパッケージ基板を分割する場合を例示して説明する。

【0040】

図４に示すように、先ず検出工程が実施される（ステップＳＴ０１）。検出工程では、撮像手段１７（図１参照）によって各分割予定ライン５５（図２参照）の位置座標が検出され、各分割予定ライン５５間のインデックスサイズが検出される。検出工程が実施された後には判断工程が実施される（ステップＳＴ０２）。判断工程では、検出工程で検出されたインデックスサイズがパッケージ寸法許容値範囲内か否かが判断される。判断工程において、インデックスサイズがパッケージ寸法許容値範囲内であると判断された場合（ステップＳＴ０２でＹｅｓ）、分割工程が実施される（ステップＳＴ０３）。分割工程では、検出工程で検出された現状のインデックスサイズ及び各分割予定ライン５５の位置座標に基づいてパッケージ基板Ｗ１が加工手段１５（図１参照）によって分割される。

【0041】

判断工程において、インデックスサイズがパッケージ寸法許容値内に無いと判断された場合（ステップＳＴ０２でＮｏ）、補正工程が実施される（ステップＳＴ０４）。補正工程では、インデックスサイズがパッケージ寸法許容値範囲内に入るように、分割予定ライン５５の範囲内（加工位置許容値の範囲内）で分割予定ライン５５の位置座標を補正可能か否かが判断される。補正工程で分割予定ライン５５を補正可能な場合（ステップＳＴ０４でＹｅｓ）、分割予定ライン５５の位置座標が補正される（ステップＳＴ０５）。そして、補正後の分割予定ライン５５の位置座標で分割工程が実施される（ステップＳＴ０３）。

【0042】

補正工程で分割予定ライン５５を補正できない場合（ステップＳＴ０４でＮｏ）、分割予定ライン５５の位置座標が補正されることがなく、この分割予定ライン５５に対しては分割工程がキャンセルされる。なお、ステップＳＴ０２からステップＳＴ０５までの処理は、全ての分割予定ライン５５に対して実施される。また本実施の形態に係るパッケージ基板Ｗ１の分割方法では、補正工程を実施する内容を例示して説明したが、この構成に限定されない。パッケージ基板Ｗ１の分割方法は、補正工程を備えなくてもよい。すなわち、判断工程においてインデックスサイズがパッケージ許容値範囲内の場合のみ分割予定ライン５５に沿って分割するようにして、ステップＳＴ０４、０５を省略してもよい。

【0043】

以上のように、本実施の形態に係るパッケージ基板Ｗ１の分割方法は、分割予定ライン５５間のインデックスサイズがパッケージ寸法許容値内の場合には、現状の分割予定ライン５５の位置座標でパッケージ基板Ｗ１が個々のパッケージデバイス５１に分割される。分割予定ライン５５間のインデックスサイズがパッケージ寸法許容値内に無い場合には、パッケージ性能に影響が無い範囲で分割予定ライン５５の位置座標が補正される。そして、補正後の分割予定ライン間のインデックスサイズがパッケージ寸法許容値範囲内に収められて、パッケージ基板Ｗ１が個々のパッケージデバイス５１に分割される。この場合、パッケージ性能に影響が生じる範囲では分割予定ライン５５の位置座標が補正されることがない。よって、パッケージ基板Ｗ１の伸縮によって分割予定ライン５５が位置ズレした場合でも、分割後のパッケージデバイス５１が規格外になることがなく、さらにパッケージ性能が悪化することがない。また、パッケージ基板Ｗ２についても同様な効果を得ることが可能である。

【0044】

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。

【0045】

例えば、本実施の形態に係るパッケージ基板Ｗ１の分割方法では、補正工程においてインデックスサイズがパッケージ寸法許容値範囲内に入るように、分割予定ライン５５、６５の範囲内（加工位置許容値の範囲内）で分割予定ライン５５、６５の位置座標を補正可能か否かが判断される構成としたが、この構成に限定されない。判断工程において補正可能か否かが判断されてもよい。

【産業上の利用可能性】

【0046】

以上説明したように、本発明は、パッケージサイズを寸法許容値内に収めるようにパッケージ基板を個々のパッケージデバイスに分割できるという効果を有し、特にＣＳＰ（Chip Size Package）、ＱＦＮ（Quad Flat Non-leaded Package）等のパッケージ基板の分割方法に有用である。

【符号の説明】

【0047】

１ 切削装置
１５ 加工手段
１７ 撮像手段
４３ 切削ブレード
５１、６１ パッケージデバイス
５３、６３ アライメントターゲット
５５、６５ 分割予定ライン
Ｗ１、Ｗ２ パッケージ基板

【図1】

【図2】

【図3】

【図4】