特許 6206862 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6206862

(24)【登録日】2017年9月15日

(45)【発行日】2017年10月4日

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/872 20060101AFI20170925BHJP

   H01L 29/47 20060101ALI20170925BHJP

   H01L 29/41 20060101ALI20170925BHJP

【ＦＩ】

   H01L29/48 F

   H01L29/48 D

   H01L29/44 Y

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2012-125254(P2012-125254)

(22)【出願日】2012年5月31日

(65)【公開番号】特開2013-251406(P2013-251406A)

(43)【公開日】2013年12月12日

【審査請求日】2015年5月22日

【前置審査】

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】辻 崇

(72)【発明者】

【氏名】木下 明将

(72)【発明者】

【氏名】岩室 憲幸

(72)【発明者】

【氏名】福田 憲司

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２０１２−０６９７９８（ＪＰ，Ａ）

【文献】 特開２００８−０３４６４６（ＪＰ，Ａ）

【文献】 特開２０１１−１６５８５６（ＪＰ，Ａ）

【文献】 国際公開第２０１３／１６１４４９（ＷＯ，Ａ１）

【文献】 特表２００８−５１８４４５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／４７

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／８７２

(57)【特許請求の範囲】

【請求項1】

第１導電型ワイドバンドギャップ半導体基板と、
前記第１導電型ワイドバンドギャップ半導体基板の表面に堆積された、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層と、
前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第１の第２導電型半導体領域と、
前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と、前記金属膜上に形成され前記金属膜より厚い電極用金属膜と、前記第１の第２導電型半導体領域とで構成された素子構造と、
前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ、前記素子構造の周辺部を囲む第２の第２導電型半導体領域と、
前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する、第３の第２導電型半導体領域と、
前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜と、
を備え、
前記第１の第２導電型半導体領域は、前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く、
前記第１または第２の第２導電型半導体領域は、印加する逆バイアス電圧に対応してあらかじめ定められた所定以上のアクセプタ濃度を有し、
前記第３の第２導電型半導体領域は、前記第２の第２導電型半導体領域よりも低いアクセプタ濃度であり、かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接しており、
前記金属膜の端部は、前記第２の第２導電型半導体領域の一部に接し、前記絶縁膜上に延在し、前記金属膜の外端部および前記電極用金属膜の外端部は、前記第２の第２導電型半導体領域上にのみ位置することを特徴とする炭化珪素半導体装置。

【請求項2】

前記第１または第２の第２導電型半導体領域の前記アクセプタ濃度は、逆バイアス電圧が５Ｖのとき、８×１０¹⁷（ｃｍ^-3）より大きいことを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項3】

第１導電型ワイドバンドギャップ半導体基板の表面に、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層を堆積する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に、第１の第２導電型半導体領域を選択的に形成する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と、前記金属膜上に形成され前記金属膜より厚い電極用金属膜と、前記第１の第２導電型半導体領域とで素子構造を形成する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第１の第２導電型半導体領域の周辺部を囲むように、第２の第２導電型半導体領域を選択的に形成する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する、前記第２の第２導電型半導体領域よりも不純物濃度の低い第３の第２導電型半導体領域を選択的に形成する工程と、
前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜を形成する工程と、
を含み、
前記第１の第２導電型半導体領域は、前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く、前記第１または第２の第２導電型半導体領域は、印加する逆バイアス電圧に対応してあらかじめ定められた所定以上のアクセプタ濃度を有し、
前記第３の第２導電型半導体領域は、前記第２の第２導電型半導体領域よりも低いアクセプタ濃度を有し、かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接するよう形成し、
前記金属膜の端部を、前記第２の第２導電型半導体領域の一部に接し、前記絶縁膜上に延在し、前記金属膜の外端部および前記電極用金属膜の外端部は、前記第２の第２導電型半導体領域上にのみ位置するように設けたことを特徴とする炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素半導体（ＳｉＣ）は、シリコン半導体（Ｓｉ）と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、絶縁破壊電界強度の３乗に逆比例する。このため、例えば、広く用いられている４Ｈ型と呼ばれる炭化珪素半導体においては、オン抵抗をシリコン半導体の数１００分の１に抑制することができる。また、放熱が容易となる大きな熱伝導度の特性も有している。このように、ＳｉＣは、次世代の低損失な電力用半導体素子として期待されており、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＰＮダイオード、ＩＧＢＴ、ＧＴＯなど様々な構造の炭化珪素半導体素子が開発されている。

【0003】

これらのうちのショットキーバリアダイオードは、ユニポーラデバイスであることから、ターンオフ時の逆回復電流が非常に小さく、Ｓｉ−ｐｉｎダイオードの置き換えとして期待されている。

【0004】

ショットキーバリアダイオードの作製の概略を以下に説明する。まず、低抵抗ｎ型４Ｈ−ＳｉＣ基板上に、膜厚１０μｍ、ドナー濃度１×１０¹⁶ｃｍ^-3のｎ型エピタキシャル層を成長し形成させる。このｎ型エピタキシャル層上にリング状に、濃度１０¹⁷ｃｍ^-3台のｐ型ウェル領域を形成する。このｐ型ウェル領域の外側に、ｐ型ウェル領域より低濃度のｐ型ウェル領域を設けてもよい。さらに、低濃度のｐ型ウェル領域の外側に複数の低濃度のｐ型ウェル領域を設けてもよい。ｐ型ウェル領域は、Ａｌイオン注入、および１６００℃以上の高温でアニールにより形成される。ｐ型ウェル領域は、素子終端構造と呼ばれ、素子終端での電界を緩和させて耐圧劣化を防ぐ機能を有する。

【0005】

また素子によっては、ｎ型エピタキシャル層上において、ｐ型ウェル領域で囲まれた内部の領域に部分的にアクセプタ濃度１×１０¹⁸ｃｍ^-3以上で複数のｐ型ウェル領域を所定間隔で形成することがある。この構造はＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオードと呼ばれる。これにより、ｐ型ウェル領域間で挟まれたｎ型領域を逆バイアス時にピンチオフできるため、逆方向のリーク電流を低減できる利点を有する。隣接するｐ型ウェル領域同士の間隔は、ｐ型ウェル間に挟まれたｎ領域をピンチオフできるように数μｍ程度の寸法としている。

【0006】

その後、ｐ型ウェル領域の一部、およびその内側の領域を除いてパターニングされた酸化膜を形成し、酸化膜にオーバーハングするようにショットキーメタルを形成する。ＪＢＳのｐ型ウェル領域の表面には、オーミック電極が形成されることがあるが、工程数が増加し、作製コスト増加につながるため、一般にはＪＢＳのｐ型ウェル領域の表面もショットキーメタルで被覆され、ショットキー接触となっている。この後、Ａｌメタル、ポリイミド、裏面メタル（裏面電極）を順次形成してショットキーダイオードが完成する。

【0007】

上記のように作製されたショットキーダイオードのＡｌメタルのアノード電極に印加する正バイアスを増加させると、これに伴って順方向電流が増加するが、最後には自身の発熱によりショットキーメタルとＳｉＣの界面で反応が起き（Ｔｉのシリサイド化あるいはカーバイド化）、ショットキー障壁高さが低下する。これにより、さらに電流が流れるようになり、自己発熱し、界面反応が進む正のフィードバックがかる形となり、最終的には熱破壊に至る。この時の順方向電流をサージ電流と呼ぶ。このようなサージ電流に対する耐性を高めたワイドバンドギャップ半導体が開示されている（例えば、下記特許文献１参照。）。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１１−１５１２０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、ある半導体装置によっては、順方向電流Ｉ_F,SMをできるだけ上げることが要求される。例えば、半導体装置がチップを並列接続させて構成する場合には、ターンオン時に全電流が一つのチップに集中することが考えられ、順方向電流Ｉ_F,SMが十分大きくないとこのチップが破壊する問題が生じる。

【0010】

順方向電流Ｉ_F,SMを増加させる方法の一つとして、ｐ型ウェル領域上にオーミック電極を形成することにより、ｐｎ接合のポテンシャルが内蔵電位Ｖ_BIを越える２．５Ｖ以上で正孔がｎ型ドリフト層内に注入される。しかし、この手法ではオーミック電極を形成する必要があり、生産コストが増加するという問題があった。

【0011】

この発明は、上述した従来技術による問題点を解消するため、順方向電流を十分大きくでき耐圧を高めることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

上記目的を達成するため、この発明にかかる炭化珪素半導体装置は、第１導電型ワイドバンドギャップ半導体基板と、前記第１導電型ワイドバンドギャップ半導体基板の表面に堆積された、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層と、前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第１の第２導電型半導体領域と、前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と、前記金属膜上に形成され前記金属膜より厚い電極用金属膜と、前記第１の第２導電型半導体領域とで構成された素子構造と、前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ、前記素子構造の周辺部を囲む第２の第２導電型半導体領域と、前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する、第３の第２導電型半導体領域と、前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜と、を備え、前記第１の第２導電型半導体領域は、前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く、前記第１または第２の第２導電型半導体領域は、印加する逆バイアス電圧に対応してあらかじめ定められた所定以上のアクセプタ濃度を有し、前記第３の第２導電型半導体領域は、前記第２の第２導電型半導体領域よりも低いアクセプタ濃度であり、かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接しており、前記金属膜の端部は、前記第２の第２導電型半導体領域の一部に接し、前記絶縁膜上に延在し、前記金属膜の外端部および前記電極用金属膜の外端部は、前記第２の第２導電型半導体領域上にのみ位置することを特徴とする。

【0013】

また、前記第１または第２の第２導電型半導体領域の前記アクセプタ濃度は、逆バイアス電圧が５Ｖのとき、８×１０¹⁷（ｃｍ^-3）より大きいことを特徴とする。

【0014】

また、この発明にかかる炭化珪素半導体装置の製造方法は、第１導電型ワイドバンドギャップ半導体基板の表面に、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層を堆積する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に、第１の第２導電型半導体領域を選択的に形成する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成する金属膜と、前記金属膜上に形成され前記金属膜より厚い電極用金属膜と、前記第１の第２導電型半導体領域とで素子構造を形成する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第１の第２導電型半導体領域の周辺部を囲むように、第２の第２導電型半導体領域を選択的に形成する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第２の第２導電型半導体領域の周辺部を囲み接合終端構造を構成する、前記第２の第２導電型半導体領域よりも不純物濃度の低い第３の第２導電型半導体領域を選択的に形成する工程と、前記第２の第２導電型半導体領域の一部から前記周辺部を覆う絶縁膜を形成する工程と、を含み、前記第１の第２導電型半導体領域は、前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域よりもアクセプタ濃度が高く、前記第１または第２の第２導電型半導体領域は、印加する逆バイアス電圧に対応してあらかじめ定められた所定以上のアクセプタ濃度を有し、前記第３の第２導電型半導体領域は、前記第２の第２導電型半導体領域よりも低いアクセプタ濃度を有し、かつ前記第２の第２導電型半導体領域および前記第３の第２導電型半導体領域が接するよう形成し、前記金属膜の端部を、前記第２の第２導電型半導体領域の一部に接し、前記絶縁膜上に延在し、前記金属膜の外端部および前記電極用金属膜の外端部は、前記第２の第２導電型半導体領域上にのみ位置するように設けたことを特徴とする。

【0015】

上述した発明によれば、第１または第２の第２導電型半導体領域は、所定以上のアクセプタ濃度を有するため、逆バイアス電圧を減少でき、順方向サージ電流を大きくできる。

【発明の効果】

【0016】

本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、順方向電流を十分大きくでき耐圧を高めることができるという効果を奏する。

【図面の簡単な説明】

【0017】

【図1】実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。

【図2】実施例によるＶ−Ｉ特性を示す図表である。

【図3】ｐ⁺型領域のアクセプタ濃度と逆バイアス電圧との関係を示す図表である。

【図4】活性領域周辺部（エッジ部）に設けられる活性領域を囲む耐圧構造部のｐ⁺型領域を示す断面図である。

【発明を実施するための形態】

【0018】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。

【0019】

（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、接合障壁ショットキー（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造のダイオードを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ⁺型炭化珪素基板（ワイドバンドギャップ半導体基板）１の主面上にｎ型炭化珪素エピタキシャル層（ワイドバンドギャップ半導体堆積層）２が堆積されている。

【0020】

ｎ⁺型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度で例えば窒素がドーピングされてなる低濃度ｎ型ドリフト層である。以下、ｎ⁺型炭化珪素基板１単体、またはｎ⁺型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２とを併せて炭化珪素半導体基体とする。ｎ型炭化珪素エピタキシャル層２のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体のおもて面側）の表面層には、リング状のｐ型領域３が設けられ、このｐ型領域３の外周にはｐ^-型領域４が設けられている。また、ｐ型領域３の内周にはｐ⁺型領域５が設けられている。

【0021】

ｐ型領域３（第２の第２導電型半導体領域）は、活性領域周辺部に設けられ活性領域を囲む耐圧構造部に設けられている。耐圧構造部は、耐圧を保持する領域である。また、ｐ型領域３は、ダイオードの素子構造が形成された活性領域側に設けられ、ｎ型炭化珪素エピタキシャル層２とショットキー接合を形成するショットキー電極７に接する。ショットキー電極７については後述する。

【0022】

ｐ型領域３は、ｐ^-型領域４よりも高い不純物濃度で例えばアルミニウム（Ａｌ）がドーピングされてなる。ｐ型領域３の不純物濃度は、後述するように、所定の濃度以上であることが好ましい。その理由は、本発明の効果が顕著にあらわれるからである。ｐ型領域３は、ｎ型炭化珪素エピタキシャル層２とショットキー電極７との接合端部の電界集中を回避する機能を有する。また、ｐ^-型領域４は、活性領域の周辺部においてさらに電界を分散させる機能を有する。ｐ⁺型領域５およびｐ^-型領域４は、それぞれ例えばアルミニウムがドーピングされてなる。

【0023】

ｐ⁺型領域（第１の第２導電型半導体領域）５は、活性領域に所定の間隔で複数設けられ、ＪＢＳ構造（素子構造）を構成する。また、ｐ⁺型領域５は、ｐ型領域３と離れて設けられる。ｐ^-型領域（第３の第２導電型半導体領域）４は、ｐ型領域３の周辺部に接し、当該ｐ型領域３を囲むように設けられ、接合終端（ＪＴＥ）構造を構成する。すなわち、活性領域側から耐圧構造部へ向かって、ｐ型領域３およびｐ^-型領域４の順で並列に配置されている。

【0024】

耐圧構造部上には、ｐ型領域３のｐ^-型領域４側およびｐ^-型領域４を覆うように層間絶縁膜６が設けられている。ｎ⁺型炭化珪素基板１のｎ型炭化珪素エピタキシャル層２側に対して反対側の表面（炭化珪素半導体基体の裏面）には、ｎ⁺型炭化珪素基板１とオーミック接合を形成する裏面電極（オーミック電極）１０が設けられている。裏面電極１０は、カソード電極を構成する。ｎ型炭化珪素エピタキシャル層２のｎ⁺型炭化珪素基板１側に対して反対側の表面（炭化珪素半導体基体のおもて面）には、アノード電極を構成するショットキー電極７が設けられている。ショットキー電極７は、活性領域から耐圧構造部の一部にわたって設けられている。

【0025】

具体的には、ショットキー電極７は、活性領域において露出するｎ型炭化珪素エピタキシャル層２の表面（炭化珪素半導体基体のおもて面）全面を覆い、活性領域の周辺部においてｐ型領域３に接する。また、ショットキー電極７は、活性領域から耐圧構造部へと延在して設けられ、層間絶縁膜６上に張り出している。そして、ショットキー電極７は、層間絶縁膜６を介してｐ型領域３を覆う。すなわち、ショットキー電極７の最も耐圧構造部側の端部は、ＪＴＥ構造用のｐ型領域３上で終端している。

【0026】

ショットキー電極７は、次の材料でできているのがよい。その理由は、本発明の効果が顕著にあらわれるからである。ショットキー電極７は、例えば、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウムまたはシリコンでできているのがよい。または、ショットキー電極７は、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウムおよびシリコンのうちの２元素または３元素を含む複合膜でできているのがよい。特に、ショットキー電極７は、チタン（Ｔｉ）、アルミニウムまたはシリコンでできている、もしくは、チタン、アルミニウムおよびシリコンのうちの２元素または３元素を含む複合膜であるのが好ましい。さらに好ましくは、ショットキー電極７は、ｎ型炭化珪素エピタキシャル層２とショットキー接合を形成する部分が例えばチタン（Ｔｉ）でできているのがよい。

【0027】

ショットキー電極７とｎ型炭化珪素エピタキシャル層２とのショットキー障壁高さは、実施の形態にかかる炭化珪素半導体装置を高耐圧半導体装置として使用する場合には、例えば１ｅＶ以上であるのが好ましい。また、ショットキー電極７のショットキー障壁高さは、実施の形態にかかる炭化珪素半導体装置を電源装置として使用する場合には、例えば０．５ｅＶ以上１ｅＶ未満であるのが好ましい。

【0028】

ショットキー電極７上には、例えばアルミニウムでできた電極パッド８が設けられている。電極パッド８は、活性領域から耐圧構造部へと延在し、かつその最も耐圧構造部側の端部はショットキー電極７上で終端している。ＪＴＥ構造上には、ショットキー電極７および電極パッド８の最も耐圧構造部側の各端部を覆うように、例えばポリイミドからなるパッシベーション膜などの保護膜９が設けられている。保護膜９は、放電防止の機能を有する。

【0029】

図２は、実施例によるＶ−Ｉ特性を示す図表である。横軸はショットキーダイオードのＡｌメタルのアノード電極に印加する正バイアスＶ_F（Ｖ）、縦軸は順方向電流Ｉ_F（Ａ／ｃｍ²）である。図２中、例えば、Ｖ₃＝３．５Ｖ、Ｖ₂＝４Ｖ、Ｖ₁＝５Ｖ、Ｉ₁＝５４０Ａ／ｃｍ²、Ｉ₂＝６７５Ａ／ｃｍ²、Ｉ₃＝７７１Ａ／ｃｍ²である。

【0030】

１．アノード電極（ショットキー電極）７がｎ型炭化珪素エピタキシャル層２との界面の全てでショットキー接合である場合（比較例）
この場合、正バイアスＶ_Fの増加により、順方向電流Ｉ_Fも増加し、発熱する。最終的には、自己発熱により、ショットキー接合での反応、例えば、Ｔｉ＋ＳｉＣ→ＴｉＣ＋Ｓｉなどで合金化してショットキー障壁高さ（φ_B）が低くなる。これにより、順方向電流Ｉ_Fが増加し、自己発熱し、順方向電流Ｉ_Fが増加する正のフィードバックが生じ破壊に至る。この際の特性は、図２中、０→Ｑ→Ｒ→Ａの軌跡で表される。

【0031】

２．十分高いアクセプタ濃度をもつｐ⁺型領域５がアノード電極（ショットキー電極）７の一部に設けられている場合（実施例）
ある逆バイアス電圧Ｖ_Kにて、ショットキー電極７とｐ⁺型領域５との逆バイアスに印加されているショットキー界面において、アバランシェ降伏により正孔がｐ⁺型領域５に流れる。この正孔がｐ⁺型領域５からｎ型炭化珪素エピタキシャル層２に注入され、伝導度変調により、正バイアスＶ_Fが低減する。このため、以降は、順方向電流Ｉ_Fの増加により図中ＲからＳに至るように正バイアスＶ_Fが低減し、Ｒ−Ｓ−Ｂの軌跡となる。このときの発熱量は、Ｐ＝Ｖ₁Ｉ₁＝Ｖ₂Ｉ₂により、一定となる。そして、Ｉ₂＝（Ｖ₁／Ｖ₂）Ｉ₁＞Ｉ₁となるため、順方向（サージ）電流Ｉ_F,SMは向上する。

【0032】

３．ｐ⁺型領域５のアクセプタ濃度について
図３は、ｐ⁺型領域のアクセプタ濃度と逆バイアス電圧との関係を示す図表である。上記２．において、逆バイアス電圧Ｖ_K＜Ｖ₁となることが重要である。ｐ⁺型領域５のアクセプタ濃度（Ｎ_A）に依存する。Ｎ_Aが大であるほど、逆バイアス電圧Ｖ_Kは減少する。逆バイアス電圧Ｖ_K＝Ｖ₁＝５Ｖとしたとき、図３に基づき、逆バイアス電圧Ｖ_Kとアクセプタ濃度Ｎ_Aの関係を導出する。図５において、逆バイアス電圧Ｖ_Kを５Ｖ以下とするために、Ｎ_A＞８×１０¹⁷（ｃｍ^-3）すればよい。ここで、エッジのｐ型領域３は、ｐ^-型の領域であってもよい。

【0033】

４．ｐ型領域３をｐ⁺型領域としてもよい。
図４は、活性領域周辺部（エッジ部）に設けられる活性領域を囲む耐圧構造部のｐ⁺型領域４３を示す断面図である。図４に示すように、エッジにｐ⁺型領域４３、ｐ型領域４４、ｐ^-型領域４５を設けることにより、逆バイアス電圧Ｖ_K＜Ｖ₁で正孔がｐ⁺型領域４３に流入する。エッジ部にｐ⁺型領域４３を設けない場合、活性領域に正孔が注入されるが、ショットキー電極７の終端にｐ⁺型領域４３を設けると、隣接するエッジ部のｐ型領域４４、ｐ^-型領域４５に正孔が流れて、ｎ型炭化珪素エピタキシャル層２への正孔注入領域が活性部とエッジ部の両方となる。これにより、伝導度変調効果がより大きな面積で得られるようになり、より低抵抗化できるようになる。この構成によれば、図２に示す０→Ｑ→Ｒ−Ｓ−Ｃの軌跡の特性が得られる。そして、Ｉ₃＝（Ｖ₂／Ｖ₃）Ｉ₂＞Ｉ₂となり、さらに順方向サージ電流Ｉ_F,SMを増加できる。

【0034】

以上、説明したように、実施の形態によれば、活性領域周辺に設ける耐圧構造部のｐ型領域の濃度を所定の濃度以上とすることにより、ショットキー構造における順方向サージ電流Ｉ_F,SMを増加させることができ、耐圧を向上できるようになる。したがって、半導体装置の信頼性を向上させることができる。また、上記実施の形態で説明したダイオードの素子構造に代えて、ＭＯＳＦＥＴの素子構成であっても同様の効果を得ることができる。

【産業上の利用可能性】

【0035】

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

【符号の説明】

【0036】

１ ｎ⁺型炭化珪素基板
２ ｎ型炭化珪素エピタキシャル層
３ ｐ型領域
４ ｐ^-型領域
５ ｐ⁺型領域
６ 層間絶縁膜
７ ショットキー電極
８ 電極パッド
９ 保護膜
１０ 裏面電極

【図1】

【図2】

【図3】

【図4】