特許 6223323 小数画素生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6223323

(24)【登録日】2017年10月13日

(45)【発行日】2017年11月1日

(54)【発明の名称】小数画素生成方法

(51)【国際特許分類】

   H04N 19/117 20140101AFI20171023BHJP

   H04N 19/157 20140101ALI20171023BHJP

   H04N 19/179 20140101ALI20171023BHJP

   H04N 19/523 20140101ALI20171023BHJP

   H04N 19/59 20140101ALI20171023BHJP

   H04N 19/80 20140101ALI20171023BHJP

【ＦＩ】

   H04N19/117

   H04N19/157

   H04N19/179

   H04N19/523

   H04N19/59

   H04N19/80

【請求項の数】1

【全頁数】8

(21)【出願番号】特願2014-252287(P2014-252287)

(22)【出願日】2014年12月12日

(65)【公開番号】特開2016-116039(P2016-116039A)

(43)【公開日】2016年6月23日

【審査請求日】2014年12月12日

【審判番号】不服2016-11527(P2016-11527/J1)

【審判請求日】2016年8月1日

(73)【特許権者】

【識別番号】591230295

【氏名又は名称】ＮＴＴエレクトロニクス株式会社

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100082175

【弁理士】

【氏名又は名称】高田 守

(74)【代理人】

【識別番号】100106150

【弁理士】

【氏名又は名称】高橋 英樹

(74)【代理人】

【識別番号】100148057

【弁理士】

【氏名又は名称】久野 淑己

(72)【発明者】

【氏名】吉沢 猛司

(72)【発明者】

【氏名】鈴木 敬二

(72)【発明者】

【氏名】大西 隆之

(72)【発明者】

【氏名】佐野 卓

【合議体】

【審判長】 清水 正一

【審判官】 篠原 功一

【審判官】 渡辺 努

(56)【参考文献】

【文献】 特開２０１１−２４９９８６（ＪＰ，Ａ）

【文献】 特表２０１４−５１２７３２（ＪＰ，Ａ）

【文献】 特表２０１０−５１６０８２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H04N 19/00-19/98

(57)【特許請求の範囲】

【請求項1】

参照画像を入力して水平方向小数画素を生成する水平方向小数画素生成部と、
前記参照画像と前記水平方向小数画素を入力して垂直方向小数画素を生成する垂直方向小数画素生成部と、
前記水平方向小数画素生成部と前記垂直方向小数画素生成部のフィルタ係数を選択する係数選択部とを備えた小数画素生成回路を用い、前記参照画像から小数画素を生成する処理を行う小数画素生成方法において、
前記係数選択部は、前記小数画素生成回路が前記参照画像からＨＥＶＣに準拠した小数画素を生成する場合、−１，４，−１１，４０，４０，−１１，４，−１からなる第１のフィルタ係数、−１，４，−１０，５８，１７，−５，１，０からなる第２のフィルタ係数のいずれかを選択し、前記小数画素生成回路が前記参照画像からＨ．２６４／ＡＶＣに準拠した小数画素を生成する場合、１，−５，２０，２０，−５，１，０，０からなる第３のフィルタ係数、０，１，１，０，０，１，１，０からなる第４のフィルタ係数のいずれかを選択し、
前記小数画素生成回路が前記参照画像からＨＥＶＣに準拠した小数画素を生成する場合、
前記水平方向小数画素生成部が、入力された前記参照画像から、前記第１のフィルタ係数に基づき水平方向１／２画素を生成し、入力された前記参照画像から、前記第２のフィルタ係数に基づき水平方向１／４画素を生成して全ての前記水平方向小数画素を生成するステップと、
前記垂直方向小数画素生成部が、入力された前記参照画像と前記水平方向小数画素から、前記第１のフィルタ係数に基づき垂直方向１／２画素を生成し、入力された前記参照画像と前記水平方向小数画素から、前記第２のフィルタ係数に基づき垂直方向１／４画素を生成するステップとを備え、
前記小数画素生成回路が前記参照画像からＨ．２６４／ＡＶＣに準拠した小数画素を生成する場合、
前記水平方向小数画素生成部が、入力された前記参照画像から、前記第３のフィルタ係数に基づき水平方向１／２画素を生成し、入力された前記参照画像と生成された前記水平方向１／２画素から、前記第４のフィルタ係数に基づき水平方向１／４画素を生成して全ての前記水平方向小数画素を生成するステップと、
前記垂直方向小数画素生成部が、入力された前記参照画像と前記水平方向小数画素から、前記第３のフィルタ係数に基づき垂直方向１／２画素を生成し、入力された前記参照画像と前記水平方向小数画素と生成された前記垂直方向１／２画素から、前記第４のフィルタ係数に基づき垂直方向１／４画素を生成するステップとを備え、
前記水平方向小数画素は整数画素に対して水平方向にある小数画素であり、
前記垂直方向小数画素は前記整数画素及び前記水平方向小数画素に対して垂直方向にある小数画素であることを特徴とする小数画素生成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＨＥＶＣとＨ．２６４／ＡＶＣの小数画素生成処理を共通化することができる小数画素生成方法に関する。

【背景技術】

【0002】

ＨＥＶＣはＨ．２６４／ＡＶＣ（以下、Ｈ．２６４と記述する）よりも符号化効率の高い次世代の映像符号化標準方式である。何れの方式においても小数画素を導入した動き予測・動き補償を行い、予測効率を向上させている（例えば、非特許文献１，２参照）。

【0003】

図９は、ＨＥＶＣの従来の小数画素生成回路を示す図である。８ｔａｐの水平方向フィルタ１１が参照画像を入力して水平方向小数画素（１／２画素精度、１／４画素精度）を生成する。次に、８ｔａｐの垂直方向フィルタ１２が、垂直方向フィルタ入力バッファ１３を介して水平方向小数画素を入力して垂直方向小数画素（１／２画素精度、１／４画素精度）を生成する。

【0004】

図１０は、Ｈ．２６４の従来の小数画素生成回路を示す図である。６ｔａｐの１／２画素フィルタ１４が参照画像を入力して１／２画素精度の小数画素を生成する。次に、２ｔａｐの１／４画素フィルタ１５が、１／４画素フィルタ入力バッファ１６を介して１／２画素精度の小数画素を入力して１／４画素精度の小数画素を生成する。

【先行技術文献】

【非特許文献】

【0005】

【非特許文献1】「ITU-T H.265 | ISO/IEC 23008-2 High Efficiency Video Coding」 ITU-T, 2013年1月

【非特許文献2】「ITU-T Rec. H.264 | ISO/IEC 14496-10 Advanced Video Coding」 ITU-T, 2003年5月

【発明の概要】

【発明が解決しようとする課題】

【0006】

ＨＥＶＣとＨ．２６４の処理を一つの処理系で実行できるようにする要求がある。特に、動き予測に使用する小数画素生成は高速化のためにプロセッサ処理ではなくハードで実現する必要性が高いので、ハード量の観点からＨＥＶＣとＨ．２６４の小数画素生成処理を共通化することが望まれている。しかし、上述のようにＨＥＶＣとＨ．２６４では小数画素生成の方法が異なる点が一つの障害要素になっている。

【0007】

本発明は、上述のような課題を解決するためになされたもので、その目的はＨＥＶＣとＨ．２６４の小数画素生成処理を共通化することができる小数画素生成回路を得ることである。

【課題を解決するための手段】

【0008】

本発明に係る小数画素生成方法は、参照画像を入力して水平方向小数画素を生成する水平方向小数画素生成部と、前記参照画像と前記水平方向小数画素を入力して垂直方向小数画素を生成する垂直方向小数画素生成部と、前記水平方向小数画素生成部と前記垂直方向小数画素生成部のフィルタ係数を選択する係数選択部とを備えた小数画素生成回路を用い、前記参照画像から小数画素を生成する処理を行う小数画素生成方法において、前記係数選択部は、前記小数画素生成回路が前記参照画像からＨＥＶＣに準拠した小数画素を生成する場合、−１，４，−１１，４０，４０，−１１，４，−１からなる第１のフィルタ係数、−１，４，−１０，５８，１７，−５，１，０からなる第２のフィルタ係数のいずれかを選択し、前記小数画素生成回路が前記参照画像からＨ．２６４／ＡＶＣに準拠した小数画素を生成する場合、１，−５，２０，２０，−５，１，０，０からなる第３のフィルタ係数、０，１，１，０，０，１，１，０からなる第４のフィルタ係数のいずれかを選択し、前記小数画素生成回路が前記参照画像からＨＥＶＣに準拠した小数画素を生成する場合、前記水平方向小数画素生成部が、入力された前記参照画像から、前記第１のフィルタ係数に基づき水平方向１／２画素を生成し、入力された前記参照画像から、前記第２のフィルタ係数に基づき水平方向１／４画素を生成して全ての前記水平方向小数画素を生成するステップと、前記垂直方向小数画素生成部が、入力された前記参照画像と前記水平方向小数画素から、前記第１のフィルタ係数に基づき垂直方向１／２画素を生成し、入力された前記参照画像と前記水平方向小数画素から、前記第２のフィルタ係数に基づき垂直方向１／４画素を生成するステップとを備え、前記小数画素生成回路が前記参照画像からＨ．２６４／ＡＶＣに準拠した小数画素を生成する場合、前記水平方向小数画素生成部が、入力された前記参照画像から、前記第３のフィルタ係数に基づき水平方向１／２画素を生成し、入力された前記参照画像と生成された前記水平方向１／２画素から、前記第４のフィルタ係数に基づき水平方向１／４画素を生成して全ての前記水平方向小数画素を生成するステップと、前記垂直方向小数画素生成部が、入力された前記参照画像と前記水平方向小数画素から、前記第３のフィルタ係数に基づき垂直方向１／２画素を生成し、入力された前記参照画像と前記水平方向小数画素と生成された前記垂直方向１／２画素から、前記第４のフィルタ係数に基づき垂直方向１／４画素を生成するステップとを備え、前記水平方向小数画素は整数画素に対して水平方向にある小数画素であり、前記垂直方向小数画素は前記整数画素及び前記水平方向小数画素に対して垂直方向にある小数画素であることを特徴とする。

【発明の効果】

【0009】

本発明により、ＨＥＶＣとＨ．２６４の小数画素生成処理を共通化することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施の形態に係る小数画素生成回路を示す図である。

【図2】小数画素の位置を示す図である。

【図3】Ｈ．２６４の小数画素生成の従来の処理手順のフローチャートである。

【図4】従来の処理手順の１／２画素生成方法を示す図である。

【図5】従来の処理手順の１／４画素生成方法を示す図である。

【図6】本発明の実施の形態におけるＨ．２６４の小数画素生成の処理手順のフローチャートである。

【図7】本発明の実施の形態におけるＨ．２６４水平方向小数画素生成方法を示す図である。

【図8】本発明の実施の形態におけるＨ．２６４の垂直方向小数画素生成方法を示す図である。

【図9】ＨＥＶＣの従来の小数画素生成回路を示す図である。

【図10】Ｈ．２６４の従来の小数画素生成回路を示す図である。

【発明を実施するための形態】

【0011】

図１は、本発明の実施の形態に係る小数画素生成回路を示す図である。８ｔａｐの水平方向フィルタ１は、参照画像を入力して水平方向小数画素を生成する。８ｔａｐの垂直方向フィルタ２は、垂直方向フィルタ入力バッファ３を介して水平方向小数画素を入力して垂直方向小数画素を生成する。係数選択部４，５は、参照画像がＨＥＶＣかＨ．２６４かに応じて、それぞれ水平方向フィルタ１と垂直方向フィルタ２のフィルタ係数を選択する。

【0012】

参照画像がＨＥＶＣの場合、図９に示したＨＥＶＣの従来の回路と同様に、水平方向フィルタ１と垂直方向フィルタ２は処理可能である。係数選択部４，５は、参照画像がＨ．２６４の場合でも水平方向フィルタ１と垂直方向フィルタ２で処理可能となるようにフィルタ係数を選択する。表１にフィルタ係数の具体例を示す。

【0013】

【表1】

【0014】

続いて、参照画像がＨ．２６４の場合における本実施の形態の処理手順について、Ｈ．２６４の従来の処理手順と比較して説明する。図２は小数画素の位置を示す図である。

【0015】

図３は、Ｈ．２６４の小数画素生成の従来の処理手順のフローチャートである。まず１／２画素を生成し（ステップＳ１１）、次に１／４画素を生成する（ステップＳ１２）。図４は従来の処理手順の１／２画素生成方法を示す図である。１／２画素として位置ｂ，ｈ，ｊの小数画素を生成する。１／２画素の算出式は以下の通りである。
ｂ_１＝（Ｅ−５^＊Ｆ＋２０^＊Ｇ＋２０^＊Ｈ−５^＊Ｉ＋Ｊ）
ｈ_１＝（Ａ−５^＊Ｃ＋２０^＊Ｇ＋２０^＊Ｍ−５^＊Ｒ＋Ｔ）
ｂ＝Ｃｌｉｐ（（ｂ_１＋１６）＞＞５）
ｈ＝Ｃｌｉｐ（（ｈ_１＋１６）＞＞５）
ｊ_１＝（ｃｃ−５^＊ｄｄ＋２０^＊ｈ_１＋２０^＊ｍ_１−５^＊ｅｅ＋ｆｆ）又は（ａａ−５^＊ｂｂ＋２０^＊ｂ＋２０^＊ｓ_１−５^＊ｇｇ＋ｈｈ）
ｊ＝Ｃｌｉｐ（（ｊ_１＋５１２）＞＞１０）

【0016】

図５は従来の処理手順の１／４画素生成方法を示す図である。１／４画素として位置ａ，ｃ，ｄ，ｅ，ｆ，ｇ，ｉ，ｋ，ｎ，ｐ，ｑ，ｒの小数画素を生成する。なお、生成する小数画素の順番は任意でよい。１／４画素の算出式は以下の通りである。
ａ＝（Ｇ＋ｂ＋１）＞＞１
ｃ＝（Ｈ＋ｂ＋１）＞＞１
ｄ＝（Ｇ＋ｈ＋１）＞＞１
ｎ＝（Ｍ＋ｈ＋１）＞＞１
ｆ＝（ｂ＋ｊ＋１）＞＞１
ｉ＝（ｈ＋ｊ＋１）＞＞１
ｋ＝（ｊ＋ｍ＋１）＞＞１
ｑ＝（ｊ＋ｓ＋１）＞＞１
ｅ＝（ｂ＋ｈ＋１）＞＞１
ｇ＝（ｂ＋ｍ＋１）＞＞１
ｐ＝（ｈ＋ｓ＋１）＞＞１
ｒ＝（ｍ＋ｓ＋１）＞＞１

【0017】

上記の従来の処理手順に対して、参照画像がＨ．２６４の場合における本実施の形態の処理手順は以下の通りである。図６は、本発明の実施の形態におけるＨ．２６４の小数画素生成の処理手順のフローチャートである。参照画像がＨ．２６４の場合でもＨＥＶＣの場合と同様に、まず水平方向小数画素を生成し（ステップＳ１）、次に垂直方向小数画素を生成する（ステップＳ２）。このようにＨ．２６４の場合とＨＥＶＣの場合で小数画素生成の順番を同じにすることで小数画素生成回路を共有することができる。

【0018】

図７は、本発明の実施の形態におけるＨ．２６４水平方向小数画素生成方法を示す図である。水平方向小数画素として位置ａ，ｂ，ｃの小数画素を生成する。水平方向小数画素の算出式は以下の通りである。
ｂ_１＝（Ｅ−５^＊Ｆ＋２０^＊Ｇ＋２０^＊Ｈ−５^＊Ｉ＋Ｊ）
ｂ＝Ｃｌｉｐ（（ｂ_１＋１６）＞＞５）
ａ＝（Ｇ＋ｂ＋１）＞＞１
ｃ＝（Ｈ＋ｂ＋１）＞＞１

【0019】

図８は、本発明の実施の形態におけるＨ．２６４の垂直方向小数画素生成方法を示す図である。垂直方向小数画素として位置ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｎ，ｐ，ｑ，ｒの小数画素を生成する。なお、生成する小数画素の順番は任意でよい。垂直方向小数画素の算出式は以下の通りである。
ｈ_１＝（Ａ−５^＊Ｃ＋２０^＊Ｇ＋２０^＊Ｍ−５^＊Ｒ＋Ｔ）
ｈ＝Ｃｌｉｐ（（ｈ_１＋１６）＞＞５）
ｊ_１＝（ｃｃ−５^＊ｄｄ＋２０^＊ｈ_１＋２０^＊ｍ_１−５^＊ｅｅ＋ｆｆ）又は（ａａ−５^＊ｂｂ＋２０^＊ｂ＋２０^＊ｓ_１−５^＊ｇｇ＋ｈｈ）
ｊ＝Ｃｌｉｐ（（ｊ_１＋５１２）＞＞１０）
ｄ＝（Ｇ＋ｈ＋１）＞＞１
ｎ＝（Ｍ＋ｈ＋１）＞＞１
ｆ＝（ｂ＋ｊ＋１）＞＞１
ｉ＝（ｈ＋ｊ＋１）＞＞１
ｋ＝（ｊ＋ｍ＋１）＞＞１
ｑ＝（ｊ＋ｓ＋１）＞＞１
ｅ＝（ｂ＋ｈ＋１）＞＞１
ｇ＝（ｂ＋ｍ＋１）＞＞１
ｐ＝（ｈ＋ｓ＋１）＞＞１
ｒ＝（ｍ＋ｓ＋１）＞＞１

【0020】

参照画像がＨ．２６４の場合における本実施の形態の処理手順（図７，８）は従来の処理手順（図４，５）とは異なる。しかし、各位置の小数画素を生成するための算出式は一致している。

【0021】

以上説明したように、本実施の形態では水平方向フィルタ１と垂直方向フィルタ２のフィルタ係数をダイナミックに変更することで、ＨＥＶＣの処理系でＨ．２６４も処理可能となる。この結果、ＨＥＶＣとＨ．２６４の小数画素生成処理を共通化することができる。また、図１に示した本実施の形態に係る回路では、図９，１０に示した従来の回路を単純に併合した場合に比べて数１０Ｋゲートのオーダーのハード量を削減することができる。

【符号の説明】

【0022】

１ 水平方向フィルタ、２ 垂直方向フィルタ、４，５ 係数選択部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】