特許第6230881号(P6230881)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ニューフレアテクノロジーの特許一覧
特許6230881マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6230881
(24)【登録日】2017年10月27日
(45)【発行日】2017年11月15日
(54)【発明の名称】マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法
(51)【国際特許分類】
   H01L 21/027 20060101AFI20171106BHJP
   G03F 7/20 20060101ALI20171106BHJP
   H01J 37/305 20060101ALI20171106BHJP
【FI】
   H01L21/30 541B
   H01L21/30 541W
   G03F7/20 504
   H01J37/305 B
【請求項の数】5
【全頁数】49
(21)【出願番号】特願2013-233821(P2013-233821)
(22)【出願日】2013年11月12日
(65)【公開番号】特開2015-95539(P2015-95539A)
(43)【公開日】2015年5月18日
【審査請求日】2016年10月4日
(73)【特許権者】
【識別番号】504162958
【氏名又は名称】株式会社ニューフレアテクノロジー
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100088487
【弁理士】
【氏名又は名称】松山 允之
(72)【発明者】
【氏名】松本 裕史
【審査官】 赤尾 隼人
(56)【参考文献】
【文献】 特開2005−322918(JP,A)
【文献】 特表2009−514200(JP,A)
【文献】 特開2010−093358(JP,A)
【文献】 特開平05−325584(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/027
H01J 37/30−37/36;99/00
(57)【特許請求の範囲】
【請求項1】
2次元に配列された複数のシフトレジスタと、
2次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ複数の第1のシフトレジスタ群について、各第1のシフトレジスタ群が1以上のグループにグループ化された第2のシフトレジスタ群毎に1つずつ配置された複数のデータ送信器と、
を備え、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第3のシフトレジスタ群が直列接続され、
前記複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第3のシフトレジスタ群毎の直列接続された各1つと接続されることを特徴とするマルチ荷電粒子ビームのブランキング装置。
【請求項2】
各サブグループ内の直列接続された第3のシフトレジスタ群の各シフトレジスタは同一ピッチで配置されることを特徴とする請求項1記載のマルチ荷電粒子ビームのブランキング装置。
【請求項3】
グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数の第3のシフトレジスタ群によってグループ化されることを特徴とする請求項1又は2記載のマルチ荷電粒子ビームのブランキング装置。
【請求項4】
前記複数のデータ送信器は、シフトレジスタがデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各第3のシフトレジスタ群と接続されることを特徴とする請求項1〜3いずれか記載のマルチ荷電粒子ビームのブランキング装置。
【請求項5】
荷電粒子ビームによるマルチビームのうち、それぞれ対応するビームに対して個別にビームのON/OFF制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのON/OFF切り替えを行う工程と、
ビーム毎に、前記複数回の照射の各回の照射について、前記個別ブランキング機構によりビームのON/OFF切り替えが行われるのとは別に、前記マルチビーム全体に対して一括してビームのON/OFF制御を行う共通ブランキング機構を用いて当該照射に対応する照射時間だけビームONの状態になるようにブランキング制御を行う工程と、
を備え、
前記複数の個別ブランキング機構は、
2次元に配列された複数のシフトレジスタと、
2次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ複数の第1のシフトレジスタ群について、各第1のシフトレジスタ群が1以上のグループにグループ化された第2のシフトレジスタ群毎に1つずつ配置された複数のデータ送信器と、
を有し、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第3のシフトレジスタ群が直列接続され、
前記複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第3のシフトレジスタ群毎の直列接続された各1つと接続されることを特徴とするマルチ荷電粒子ビーム描画方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法に係り、例えば、マルチビーム描画におけるブランキング装置およびかかる装置を用いた描画方法に関する。
【背景技術】
【0002】
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、LSIの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子線(電子ビーム)描画技術は本質的に優れた解像性を有しており、ウェハ等へ電子線を使って描画することが行われている。
【0003】
例えば、マルチビームを使った描画装置がある。1本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、偏向器で偏向され試料上の所望の位置へと照射される。
【0004】
ここで、マルチビーム描画では、個々のビームの照射量を照射時間により個別に制御する。かかる各ビームの照射量を高精度に制御するためには、ビームのON/OFFを行うブランキング制御を高速で行う必要がある。マルチビーム方式の描画装置では、マルチビームの各ブランカーを配置したブランキングプレートに各ビーム用のブランキング制御回路を搭載する。そして、かかる各ビーム用の制御回路にはそれぞれシフトレジスタが組み込まれ、行列状に配列される複数のブランカーの行毎に直列に接続されたシフトレジスタにパッドから信号を出力することが検討されている。
【0005】
ここで、直列接続されたシフトレジスタN個にデータ転送するためには、シフトレジスタがN回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、1行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【0006】
また、行毎に直列に接続されたシフトレジスタにパッドから信号を出力するためには、複数のブランカーの行数と同じ数のパッドがブランキングプレートに配置される必要がある。よって、1行に配置されるシフトレジスタを分割してシフトレジスタ数を低減しようとすると、その分、パッドを増やす必要が生じる。しかし、ブランキングプレートに配置される各ブランカー及び制御回路は、LSIの製造技術を用いて作成されるため、チップサイズは20mm程度が上限となる。そのため、ビーム本数が増加し、行数が増えると、行数に合わせたパッドをブランキングプレートのかかる1辺に配置することが困難になる。例えば、ビーム配列を512×512とすると、ビームピッチは32μm程度になり、パッド間隔が狭くなりすぎて配置することが困難となる。よって、パッド数の増加を抑えることも求められる。
【0007】
なお、シフトレジスタを用いたブランキング機構に関連する技術として、シフトレジスタとスイッチを配置した1つの回路に複数のブランカー(電極)が並列に接続され、かかる構成の複数の回路を1本のデータ線に順に接続し、データ伝送する技術が開示されている(例えば、特許文献1参照)。しかし、かかる技術には示されていないが、仮に各回路にブランカー数に応じたシフトレジスタが配置されていたとしても、クロック動作回数は依然として多く必要となり、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加した際の上述した問題を解決することは困難である。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2009−502033号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
そこで、本発明は、上述した問題点の少なくとも1つを克服し、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作が可能なブランキング装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の一態様のマルチ荷電粒子ビームのブランキング装置は、
2次元に配列された複数のシフトレジスタと、
2次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ複数の第1のシフトレジスタ群について、各第1のシフトレジスタ群が1以上のグループにグループ化された第2のシフトレジスタ群毎に1つずつ配置された複数のデータ送信器と、
を備え、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第3のシフトレジスタ群が直列接続され、
複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第3のシフトレジスタ群毎の直列接続された各1つと接続されることを特徴とする。
【0011】
また、各サブグループ内の直列接続された第3のシフトレジスタ群の各シフトレジスタは同一ピッチで配置されると好適である。
【0012】
また、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数の第3のシフトレジスタ群によってグループ化されると好適である。
【0013】
また、複数のデータ送信器は、シフトレジスタがデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各第3のシフトレジスタ群と接続されると好適である。
【0014】
本発明の一態様のマルチ荷電粒子ビーム描画方法は、
荷電粒子ビームによるマルチビームのうち、それぞれ対応するビームに対して個別にビームのON/OFF制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのON/OFF切り替えを行う工程と、
ビーム毎に、かかる複数回の照射の各回の照射について、個別ブランキング機構によりビームのON/OFF切り替えが行われるのとは別に、マルチビーム全体に対して一括してビームのON/OFF制御を行う共通ブランキング機構を用いて当該照射に対応する照射時間だけビームONの状態になるようにブランキング制御を行う工程と、
を備え、
複数の個別ブランキング機構は、
2次元に配列された複数のシフトレジスタと、
2次元に配列された複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ複数の第1のシフトレジスタ群について、各第1のシフトレジスタ群が1以上のグループにグループ化された第2のシフトレジスタ群毎に1つずつ配置された複数のデータ送信器と、
を有し、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第3のシフトレジスタ群が直列接続され、
複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第3のシフトレジスタ群毎の直列接続された各1つと接続されることを特徴とする。
【発明の効果】
【0015】
本発明の一態様によれば、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作ができる。
【図面の簡単な説明】
【0016】
図1】実施の形態1における描画装置の構成を示す概念図である。
図2】実施の形態1におけるアパーチャ部材の構成を示す概念図である。
図3】実施の形態1におけるブランキングプレートの構成を示す断面図である。
図4A】実施の形態1におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。
図4B図4Aの制御回路41と10ビットのパラレル配線の関係をより詳細に示す図である。
図5】実施の形態1におけるブランキングプレートの構成の一例を示す上面図である。
図6】実施の形態1におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
図7】実施の形態1におけるブランキングプレートの構成の他の例を示す上面図である。
図8】実施の形態1におけるブランキングプレートの構成の他の例を示す上面図である。
図9】実施の形態1における個別ブランキング制御回路の内部構成を示す概念図である。
図10】実施の形態1における描画方法の要部工程を示すフローチャート図である。
図11】実施の形態1における描画動作の一例を説明するための概念図である。
図12】実施の形態1におけるストライプ内の描画動作の一例を説明するための概念図である。
図13】実施の形態1におけるストライプ内の描画動作の一例を説明するための概念図である。
図14】実施の形態1におけるストライプ内の描画動作の他の一例を説明するための概念図である。
図15】実施の形態1におけるストライプ内の描画動作の他の一例を説明するための概念図である。
図16】実施の形態2における描画装置の構成を示す概念図である。
図17】実施の形態2におけるブランキングプレートの構成の一例を示す上面図である。
図18】実施の形態2におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
図19】実施の形態2における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
図20】実施の形態2における描画方法の要部工程を示すフローチャート図である。
図21】実施の形態2における照射時間配列データの一部の一例を示す図である。
図22】実施の形態2における1ショット中の照射ステップの一部についてのビームON/OFF切り替え動作を示すフローチャート図である。
図23】実施の形態2におけるブランキング動作を説明するための概念図である。
図24】実施の形態3におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
図25】実施の形態3における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
図26】実施の形態3における1ショット中の照射ステップの一部についてのビームON/OFF切り替え動作を示すフローチャート図である。
図27】実施の形態4における描画装置の構成を示す概念図である。
図28】実施の形態4における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
【発明を実施するための形態】
【0017】
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
【0018】
実施の形態1.
図1は、実施の形態1における描画装置の構成を示す概念図である。図1において、描画装置100は、描画部150と制御部160を備えている。描画装置100は、マルチ荷電粒子ビーム描画装置の一例である。描画部150は、電子鏡筒102と描画室103を備えている。電子鏡筒102内には、電子銃201、照明レンズ202、アパーチャ部材203、ブランキングプレート204、縮小レンズ205、制限アパーチャ部材206、対物レンズ207、及び偏向器208が配置されている。描画室103内には、XYステージ105が配置される。XYステージ105上には、描画時には描画対象基板となるマスク等の試料101が配置される。試料101には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板(シリコンウェハ)等が含まれる。また、試料101には、レジストが塗布された、まだ何も描画されていないマスクブランクスが含まれる。XYステージ105上には、さらに、XYステージ105の位置測定用のミラー210が配置される。
【0019】
制御部160は、制御計算機110、メモリ112、偏向制御回路130、ステージ位置検出器139及び磁気ディスク装置等の記憶装置140,142を有している。制御計算機110、メモリ112、偏向制御回路130、ステージ位置検出器139及び記憶装置140,142は、図示しないバスを介して互いに接続されている。記憶装置140(記憶部)には、描画データが外部から入力され、格納されている。
【0020】
制御計算機110内には、面積密度算出部60、照射時間T算出部62、データ加工部65、描画制御部72、及び転送処理部68が配置されている。面積密度算出部60、照射時間T算出部62、データ加工部65、描画制御部72、及び転送処理部68といった各機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。面積密度算出部60、照射時間T算出部62、データ加工部65、描画制御部72、及び転送処理部68に入出力される情報および演算中の情報はメモリ112にその都度格納される。
【0021】
ここで、図1では、実施の形態1を説明する上で必要な構成を記載している。描画装置100にとって、通常、必要なその他の構成を備えていても構わない。
【0022】
図2は、実施の形態1におけるアパーチャ部材の構成を示す概念図である。図2(a)において、アパーチャ部材203には、縦(y方向)m列×横(x方向)n列(m,n≧2)の穴(開口部)22が所定の配列ピッチでマトリクス状に形成されている。図2(a)では、例えば、512×8列の穴22が形成される。各穴22は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。ここでは、y方向の各列について、x方向にAからHまでの8つの穴22がそれぞれ形成される例が示されている。これらの複数の穴22を電子ビーム200の一部がそれぞれ通過することで、マルチビーム20が形成されることになる。ここでは、縦横(x,y方向)が共に2列以上の穴22が配置された例を示したが、これに限るものではない。例えば、縦横(x,y方向)どちらか一方が複数列で他方は1列だけであっても構わない。また、穴22の配列の仕方は、図2(a)のように、縦横が格子状に配置される場合に限るものではない。図2(b)に示すように、例えば、縦方向(y方向)1段目の列と、2段目の列の穴同士が、横方向(x方向)に寸法aだけずれて配置されてもよい。同様に、縦方向(y方向)2段目の列と、3段目の列の穴同士が、横方向(x方向)に寸法bだけずれて配置されてもよい。
【0023】
図3は、実施の形態1におけるブランキングプレートの構成を示す断面図である。
図4Aは、実施の形態1におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。なお、図3図4Aにおいて、電極24,26と制御回路41の位置関係は一致させて記載していない。ブランキングプレート204は、図3に示すように、支持台33上にシリコン等からなる半導体基板31が配置される。基板31の中央部は、裏面側から薄く削られ、薄い膜厚hのメンブレン領域30(第1の領域)に加工されている。メンブレン領域30を取り囲む周囲は、厚い膜厚Hの外周領域32(第2の領域)となる。メンブレン領域30の上面と外周領域32の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板31は、外周領域32の裏面で支持台33上に保持される。支持台33の中央部は開口しており、メンブレン領域30の位置は、支持台33の開口した領域に位置している。
【0024】
メンブレン領域30には、図2に示したアパーチャ部材203の各穴22に対応する位置にマルチビームのそれぞれビームの通過用の通過孔25(開口部)が開口される。そして、メンブレン領域30上には、図3及び図4Aに示すように、各通過孔25の近傍位置に該当する通過孔25を挟んでブランキング偏向用の電極24,26の組(ブランカー:ブランキング偏向器)がそれぞれ配置される。また、メンブレン領域30上の各通過孔25の近傍には、各通過孔25用の例えば電極24に偏向電圧を印加する制御回路41(ロジック回路)が配置される。各ビーム用の2つの電極24,26の他方(例えば、電極26)は、接地される。また、図4Aに示すように、各制御回路41は、制御信号用の例えば10ビットのパラレル配線が接続される。各制御回路41は、例えば10ビットのパラレル配線の他、クロック信号線および電源用の配線が接続される。クロック信号線および電源用の配線はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、電極24,26と制御回路41とによる個別ブランキング機構47が構成される。また、各ビーム用の制御回路41内にはそれぞれ後述するシフトレジスタが配置される。よって、複数のシフトレジスタと複数のブランカーは、基板31の膜厚が薄いメンブレン領域30に配置される。
【0025】
図4Bは、図4Aの制御回路41と10ビットのパラレル配線の関係をより詳細に示す図である。制御回路41の一部としてシフトレジスタ40がパラレル配線上に設置されており、この出力がビーム制御回路41のメイン回路43(電位供給回路)の入力と、次のビームの制御回路41のシフトレジスタ40の入力に接続されている。図4Bの例では、例えば10ビットのシフトレジスタ40を示し、複数ビット対応の各シフトレジスタ40内には、1ビットずつのデータ伝送が可能なデータシフト伝送機構45が、シフトレジスタ40の対応ビット数に応じてパラレル配線上に並列に配置されている。シフトレジスタ40内のすべてのデータシフト伝送機構45には同一のクロックが入力され、クロック毎にデータが次のシフトレジスタ40内の各データシフト伝送機構45に移っていく。例えば、1ビット対応のシフトレジスタであれば、1つのデータシフト伝送機構45が配置されることは言うまでもない。各ビームの露光時間データが、それぞれ該当するビームの制御回路41のシフトレジスタ40上に転送された状態で、シフトレジスタ40上の値をメイン回路43に読みだした後露光動作を行う。
【0026】
また、膜厚の厚い外周領域32上には、図3に示すように、シリアル・パラレル変換部28(データ送信器の一例)と偏向制御回路130からの描画データに対応する制御信号を受信するパッド29により構成される複数の組が配置される。
【0027】
各通過孔を通過する電子ビーム20は、それぞれ独立にかかる対となる2つの電極24,26に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。言い換えれば、複数のブランカーは、複数のシフトレジスタのうち対応するビーム用のシフトレジスタを介してそれぞれ制御される、マルチビームのうちの対応ビームをそれぞれブランキング偏向する。このように、複数のブランカーが、アパーチャ部材203の複数の穴22(開口部)を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。
【0028】
図5は、実施の形態1におけるブランキングプレートの構成の一例を示す上面図である。基板31は上方から見て矩形に形成され、中央部のメンブレン領域30も矩形に形成される。そして、メンブレン領域30内に、複数の個別ブランキング機構47が2次元に配列される。例えば行列状に配置される。図5の例では、例えば、8行×8列に配列された複数の個別ブランキング機構47が示されている。各個別ブランキング機構47の制御回路41内には、それぞれ、後述するシフトレジスタが配置される。そして、メンブレン領域30内の全ビーム用の複数のシフトレジスタは、直列に接続された複数の組を構成する。
【0029】
図5の例では、パラレル配線に沿って行毎に直接上に並ぶ(横に並ぶ)複数の個別ブランキング機構47内のシフトレジスタによってグループ(行の組)が形成される。例えば、図5に示すように、上側から1行目の「A」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、2行目の「B」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、3行目の「C」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、4行目の「D」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、5行目の「E」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、6行目の「F」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、7行目の「G」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、8行目の「H」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。
【0030】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部28(データ送信器の一例)が1つずつ配置される。そして、各シリアル・パラレル変換部28にはパッド29が1つずつ配置される。
【0031】
図5の例では、行毎に、2次元に配列された複数の個別ブランキング機構47内のシフトレジスタのうち、それぞれパラレル配線に沿って直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が1つのグループ(行の組)にグループ化された例を示したが、これに限るものではない。それぞれ直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が2以上のグループ(行の組)にグループ化されて各グループのシフトレジスタ群(第2のシフトレジスタ群)を構成してもよい。すなわち、図5の例では、第1のシフトレジスタ群と第2のシフトレジスタ群が同じシフトレジスタ群を意味する場合を示している。図5では全行のパッドを設置するだけの面積がないとして、各行を中央で分割し、右側または左側にパッドとシリアルパラレル変換回路を持つ第一のシフトレジスタ群と第二のシフトレジスタ群として構成している。
【0032】
このように、複数のシリアル・パラレル変換部28が、2次元に配列された複数のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が1以上のグループにグループ化されたシフトレジスタ群(第2のシフトレジスタ群)毎に1つずつ配置される。
【0033】
そして、例えば、行毎のシフトレジスタ群(第1のシフトレジスタ群)によって構成される各グループ(行の組)には、対応するシリアル・パラレル変換部28がパラレル配線で接続される。複数のシリアル・パラレル変換部28の各シリアル・パラレル変換部28には、それぞれパッド29が単一配線で接続される。
【0034】
図5の例では、シリアル・パラレル変換部28とシフトレジスタとの接続に簡略化して4ビットのパラレル配線が示されているが、後述する図6と同様のビット数の配線、例えば、20ビットのパラレル配線で接続される。
【0035】
図5の例では、メンブレン領域30の4辺のうちの左辺に沿って、「A」で示すシリアル・パラレル変換部28Aとパッド29Aの組と、「C」で示すシリアル・パラレル変換部28Cとパッド29Cの組と、「E」で示すシリアル・パラレル変換部28Eとパッド29Eの組と、「G」で示すシリアル・パラレル変換部28Gとパッド29Gの組と、が配置される。メンブレン領域30の4辺のうちの右辺に沿って、「B」で示すシリアル・パラレル変換部28Bとパッド29Bの組と、「D」で示すシリアル・パラレル変換部28Dとパッド29Dの組と、「F」で示すシリアル・パラレル変換部28Fとパッド29Fの組と、「H」で示すシリアル・パラレル変換部28Hとパッド29Hの組と、が配置される。
【0036】
そして、各グループのシフトレジスタ群(第1のシフトレジスタ群或いは第2のシフトレジスタ群)は、さらに、それぞれ複数のサブグループにサブグループ化される。図5の例では、行毎のグループ(行の組)のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【0037】
例えば、図5に示すように、上側から1行目の「A」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「A1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「A2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0038】
同様に、例えば、図5に示すように、上側から1行目の「B」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「B1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「B2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0039】
同様に、例えば、図5に示すように、上側から1行目の「C」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「C1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「C2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0040】
同様に、例えば、図5に示すように、上側から1行目の「D」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「D1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「D2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0041】
同様に、例えば、図5に示すように、上側から1行目の「E」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「E1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「E2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0042】
同様に、例えば、図5に示すように、上側から1行目の「F」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「F1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「F2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0043】
同様に、例えば、図5に示すように、上側から1行目の「G」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「G1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「G2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0044】
同様に、例えば、図5に示すように、上側から1行目の「H」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「H1」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「H2」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0045】
図6は、実施の形態1におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図6(a)及び図6(b)では、制御回路41内のシフトレジスタ40以外の回路について図示を省略している。比較例では、図6(a)に示すように、行毎のグループのシフトレジスタ群(第1のシフトレジスタ群)がすべて直列に接続した場合の一部を示している。図6(a)の例では、例えば、図5に示す上側から1行目の「A」で示す例えば8つの個別ブランキング機構47のシフトレジスタ40のすべてが10ビットのパラレル配線で直列に接続された場合を示す。シリアル・パラレル変換部28は、10ビットのパラレル配線で行毎のグループのシフトレジスタ群の1つ(シリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。なお、図6(a)の例では、8つの個別ブランキング機構47のうち、5つの個別ブランキング機構47について示し、残りは省略している。また、図6(a)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図6(a)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、8回のクロック動作が必要となる。よって、図6(a)の例では、1回のビームショットに例えば8回のクロック動作が必要となる。
【0046】
上述したように、直列接続されたシフトレジスタN個にデータ転送するためには、シフトレジスタがN回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、1行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【0047】
これに対して、実施の形態1では、図6(b)に示すように、行毎のグループのうち、サブグループのシフトレジスタ群(第3のシフトレジスタ群)が直列に接続した場合の一部を示している。例えば、「A1」で示すサブグループの例えば4つの個別ブランキング機構47のシフトレジスタ40が10ビットのパラレル配線で直列に接続される。同時に、例えば、「A2」で示すサブグループの例えば4つの個別ブランキング機構47のシフトレジスタ40が10ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部28は、20ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の1つずつ(サブグループ毎のシリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。その他のグループについても同様である。
【0048】
言い換えれば、各シリアル・パラレル変換部28は、シフトレジスタ40がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群(第3のシフトレジスタ群)と接続される。
【0049】
なお、図6(b)の例では、図6(a)と同様、8つの個別ブランキング機構47のうち、5つの個別ブランキング機構47について示し、残りは省略している。また、図6(b)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図6(b)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、直列に接続された4つずつのシフトレジスタ40によって構成される2つのサブグループが並列に接続されているので、4回のクロック動作で足りることになる。よって、クロック動作をサブグループ数K分の1に低減できる。ここでは、クロック動作を1/2に低減できる。
【0050】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制(或いは低減)できる。その結果、ブランキングプレートの発熱量を抑制(或いは低減)できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を1/Kにできる。或いは、同じ発熱量でK倍の高速動作を可能にできる。
【0051】
さらに、実施の形態1では、グループ毎に1組のシリアル・パラレル変換部28とパッド29の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部28とパッド29の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【0052】
さらに、実施の形態1では、図5及び図6(b)に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ40は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態1では、図5に示すように、例えば、8行×8列に配列された複数の個別ブランキング機構47の各行について、第1サブグループ(A1,B1,・・・,H1)と第2サブグループ(A2,B2,・・・,H2)とが交互になるように個別ブランキング機構47、言い換えればシフトレジスタ40が同一ピッチで配置される。よって、ブランキングプレート204上に2次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットデータの転送において、信号の伝達遅延を均一にでき、転送速度の向上または転送エラーを低減が可能になる。
【0053】
さらに、実施の形態1では、図5に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群(第3のシフトレジスタ群)によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態1のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【0054】
図7は、実施の形態1におけるブランキングプレートの構成の他の例を示す上面図である。上述した図5の例では、メンブレン領域30の4辺のうちの左辺と右辺の2辺に沿って、シリアル・パラレル変換部28とパッド29の組を配置する場合を示したがこれに限るものではない。図7に示すように、メンブレン領域30の4辺のうちの例えば左辺の1辺に沿って、シリアル・パラレル変換部28とパッド29の組を配置する場合であってもよい。メンブレン領域30のサイズと行数とに応じて、シリアル・パラレル変換部28とパッド29の組を1辺に配置するか、或いは例えば左右2辺に分けて配置するかを選択すればよい。
【0055】
図8は、実施の形態1におけるブランキングプレートの構成の他の例を示す上面図である。図8の例では、行毎に、各行に並ぶ(横に並ぶ)複数の個別ブランキング機構47のうち、1つおきに配置された複数の個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。例えば、図8に示すように、上側から1行目の「A」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、2行目の「B」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、3行目の「C」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、4行目の「D」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、5行目の「E」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、6行目の「F」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、7行目の「G」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、8行目の「H」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。
【0056】
また、図8の例では、行毎に1列ずらした例えば4つの個別ブランキング機構47によって1つのグループが構成される。例えば、図8に示すように、1行目、3行目、5行目、7行目の各グループの4つの個別ブランキング機構47は、例えば1列目、3列目、5列目、7列目の個別ブランキング機構47によって構成される。2行目、4行目、6行目、8行目の組の4つの個別ブランキング機構47は、例えば2列目、4列目、6列目、8列目の個別ブランキング機構47によって構成される。
【0057】
また、図8の例では、さらに、列毎に、各列に並ぶ(縦に並ぶ)複数の個別ブランキング機構47のうち、1つおきに配置された複数の個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。例えば、図5に示すように、左側から1列目の「a」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、2列目の「b」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、3列目の「c」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、4列目の「d」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、5列目の「e」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、6列目の「f」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、7列目の「g」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。同様に、8列目の「h」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによって、1つのグループが構成される。
【0058】
また、図8の例では、列毎に1行ずらした例えば4つの個別ブランキング機構47によってグループが構成される。例えば、図8に示すように、1列目、3列目、5列目、7列目のグループの4つの個別ブランキング機構47は、2行目、4行目、6行目、8行目の個別ブランキング機構47によって構成される。2列目、4列目、6列目、8列目のグループの4つの個別ブランキング機構47は、1行目、3行目、5行目、7行目の個別ブランキング機構47によって構成される。
【0059】
以上のように構成することで、行毎のグループ(図8の例では8組)と列毎のグループ(図8の例では8組)との相互間で個別ブランキング機構47(内部のシフトレジスタ)が重複適用されないように(重ならないように)組み合わせている。
【0060】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部28(データ送信器の一例)が1つずつ配置される。そして、各シリアル・パラレル変換部28にはパッド29が1つずつ配置される。
【0061】
図8における複数のシリアル・パラレル変換部28は、複数のシフトレジスタ全体を取り囲むメンブレン領域30(矩形領域)の4辺に沿って配置される。
【0062】
複数のシリアル・パラレル変換部28の各シリアル・パラレル変換部28には、それぞれパッド29が単一配線で接続される。言い換えれば、複数のパッド29は、複数のシリアル・パラレル変換部28の1つとそれぞれ組みとなり、組となったシリアル・パラレル変換部28と単一配線で接続される。また、複数のパッド29は、メンブレン領域30の4辺に沿って配置される。
【0063】
図8の例では、メンブレン領域30の4辺のうちの左辺に沿って、「A」で示すシリアル・パラレル変換部28Aとパッド29Aの組と、「C」で示すシリアル・パラレル変換部28Cとパッド29Cの組と、「E」で示すシリアル・パラレル変換部28Eとパッド29Eの組と、「G」で示すシリアル・パラレル変換部28Gとパッド29Gの組と、が配置される。メンブレン領域30の4辺のうちの右辺に沿って、「B」で示すシリアル・パラレル変換部28Bとパッド29Bの組と、「D」で示すシリアル・パラレル変換部28Dとパッド29Dの組と、「F」で示すシリアル・パラレル変換部28Fとパッド29Fの組と、「H」で示すシリアル・パラレル変換部28Hとパッド29Hの組と、が配置される。
【0064】
また、メンブレン領域30の4辺のうちの上辺に沿って、「b」で示すシリアル・パラレル変換部28bとパッド29bの組と、「d」で示すシリアル・パラレル変換部28dとパッド29dの組と、「f」で示すシリアル・パラレル変換部28fとパッド29fの組と、「h」で示すシリアル・パラレル変換部28hとパッド29hの組と、が配置される。メンブレン領域30の4辺のうちの下辺に沿って、「a」で示すシリアル・パラレル変換部28aとパッド29aの組と、「c」で示すシリアル・パラレル変換部28cとパッド29cの組と、「e」で示すシリアル・パラレル変換部28eとパッド29eの組と、「g」で示すシリアル・パラレル変換部28gとパッド29gの組と、が配置される。
【0065】
そして、各グループのシフトレジスタ群(第1のシフトレジスタ群或いは第2のシフトレジスタ群)は、さらに、それぞれ複数のサブグループにサブグループ化される。図8の例では、行毎のグループ(行の組)のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。列毎のグループ(列の組)のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【0066】
例えば、図8に示すように、上側から1行目の「A」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「A1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「A2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0067】
同様に、例えば、図8に示すように、上側から1行目の「B」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「B1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「B2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0068】
同様に、例えば、図8に示すように、上側から1行目の「C」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「C1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「C2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0069】
同様に、例えば、図8に示すように、上側から1行目の「D」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「D1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「D2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0070】
同様に、例えば、図8に示すように、上側から1行目の「E」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「E1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「E2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0071】
同様に、例えば、図8に示すように、上側から1行目の「F」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「F1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「F2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0072】
同様に、例えば、図8に示すように、上側から1行目の「G」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「G1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「G2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0073】
同様に、例えば、図8に示すように、上側から1行目の「H」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「H1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「H2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0074】
同様に、例えば、図8に示すように、上側から1行目の「a」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「a1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「a2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0075】
同様に、例えば、図8に示すように、上側から1行目の「b」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「b1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「b2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0076】
同様に、例えば、図8に示すように、上側から1行目の「c」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「c1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「c2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0077】
同様に、例えば、図8に示すように、上側から1行目の「d」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「d1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「d2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0078】
同様に、例えば、図8に示すように、上側から1行目の「e」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「e1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「e2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0079】
同様に、例えば、図8に示すように、上側から1行目の「f」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「f1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「f2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0080】
同様に、例えば、図8に示すように、上側から1行目の「g」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「g1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「g2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0081】
同様に、例えば、図8に示すように、上側から1行目の「h」で示す例えば4つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「h1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「h2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0082】
そして、グループAについて、例えば、「A1」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が10ビットのパラレル配線で直列に接続される。同時に、例えば、「A2」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が10ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部28Aは、20ビットのパラレル配線でグループAのシフトレジスタ群のうち、サブグループ毎の1つずつ(サブグループ毎のシリアル・パラレル変換部28A側の端部のシフトレジスタ40)に接続される。その他のグループについても同様である。
【0083】
図8の例では、シリアル・パラレル変換部28とシフトレジスタとの接続に簡略化して4ビットのパラレル配線が示されているが、図6と同様のビット数の配線、例えば、20ビットのパラレル配線で接続される。
【0084】
図8に示す構成では、1行目の例えば8つの個別ブランキング機構47を「A」に示すグループAと列のグループb.d.f.hに分けている。そのため、グループAでは4つの個別ブランキング機構47によって構成される。かかる点においても、1行目の例えば8つの個別ブランキング機構47を1つのグループにする場合に比べてシフトレジスタ数を1/2にできる。さらに、4つのシフトレジスタ40を使ってビーム4までブランキング信号を伝達させるためには、直列に接続された2つずつのシフトレジスタ40によって構成される2つのサブグループが並列に接続されているので、2回のクロック動作で足りることになる。よって、クロック動作をサブグループ数K分の1に低減できる。ここでは、クロック動作を1/2に低減できる。よって、1行目の例えば8つの個別ブランキング機構47を1つのグループにする場合に比べてクロック動作を1/(2K)に低減できる。
【0085】
よって、単位時間あたりのクロック動作回数を図5の例よりもさらに低減でき、発熱量を抑制(或いは低減)できる。その結果、ブランキングプレートの発熱量を抑制(或いは低減)できる。よって、高速動作させることが可能にできる。
【0086】
さらに、図8の例では、メンブレン領域30(矩形領域)の4辺に沿って配置されるので、1辺を利用する場合、或いは2辺を利用する場合に比べて配置可能領域を広げることができる。よって、マルチビームのビーム本数が増えた場合でも、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【0087】
さらに、図8に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群(第3のシフトレジスタ群)によってサブグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態1のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【0088】
図9は、実施の形態1における個別ブランキング制御回路の内部構成を示す概念図である。図9において、描画装置100本体内のブランキングプレート204に配置された個別ブランキング制御用の各制御回路41には、シフトレジスタ40、レジスタ42、カウンタ48、及びアンプ48が配置される。実施の形態1では、各ビーム用の個別ブランキング制御を、例えば、10ビットの制御信号によって制御する。なお、図9に示すように、図3に示したブランキングプレート204を描画装置100に搭載する際には、制御回路41や電極24,26が形成された面を上向きになるように配置すると好適である。図9の例では、図4Bに示したメイン回路43は、例えば、レジスタ42、カウンタ48、及びアンプ48が相当する。
【0089】
図10は、実施の形態1における描画方法の要部工程を示すフローチャート図である。図10において、実施の形態1における描画方法は、パターン面積密度算出工程(S102)と、ショット時間(照射時間)T算出工程(S104)と、照射時間配列データ加工工程(S109)と、照射時間配列データ出力工程(S110)と、データ転送工程(S112)と、描画工程(S114)と、判定工程(S124)と、いう一連の工程を実施する。
【0090】
パターン面積密度算出工程(S102)として、面積密度算出部60は、記憶装置140から描画データを読み出し、試料101の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料101の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、10nm程度のサイズにすると好適である。面積密度算出部60は、例えば、ストライプ領域毎に記憶装置140から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【0091】
ショット時間(照射時間)T算出工程(S104)として、照射時間算出部62は、所定のサイズのメッシュ領域毎に、1ショットあたりの電子ビームの照射時間T(ショット時間、或いは露光時間ともいう。以下、同じ)を算出する。多重描画を行う場合には、各階層における1ショットあたりの電子ビームの照射時間Tを算出すればよい。基準となる照射時間Tは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Tは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Tを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Tを求めればよい。メッシュ領域毎の照射時間Tは、照射時間マップに定義され、照射時間マップが例えば記憶装置142に格納される。
【0092】
照射時間配列データ加工工程(S109)において、データ加工部64は、記憶装置142に格納された各ビームが照射するメッシュ領域の照射時間を読み出し、直列接続されるシフトレジスタ群(第3のシフトレジスタ群)毎に、対応するビームの照射時間のデータを10ビットのデータに変換し、対応するサブグループの複数のシフトレジスタ40によって転送される順に並ぶように加工する。直列接続される複数のシフトレジスタのサブグループのうち、後段側のシフトレジスタ用のデータから順に並ぶように配列加工する。また、かかるサブグループのデータをグループ毎にまとめるように配列加工する。例えば、グループ毎に、各サブグループのデータが順に並ぶように配列加工する。
【0093】
照射時間配列データ出力工程(S110)として、転送処理部68は、各ビームのショット毎に、グループ毎に、各サブグループのデータが順に並び、かつ、各サブグループ内で直列接続される複数のシフトレジスタの配列に沿った順序に加工された照射時間配列データを偏向制御回路130に出力する。
【0094】
データ転送工程(S112)として、偏向制御回路130は、ショット毎に、各グループ内のシフトレジスタがそれぞれ配置される各グループに対応する制御回路41に照射時間配列データを出力する。照射時間配列データは、シリアル伝送される。
【0095】
実施の形態1では、図9に示したように、制御回路41にシフトレジスタ40を用いているので、データ転送の際、偏向制御回路130は、グループ毎に、各サブグループのデータが順に並び、かつ各サブグループ内で同じサブグループを構成する各10ビットのデータを直列接続されたシフトレジスタ40の配列順(或いは識別番号順)に並んだデータを、ブランキングプレート204の各グループ用のパッド29にデータ転送する。各パッド29は、シリアル伝送された信号を対応するシリアル・パラレル変換部28に出力する。各シリアル・パラレル変換部28は、シリアル伝送された信号をビーム毎の10ビットのパラレル信号に変換して、サブグループ毎に10ビットのパラレル信号を対応する制御回路41にデータ転送する。また、同期用のクロック信号(CLK1)、及びデータ読み出し用のリード信号(read)を出力する。各ビームのシフトレジスタ40は、クロック信号(CLK1)に従って、上位側から順にデータを10ビットずつ次のシフトレジスタ40に転送する。
【0096】
次に、各ビームのレジスタ42が、リード信号(read)を入力すると、各ビームのレジスタ42が、シフトレジスタ40からそれぞれのビームのデータを読み込む。各ビームの個別レジスタ42は、10ビットのデータを入力すると、そのデータに従って、ON/OFF信号を、カウンタ48に出力する。そして、カウンタ48では、レジスタ42の信号がONであれば、照射時間をカウントし、照射時間の間、アンプ46にON信号を出力する。そして、アンプ46は、ON信号を受信している間、ON電圧を個別ブランキング偏向器の電極24に印加する。それ以外では、カウンタ48は、アンプ46にOFF信号を出力し、アンプ46は、OFF電圧を個別ブランキング偏向器の電極24に印加する。
【0097】
描画工程(S114)として、描画部150は、各ビームのショット毎に、該当する照射時間の描画を実施する。具体的には以下のように動作する。
【0098】
電子銃201(放出部)から放出された電子ビーム200は、照明レンズ202によりほぼ垂直にアパーチャ部材203全体を照明する。アパーチャ部材203には、矩形の複数の穴(開口部)が形成され、電子ビーム200は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム200の各一部が、かかるアパーチャ部材203の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム(マルチビーム)20a〜eが形成される。かかるマルチビーム20a〜eは、ブランキングプレート204のそれぞれ対応するブランカー(第1の偏向器:個別ブランキング機構)内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム20を偏向する(ブランキング偏向を行う)。
【0099】
ブランキングプレート204を通過したマルチビーム20a〜eは、縮小レンズ205によって、縮小され、制限アパーチャ部材206に形成された中心の穴に向かって進む。ここで、ブランキングプレート204のブランカーによって偏向された電子ビーム20は、制限アパーチャ部材206(ブランキングアパーチャ部材)の中心の穴から位置がはずれ、制限アパーチャ部材206によって遮蔽される。一方、ブランキングプレート204のブランカーによって偏向されなかった電子ビーム20は、図1に示すように制限アパーチャ部材206の中心の穴を通過する。かかる個別ブランキング機構のON/OFFによって、ブランキング制御が行われ、ビームのON/OFFが制御される。このように、制限アパーチャ部材206は、個別ブランキング機構によってビームOFFの状態になるように偏向された各ビームを遮蔽する。そして、ビームONになってからビームOFFになるまでに形成された、制限アパーチャ部材206を通過したビームにより、1回分のショットのビームが形成される。制限アパーチャ部材206を通過したマルチビーム20は、対物レンズ207により焦点が合わされ、所望の縮小率のパターン像となり、偏向器208によって、制限アパーチャ部材206を通過した各ビーム(マルチビーム20全体)が同方向にまとめて偏向され、各ビームの試料101上のそれぞれの照射位置に照射される。また、例えばXYステージ105が連続移動している時、ビームの照射位置がXYステージ105の移動に追従するように偏向器208によって制御される。XYステージ105の位置は、ステージ位置検出器139からレーザをXYステージ105上のミラー210に向けて照射し、その反射光を用いて測定される。一度に照射されるマルチビーム20は、理想的にはアパーチャ部材203の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置100は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームONに制御される。
【0100】
判定工程(S124)として、描画制御部72は、全ショットが終了したかどうかを判定する。そして、全ショットが終了していれば終了し、まだ全ショットが終了していない場合には照射時間配列データ加工工程(S109)に戻り、全ショットが終了するまで、照射時間配列データ加工工程(S109)から判定工程(S124)を繰り返す。
【0101】
図11は、実施の形態1における描画動作の一例を説明するための概念図である。図11に示すように、試料101の描画領域30は、例えば、y方向に向かって所定の幅で短冊状の複数のストライプ領域32に仮想分割される。かかる各ストライプ領域32は、描画単位領域となる。まず、XYステージ105を移動させて、第1番目のストライプ領域32の左端、或いはさらに左側の位置に一回のマルチビーム20の照射で照射可能な照射領域34が位置するように調整し、描画が開始される。第1番目のストライプ領域32を描画する際には、XYステージ105を例えば−x方向に移動させることにより、相対的にx方向へと描画を進めていく。XYステージ105は所定の速度で例えば連続移動させる。第1番目のストライプ領域32の描画終了後、ステージ位置を−y方向に移動させて、第2番目のストライプ領域32の右端、或いはさらに右側の位置に照射領域34が相対的にy方向に位置するように調整し、今度は、XYステージ105を例えばx方向に移動させることにより、−x方向にむかって同様に描画を行う。第3番目のストライプ領域32では、x方向に向かって描画し、第4番目のストライプ領域32では、−x方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域32を描画する際、同じ方向に向かって描画を進めるようにしても構わない。1回のショットでは、アパーチャ部材203の各穴22を通過することによって形成されたマルチビームによって、各穴22と同数の複数のショットパターンが一度に形成される。
【0102】
図12は、実施の形態1におけるストライプ内の描画動作の一例を説明するための概念図である。図12の例では、例えば、x,y方向に4×4のマルチビームを用いてストライプ内を描画する例を示している。図12の例では、例えば、y方向にマルチビーム全体の照射領域の約2倍の幅でストライプ領域を分割した場合を示している。そして、x方向或いはy方向に1メッシュずつ照射位置をずらしながら4回のショット(1ショットは複数の照射ステップの合計)でマルチビーム全体の1つの照射領域が露光(描画)終了する場合を示している。まず、ストライプ領域の上側の領域について描画する。図12(a)では、1回のショット(1ショットは複数の照射ステップの合計)で照射したメッシュ領域を示している。次に、図12(b)に示すように、y方向に、まだ照射されていないメッシュ領域に位置をずらして、2回目のショット(複数の照射ステップの合計)を行う。次に、図12(c)に示すように、x方向に、まだ照射されていないメッシュ領域に位置をずらして、3回目のショット(複数の照射ステップの合計)を行う。
【0103】
図13は、実施の形態1におけるストライプ内の描画動作の一例を説明するための概念図である。図13では、図12の続きを示している。次に、図13(d)に示すように、y方向に、まだ照射されていないメッシュ領域に位置をずらして、4回目のショット(1ショットは複数の照射ステップの合計)を行う。かかる4回のショット(1ショットは複数の照射ステップの合計)でマルチビーム全体の1つの照射領域が露光(描画)終了する。次に、ストライプ領域の下側の領域について描画する。図13(e)に示すように、ストライプ領域の下側の領域について、1回目のショット(1ショットは複数の照射ステップの合計)を行う。次に、y方向に、まだ照射されていないメッシュ領域に位置をずらして、2回目のショット(1ショットは複数の照射ステップの合計)を行う。次に、x方向に、まだ照射されていないメッシュ領域に位置をずらして、3回目のショット(1ショットは複数の照射ステップの合計)を行う。次に、y方向に、まだ照射されていないメッシュ領域に位置をずらして、4回目のショット(1ショットは複数の照射ステップの合計)を行う。以上の動作により、ストライプ領域のうち、マルチビームの照射領域の1列目の描画が終了する。そして、図13(f)に示すように、x方向に移動して、マルチビームの照射領域の2列目について、同様に、描画を行えばよい。以上の動作を繰り返し行うことで、ストライプ領域全体を描画できる。
【0104】
図14は、実施の形態1におけるストライプ内の描画動作の他の一例を説明するための概念図である。図14の例では、例えば、x,y方向に4×4のマルチビームを用いてストライプ内を描画する例を示している。図14の例では、各ビーム間の距離を離して、例えば、y方向にマルチビーム全体の照射領域と同等、或いは若干広いの幅でストライプ領域を分割した場合を示している。そして、x方向或いはy方向に1メッシュずつ照射位置をずらしながら16回のショット(1ショットは複数の照射ステップの合計)でマルチビーム全体の1つの照射領域が露光(描画)終了する場合を示している。図14(a)では、1回のショット(1ショットは複数の照射ステップの合計)で照射したメッシュ領域を示している。次に、次に、図14(b)に示すように、y方向に、まだ照射されていないメッシュ領域に1メッシュずつ位置をずらしながら、2,3,4回目のショット(1ショットは複数の照射ステップの合計)を順に行う。次に、図14(c)に示すように、x方向にまだ照射されていないメッシュ領域に1メッシュずつ位置をずらし、5回目のショット(1ショットは複数の照射ステップの合計)を行う。次に、y方向に、まだ照射されていないメッシュ領域に1メッシュずつ位置をずらしながら、6,7,8回目のショット(1ショットは複数の照射ステップの合計)を順に行う。
【0105】
図15は、実施の形態1におけるストライプ内の描画動作の他の一例を説明するための概念図である。図15では、図14の続きを示している。図14(d)に示すように、図13で説明した動作と同様に、繰り返し、残りの9〜16回目のショット(1ショットは複数の照射ステップの合計)を順に行えばよい。図14図15の例では、例えば、多重描画(多重度=2)を行う場合を示している。かかる場合には、マルチビーム全体の照射領域の約1/2のサイズだけx方向に移動し、図15(e)に示すように、多重描画2層目の1回目のショット(1ショットは複数の照射ステップの合計)を行う。以下、図14(b)及び図14(c)で説明したように、順次、多重描画2層目の2〜8回目の各ショット(1ショットは複数の照射ステップの合計)を行い、図15(f)に示すように、図14(b)及び図14(c)で説明した動作と同様に、繰り返し、残りの9〜16回目のショット(1ショットは複数の照射ステップの合計)を順に行えばよい。
【0106】
以上のように、実施の形態1によれば、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作ができる。
【0107】
実施の形態2.
実施の形態1では、個別ブランキング用の制御回路41を10ビットの制御信号で制御する場合について説明したが、これに限るものではない。実施の形態2では、例えば、1ビット制御信号で制御する場合について説明する。
【0108】
図16は、実施の形態2における描画装置の構成を示す概念図である。図16において、描画装置100は、描画部150と制御部160を備えている。描画装置100は、マルチ荷電粒子ビーム描画装置の一例である。描画部150は、電子鏡筒102と描画室103を備えている。電子鏡筒102内には、電子銃201、照明レンズ202、アパーチャ部材203、ブランキングプレート204、縮小レンズ205、偏向器212、制限アパーチャ部材206、対物レンズ207、及び偏向器208が配置されている。描画室103内には、XYステージ105が配置される。XYステージ105上には、描画時には描画対象基板となるマスク等の試料101が配置される。試料101には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板(シリコンウェハ)等が含まれる。また、試料101には、レジストが塗布された、まだ何も描画されていないマスクブランクスが含まれる。XYステージ105上には、さらに、XYステージ105の位置測定用のミラー210が配置される。
【0109】
制御部160は、制御計算機110、メモリ112、偏向制御回路130、ロジック回路132、ステージ位置測定部139及び磁気ディスク装置等の記憶装置140,142を有している。制御計算機110、メモリ112、偏向制御回路130、ステージ位置測定部139及び記憶装置140,142は、図示しないバスを介して互いに接続されている。記憶装置140(記憶部)には、描画データが外部から入力され、格納されている。
【0110】
制御計算機110内には、面積密度算出部60、照射時間算出部62、階調値算出部64、ビット変換部66、データ加工部65、描画制御部72、及び転送処理部68が配置されている。面積密度算出部60、照射時間算出部62、階調値算出部64、ビット変換部66、データ加工部65、描画制御部72、及び転送処理部68といった各機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。面積密度算出部60、照射時間算出部62、階調値算出部64、ビット変換部66、データ加工部65、描画制御部72、及び転送処理部68に入出力される情報および演算中の情報はメモリ112にその都度格納される。
【0111】
ここで、図16では、実施の形態2を説明する上で必要な構成を記載している。描画装置100にとって、通常、必要なその他の構成を備えていても構わない。また、以下、特に説明しない点は、実施の形態1と同様である。例えば、実施の形態2におけるアパーチャ部材の構成は図2と同様でよい。また、図2の説明も実施の形態2に適用である。実施の形態2におけるブランキングプレートの構成を示す断面図は図3と同様である。また、図3の説明も実施の形態2に適用である。実施の形態1におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面図は図4と同様である。また、図4の説明も実施の形態2に適用である。
【0112】
図17は、実施の形態2におけるブランキングプレートの構成の一例を示す上面図である。基板31は上方から見て矩形に形成され、中央部のメンブレン領域30も矩形に形成される。そして、メンブレン領域30内に、複数の個別ブランキング機構47が2次元に配列される。例えば行列状に配置される。図17の例では、図5と同様、例えば、8行×8列に配列された複数の個別ブランキング機構47が示されている。各個別ブランキング機構47の制御回路41内には、それぞれ、シフトレジスタが配置される。そして、メンブレン領域30内の全ビーム用の複数のシフトレジスタは、直列に接続された複数の組を構成する。
【0113】
図17の例では、行毎に、各行に並ぶ(横に並ぶ)複数の個別ブランキング機構47内のシフトレジスタによってグループ(行の組)が形成される。例えば、図17に示すように、上側から1行目の「A」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、2行目の「B」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、3行目の「C」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、4行目の「D」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、5行目の「E」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、6行目の「F」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、7行目の「G」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。同様に、8行目の「H」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによって、1つのグループ(行の組)が構成される。
【0114】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部28(データ送信器の一例)が1つずつ配置される。そして、各シリアル・パラレル変換部28にはパッド29が1つずつ配置される。
【0115】
図17の例では、行毎に、2次元に配列された複数の個別ブランキング機構47内のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が1つのグループ(行の組)にグループ化された例を示したが、これに限るものではない。それぞれ直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が2以上のグループ(行の組)にグループ化されて各グループのシフトレジスタ群(第2のシフトレジスタ群)を構成してもよい。すなわち、図17の例では、第1のシフトレジスタ群と第2のシフトレジスタ群が同じシフトレジスタ群を意味する場合を示している。
【0116】
このように、複数のシリアル・パラレル変換部28が、2次元に配列された複数のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群(第1のシフトレジスタ群)が1以上のグループにグループ化されたシフトレジスタ群(第2のシフトレジスタ群)毎に1つずつ配置される。
【0117】
そして、例えば、行毎のシフトレジスタ群(第1のシフトレジスタ群)によって構成される各グループ(行の組)には、対応するシリアル・パラレル変換部28が例えば4ビットのパラレル配線で接続される。複数のシリアル・パラレル変換部28の各シリアル・パラレル変換部28には、それぞれパッド29が単一配線で接続される。
【0118】
図17の例では、メンブレン領域30の4辺のうちの左辺に沿って、「A」で示すシリアル・パラレル変換部28Aとパッド29Aの組と、「C」で示すシリアル・パラレル変換部28Cとパッド29Cの組と、「E」で示すシリアル・パラレル変換部28Eとパッド29Eの組と、「G」で示すシリアル・パラレル変換部28Gとパッド29Gの組と、が配置される。メンブレン領域30の4辺のうちの右辺に沿って、「B」で示すシリアル・パラレル変換部28Bとパッド29Bの組と、「D」で示すシリアル・パラレル変換部28Dとパッド29Dの組と、「F」で示すシリアル・パラレル変換部28Fとパッド29Fの組と、「H」で示すシリアル・パラレル変換部28Hとパッド29Hの組と、が配置される。
【0119】
そして、各グループのシフトレジスタ群(第1のシフトレジスタ群或いは第2のシフトレジスタ群)は、さらに、それぞれ複数のサブグループにサブグループ化される。図16の例では、行毎のグループ(行の組)のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【0120】
例えば、図17に示すように、上側から1行目の「A」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「A1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「A2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「A3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「A4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0121】
同様に、例えば、図17に示すように、上側から1行目の「B」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「B1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「B2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「B3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「B4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0122】
同様に、例えば、図17に示すように、上側から1行目の「C」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「C1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「C2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「C3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「C4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0123】
同様に、例えば、図17に示すように、上側から1行目の「D」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「D1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「D2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「D3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「D4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0124】
同様に、例えば、図17に示すように、上側から1行目の「E」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「E1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「E2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「E3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「E4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0125】
同様に、例えば、図17に示すように、上側から1行目の「F」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「F1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「F2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「F3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「F4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0126】
同様に、例えば、図17に示すように、上側から1行目の「G」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「G1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「G2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「G3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「G4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0127】
同様に、例えば、図17に示すように、上側から1行目の「H」で示す例えば8つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群は、「H1」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「H2」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「H3」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。また、「H4」で示す例えば2つの個別ブランキング機構47内のシフトレジスタによるシフトレジスタ群(第3のシフトレジスタ群)によって1つのサブグループが構成される。
【0128】
図18は、実施の形態2におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図18(a)及び図18(b)では、制御回路41内のシフトレジスタ40以外の回路について図示を省略している。比較例では、図18(a)に示すように、行毎のグループのシフトレジスタ群(第1のシフトレジスタ群)がすべて直列に接続した場合の一部を示している。図18(a)の例では、例えば、図17に示す上側から1行目の「A」で示す例えば8つの個別ブランキング機構47のシフトレジスタ40のすべてが1ビットのシングル配線で直列に接続された場合を示す。シリアル・パラレル変換部28は、1ビットの配線で行毎のグループのシフトレジスタ群の1つ(シリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。かかる場合、シリアル・パラレル変換の必要がないのでシリアル・パラレル変換部28自体を省略してもよい。なお、図18(a)の例では、8つの個別ブランキング機構47のうち、6つの個別ブランキング機構47について示し、残りは省略している。また、図18(a)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図18(a)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、8回のクロック動作が必要となる。よって、図18(a)の例では、1回のビームショットに例えば8回のクロック動作が必要となる。
【0129】
上述したように、直列接続されたシフトレジスタN個にデータ転送するためには、シフトレジスタがN回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、1行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【0130】
これに対して、実施の形態2では、図18(b)に示すように、行毎のグループのうち、サブグループのシフトレジスタ群(第3のシフトレジスタ群)が直列に接続した場合の一部を示している。例えば、「A1」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が1ビットのシングル配線で直列に接続される。同時に、例えば、「A2」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が1ビットのシングル配線で直列に接続される。シリアル・パラレル変換部28は、4ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の1つずつ(サブグループ毎のシリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。その他のグループについても同様である。
【0131】
言い換えれば、各シリアル・パラレル変換部28は、シフトレジスタ40がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群(第3のシフトレジスタ群)と接続される。
【0132】
なお、図18(b)の例では、図18(a)と同様、8つの個別ブランキング機構47のうち、6つの個別ブランキング機構47について示し、残りは省略している。また、図18(b)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図18(b)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、直列に接続された2つずつのシフトレジスタ40によって構成される4つのサブグループが並列に接続されているので、2回のクロック動作で足りることになる。よって、クロック動作をサブグループ数K分の1に低減できる。ここでは、クロック動作を1/4に低減できる。
【0133】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制(或いは低減)できる。その結果、ブランキングプレートの発熱量を抑制(或いは低減)できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を1/Kにできる。或いは、同じ発熱量でK倍の高速動作を可能にできる。
【0134】
さらに、実施の形態2では、グループ毎に1組のシリアル・パラレル変換部28とパッド29の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部28とパッド29の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【0135】
さらに、実施の形態2では、図17及び図18(b)に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ40は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態2では、図17に示すように、例えば、8行×8列に配列された複数の個別ブランキング機構47の各行について、第1サブグループ(A1,B1,・・・,H1)と第2サブグループ(A2,B2,・・・,H2)と第3サブグループ(A3,B3,・・・,H3)と第4サブグループ(A4,B4,・・・,H4)とが1つずつ順に並び、かかる配列を繰り返すように個別ブランキング機構47、言い換えればシフトレジスタ40が同一ピッチで配置される。よって、ブランキングプレート204上に2次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットデータ転送において、信号の伝達遅延を均一にでき、転送速度の向上または転送エラーを低減が可能になる。
【0136】
さらに、実施の形態2では、図17に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群(第3のシフトレジスタ群)によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態2のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【0137】
図19は、実施の形態2における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図19において、描画装置100本体内のブランキングプレート204に配置された個別ブランキング制御用の各ロジック回路41には、シフトレジスタ40、レジスタ42、及びAND演算器44(論理積演算器)が配置される。なお、AND演算器44は、レジスタ動作に問題が生じた場合などに、個別ブランキングをすべて強制的にOFFするために使用されるが、実施の形態1では省略しても構わない。実施の形態1では、従来、例えば、10ビットの制御信号によって制御されていた各ビーム用の個別ブランキング制御を、1ビットの制御信号によって制御する。すなわち、シフトレジスタ40、レジスタ42、及びAND演算器44には、1ビットの制御信号が入出力される。制御信号の情報量が少ないことにより、制御回路の設置面積を小さくできる。言い換えれば、設置スペースが狭いブランキングプレート204上にロジック回路を配置する場合でも、より小さいビームピッチでより多くのビームを配置できる。これはブランキングプレートを透過する電流量を増加させ、すなわち描画スループットを向上することができる。
【0138】
また、共通ブランキング用の偏向器212には、アンプが配置され、ロジック回路132には、レジスタ50、及びカウンタ52(ショット時間制御部の一例)が配置される。こちらは、同時に複数の異なる制御を行うわけではなく、ON/OFF制御を行う1回路で済むため、高速に応答させるための回路を配置する場合でも設置スペース,回路の使用電流の制限の問題が生じない。よってこのアンプはブランキングアパーチャ上に実現できるアンプよりも格段に高速で動作する。このアンプは例えば、10ビットの制御信号によって制御する。すなわち、レジスタ50、及びカウンタ52には、例えば10ビットの制御信号が入出力される。
【0139】
実施の形態1では、上述した個別ブランキング制御用の各ロジック回路41によるビームON/OFF制御と、マルチビーム全体を一括してブランキング制御する共通ブランキング制御用のロジック回路132によるビームON/OFF制御との両方を用いて、各ビームのブランキング制御を行う。
【0140】
図20は、実施の形態2における描画方法の要部工程を示すフローチャート図である。図20において、パターン面積密度算出工程(S102)と、ショット時間(照射時間)T算出工程(S104)と、階調値N算出工程(S106)と、2進数変換工程(S108)と、照射時間配列データ加工工程(S109)と、照射時間配列データ出力工程(S110)と、対象桁のデータ転送工程(S112)と、対象桁の照射時間による描画工程(S114)と、判定工程(S120)と、桁変更工程(S122)と、判定工程(S124)と、いう一連の工程を実施する。対象桁の照射時間による描画工程(S114)は、その内部工程として、個別ビームON/OFF切り替え工程(S116)と、共通ビームON/OFF切り替え工程(S118)という一連の工程を実施する。
【0141】
パターン面積密度算出工程(S102)として、面積密度算出部60は、記憶装置140から描画データを読み出し、試料101の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料101の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、10nm程度のサイズにすると好適である。面積密度算出部60は、例えば、ストライプ領域毎に記憶装置140から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【0142】
ショット時間(照射時間)T算出工程(S104)として、照射時間算出部62は、所定のサイズのメッシュ領域毎に、1ショットあたりの電子ビームの照射時間T(ショット時間、或いは露光時間ともいう。以下、同じ)を算出する。多重描画を行う場合には、各階層における1ショットあたりの電子ビームの照射時間Tを算出すればよい。基準となる照射時間Tは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Tは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Tを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Tを求めればよい。メッシュ領域毎の照射時間Tは、照射時間マップに定義され、照射時間マップが例えば記憶装置142に格納される。
【0143】
階調値N算出工程(S106)として、階調値算出部64は、照射時間マップに定義されたメッシュ領域毎の照射時間Tを所定の量子化単位Δを用いて定義する際の整数の階調値Nを算出する。照射時間Tは、次の式(1)で定義される。
【0144】
【数1】
【0145】
よって、階調値Nは、照射時間Tを量子化単位Δで割った整数の値として定義される。量子化単位Δは、様々に設定可能であるが、例えば、1ns(ナノ秒)等で定義できる。量子化単位Δは、例えば1〜10nsの値を用いると好適である。Δは、カウンタで制御する場合のクロック周期等、制御上の量子化単位を意味する。
【0146】
2進数変換工程(S108)として、ビット変換部66は、ショット毎に、マルチビームの各ビームの照射時間(ここでは、階調値N)を予め設定された桁数nの2進数の値に変換する。例えば、N=50であれば、50=2+2+2なので、例えば、10桁の2進数の値に変換すると”0000110010”となる。例えば、N=500であれば、同様に、”0111110100”となる。例えば、N=700であれば、同様に、”1010111100”となる。例えば、N=1023であれば、同様に、”1111111111”となる。各ビームの照射時間は、ショット毎に、各ビームが照射することになるメッシュ領域に定義された照射時間が相当する。これにより、照射時間Tは、次の式(2)で定義される。
【0147】
【数2】
【0148】
は、階調値Nを2進数で定義した場合の各桁の値(1又は0)を示す。桁数nは、2桁以上であればよいが、好ましくは4桁以上、より好ましくは8桁以上が好適である。
【0149】
実施の形態2では、各ビームのショット毎に、当該ビームの照射を、変換された2進数の各桁の値をそれぞれ10進数で定義した場合に相当する照射時間として各桁を組み合わせた桁数n回の照射に分割する。言い換えれば、1ショットを、Δa、Δa、・・・Δa、・・・Δan−1n−1、の各照射時間の複数の照射ステップに分割する。桁数n=10とする場合、1ショットは、10回の照射ステップに分割される。
【0150】
例えば、桁数n=10とする場合、N=700であれば、10桁目(10ビット目)の照射時間がΔ×512となる。9桁目(9ビット目)の照射時間がΔ×0=0となる。8桁目(8ビット目)の照射時間がΔ×128となる。7桁目(7ビット目)の照射時間がΔ×0=0となる。6桁目(6ビット目)の照射時間がΔ×32となる。5桁目(5ビット目)の照射時間がΔ×16となる。4桁目(4ビット目)の照射時間がΔ×8となる。3桁目(3ビット目)の照射時間がΔ×4となる。2桁目(2ビット目)の照射時間がΔ×0=0となる。1桁目(1ビット目)の照射時間がΔ×0=0、となる。
【0151】
そして、例えば桁数の大きい方から順に照射する場合、例えばΔ=1nsとすれば、1回目の照射ステップが512ns(ビームON)の照射となる。2回目の照射ステップが0ns(ビームOFF)の照射となる。3回目の照射ステップが128ns(ビームON)の照射となる。4回目の照射ステップが0ns(ビームOFF)の照射となる。5回目の照射ステップが32ns(ビームON)の照射となる。6回目の照射ステップが16ns(ビームON)の照射となる。7回目の照射ステップが8ns(ビームON)の照射となる。8回目の照射ステップが4ns(ビームON)の照射となる。9回目の照射ステップが0ns(ビームOFF)の照射となる。10回目の照射ステップが0ns(ビームOFF)の照射となる。
【0152】
以上のように、実施の形態2では、各ビームのショット毎に、当該ビームの照射を、変換された2進数の対応桁の値を10進数で定義した場合に相当する照射時間とした各桁の照射時間の照射を組み合わせた桁数n回の照射(分割ショット)に分割する。そして、後述するように、各桁にそれぞれ対応する照射時間のビームを順に試料101に照射(分割ショット)する。
【0153】
照射時間配列データ加工工程(S109)として、データ加工部65は、直列接続されるシフトレジスタ群(第3のシフトレジスタ群)毎に、対応するビームの照射時間のデータを対応するサブグループの複数のシフトレジスタ40によって転送される順に並ぶように加工する。直列接続される複数のシフトレジスタのサブグループのうち、後段側のシフトレジスタ用のデータから順に並ぶように配列加工する。また、かかるサブグループのデータをグループ毎にまとめるように配列加工する。例えば、グループ毎に、各サブグループのデータが順に並ぶように配列加工する。
【0154】
照射時間配列データ出力工程(S110)として、転送処理部68は、各ビームのショット毎に、2進数データに変換され、並び順が加工された照射時間配列データを偏向制御回路130に出力する。
【0155】
対象桁のデータ転送工程(S112)として、偏向制御回路130は、ショット毎に、各ビーム用のロジック回路41に照射時間配列データを出力する。また、これと同期して、偏向制御回路130は、共通ブランキング用のロジック回路132に各照射ステップのタイミングデータを出力する。
【0156】
図21は、実施の形態2における照射時間配列データの一部の一例を示す図である。図21では、マルチビームを構成するビームの内、例えばビーム1〜4についての所定のショットの照射時間配列データの一部を示している。図21の例では、ビーム1〜4について、kビット目(k桁目)の照射ステップからk−3ビット目(k−3桁目)の照射ステップまでの照射時間配列データを示している。図21の例では、ビーム1について、kビット目(k桁目)からk−3ビット目(k−3桁目)までの照射ステップについてデータ”1101”を示す。ビーム2について、kビット目(k桁目)からk−3ビット目(k−3桁目)までの照射ステップについてデータ”1100”を示す。ビーム3について、kビット目(k桁目)からk−3ビット目(k−3桁目)までの照射ステップについてデータ”0110”を示す。ビーム4について、kビット目(k桁目)からk−3ビット目(k−3桁目)までの照射ステップについてデータ”0111”を示す。
【0157】
実施の形態2では、図19に示したように、ロジック回路41にシフトレジスタ40を用いているので、データ転送の際、偏向制御回路130は、同じビット(同じ桁数)のデータをビームの配列順(或いは識別番号順)にブランキングプレート204の各ロジック回路41にデータ転送する。また、同期用のクロック信号(CLK1)、データ読み出し用のリード信号(read)、及びゲート信号(BLK)を出力する。図21の例では、例えば、ビーム1〜4のkビット目(k桁目)のデータとして、後のビーム側から”0011”の各1ビットデータを転送する。各ビームのシフトレジスタ40は、クロック信号(CLK1)に従って、上位側から順にデータを次のシフトレジスタ40に転送する。例えば、ビーム1〜4のkビット目(k桁目)のデータは、4回のクロック信号によって、ビーム1のシフトレジスタ40には1ビットデータである”1”が格納される。ビーム2のシフトレジスタ40には1ビットデータである”1”が格納される。ビーム3のシフトレジスタ40には1ビットデータである”0”が格納される。ビーム4のシフトレジスタ40には1ビットデータである”0”が格納される。
【0158】
次に、各ビームのレジスタ42が、リード信号(read)を入力すると、各ビームのレジスタ42が、シフトレジスタ40からそれぞれのビームのkビット目(k桁目)のデータを読み込む。図21の例では、kビット目(k桁目)のデータとして、ビーム1のレジスタ42には1ビットデータである”1”が格納される。kビット目(k桁目)のデータとして、ビーム2のレジスタ42には1ビットデータである”1”が格納される。kビット目(k桁目)のデータとして、ビーム3のレジスタ42には1ビットデータである”0”が格納される。kビット目(k桁目)のデータとして、ビーム4のレジスタ42には1ビットデータである”0”が格納される。各ビームの個別レジスタ42は、kビット目(k桁目)のデータを入力すると、そのデータに従って、ON/OFF信号をAND演算器44に出力する。kビット目(k桁目)のデータが”1”であればON信号を、”0”であればOFF信号を出力すればよい。そして、AND演算器44では、BLK信号がON信号であって、レジスタ42の信号がONであれば、アンプ46にON信号を出力し、アンプ46は、ON電圧を個別ブランキング偏向器の電極24に印加する。それ以外では、AND演算器44は、アンプ46にOFF信号を出力し、アンプ46は、OFF電圧を個別ブランキング偏向器の電極24に印加する。
【0159】
そして、かかるkビット目(k桁目)のデータが処理されている間に、偏向制御回路130は、次のk−1ビット目(k−1桁目)のデータをビームの配列順(或いは識別番号順)にブランキングプレート204の各ロジック回路41にデータ転送する。図21の例では、例えば、ビーム1〜4のk−1ビット目(k−1桁目)のデータとして、後のビーム側から”1111”の各1ビットデータを転送する。各ビームのシフトレジスタ40は、クロック信号(CLK1)に従って、上位側から順にデータを次のシフトレジスタ40に転送する。例えば、ビーム1〜4のk−1ビット目(k−1桁目)のデータは、4回のクロック信号によって、ビーム1のシフトレジスタ40には1ビットデータである”1”が格納される。ビーム2のシフトレジスタ40には1ビットデータである”1”が格納される。ビーム3のシフトレジスタ40には1ビットデータである”1”が格納される。ビーム4のシフトレジスタ40には1ビットデータである”1”が格納される。そして、k−1ビット目(k−1桁目)のリード信号によって、各ビームのレジスタ42が、シフトレジスタ40からそれぞれのビームのk−1ビット目(k−1桁目)のデータを読み込めばよい。以下、同様に、1ビット目(1桁目)のデータ処理まで進めればよい。
【0160】
ここで、図19に示したAND演算器44については、省略しても構わない。但し、ロジック回路41内の各素子のいずれかが故障して、ビームOFFにできない状態に陥った場合などに、AND演算器44を配置することでビームをOFFに制御できる点で効果的である。また、図19では、シフトレジスタを直列にした1ビットのデータ転送経路を用いているが、複数の並列の転送経路を設けることで、転送の高速化を図ることも効果的である。
【0161】
対象桁の照射時間による描画工程(S114)として、各ビームのショット毎に、複数の照射ステップに分割した照射のうち、対象桁(例えばkビット目(k桁目))の照射時間の描画を実施する。
【0162】
図22は、実施の形態2における1ショット中の照射ステップの一部についてのビームON/OFF切り替え動作を示すフローチャート図である。図22では、例えば、マルチビームを構成する複数のビームのうち、1つのビーム(ビーム1)について示している。ビーム1のkビット目(k桁目)からk−3ビット目(k−3桁目)までの照射時間配列データは、図21の例では、”1101”で示される。まず、kビット目(k桁目)のリード信号の入力によって、個別レジスタ42(個別レジスタ1)は、格納されているkビット目(k桁目)のデータに従ってON/OFF信号を出力する。図22では、ON出力となる。実施の形態2では、1ビット信号なので、個別レジスタ42は、次のk−1ビット目(k−1桁目)のデータが読み込まれるまで、データ出力が維持されることになる。
【0163】
kビット目(k桁目)のデータがONデータであるので、個別アンプ46(個別アンプ1)はON電圧を出力し、ビーム1用のブランキング電極24にON電圧を印加する。一方、共通ブランキング用のロジック回路132内では、10ビットの各照射ステップのタイミングデータに従って、ON/OFFを切り替える。共通ブランキング機構では、各照射ステップの照射時間だけON信号を出力する。例えば、Δ=1nsとすれば、1回目の照射ステップ(例えば10桁目(10ビット目))の照射時間がΔ×512=512nsとなる。2回目の照射ステップ(例えば9桁目(9ビット目))の照射時間がΔ×256=256nsとなる。3回目の照射ステップ(例えば8桁目(8ビット目))の照射時間がΔ×128=128nsとなる。以下、同様に、各桁目(各ビット目)の照射時間だけONとなる。ロジック回路132内では、レジスタ50に各照射ステップのタイミングデータが入力されると、レジスタ50がk桁目(kビット目)のONデータを出力すると、カウンタ52がk桁目(kビット目)の照射時間をカウントし、かかる照射時間の経過時にOFFとなるように制御される。
【0164】
また、共通ブランキング機構では、個別ブランキング機構のON/OFF切り替えに対して、アンプ46の電圧安定時間(セトリング時間)S1/S2を経過した後にON/OFF切り替えを行う。図22の例では、個別アンプ1がONになった後、OFFからONに切り替え時の個別アンプ1のセトリング時間S1を経過後に、共通アンプがONになる。これにより、個別アンプ1の立ち上がり時の不安定な電圧でのビーム照射を排除できる。そして、共通アンプはk桁目(kビット目)の照射時間の経過時にOFFとなる。その結果、実際のビームは、個別アンプと共通アンプが共にONであった場合に、ビームONとなり、試料101に照射される。よって、共通アンプのON時間が実際のビームの照射時間になるように制御される。換言すれば、共通ブランキング機構が照射時間を規定することになる。すなわち、カウンタ52(照射時間制御部)によって、共通アンプ及び偏向器212が照射時間を規定するように制御される。一方、個別アンプ1がOFFの時に共通アンプがONになる場合には、個別アンプ1がOFFになった後、ONからOFFに切り替え時の個別アンプ1のセトリング時間S2を経過後に、共通アンプがONになる。これにより、個別アンプ1の立ち下がり時の不安定な電圧でのビーム照射を排除できる。また、図8に記載したように、個別アンプ動作は共通アンプがOFFした後に開始することにすれば、不安定な動作が排除でき確実なビーム照射が実施できる。
【0165】
以上のように、個別ビームON/OFF切り替え工程(S116)として、複数の個別ブランキング機構(ブランキングプレート204等)により、マルチビームのうち、それぞれ対応するビームに対して個別にビームのON/OFF制御を行い、ビーム毎に、k桁目(kビット目)の照射ステップ(照射)について、当該ビーム用の個別ブランキング機構によりビームのON/OFF切り替えを行う。図22の例では、k−1桁目(k−1ビット目)の照射ステップがビームOFFではないので、ONからOFF切り替えを行っていないが、例えば、k−1桁目(k−1ビット目)の照射ステップがビームOFFであれば、ONからOFF切り替えを行うことは言うまでもない。
【0166】
そして、共通ビームON/OFF切り替え工程(S118)として、ビーム毎に、k桁目(kビット目)の照射ステップ(照射)について、個別ブランキング機構によりビームのON/OFF切り替えが行われる動作の他に、共通ブランキング機構(ロジック回路132、及び偏向器212等)を用いてマルチビーム全体に対して一括してビームのON/OFF制御を行い、k桁目(kビット目)の照射ステップ(照射)に対応する照射時間だけビームONの状態になるようにブランキング制御を行う。
【0167】
上述したように、ブランキングプレート204では回路の設置面積や使用電流に制限があるため、簡易なアンプ回路になってしまう。そのため、個別アンプのセトリング時間を短くするにも制限がある。これに対して、共通ブランキング機構では、鏡筒の外に十分な大きさ、使用電流、回路規模の高精度なアンプ回路を搭載可能である。よって、共通アンプのセトリング時間を短くできる。そこで、実施の形態1では、個別ブランキング機構でビームONにした後(或いは対象桁目のリード信号出力後)、セトリング時間経過後に共通ブランキング機構でビームONにすることで、ブランキングプレート上の個別アンプの電圧不安定時間やクロストークを含むノイズ成分を排除でき、かつ、高精度な照射時間でブランキング動作を行うことができる。
【0168】
判定工程(S120)として、描画制御部72は、照射時間配列データについて全桁のデータの転送が完了したかどうかを判定する。完了していない場合には、桁変更工程(S122)に進む。完了した場合には、判定工程(S124)に進む。
【0169】
桁変更工程(S122)として、描画制御部72は、対象ビット(桁)を変更する。例えば、k桁目(kビット目)からk−1桁目(k−1ビット目)に対象桁を変更する。そして、対象桁のデータ転送工程(S112)に戻る。そして、k−1桁目(k−1ビット目)の処理について、対象桁のデータ転送工程(S112)から桁変更工程(S122)までを実施する。そして、判定工程(S120)において照射時間配列データについて全桁のデータの処理が完了するまで、同様に、繰り返す。
【0170】
図22の例では、k桁目(kビット目)の照射ステップ用のビームON時間が経過後に、k−1桁目(k−1ビット目)のリード信号がレジスタ42に入力される。ビーム1についてレジスタ42では、k−1桁目(k−1ビット目)のデータが”1”なので、引き続きON出力となる。よって、個別アンプ1出力のONとなり、ON電圧が個別ブランキング用の電極24に印加される。そして、同様に、個別アンプ1のセトリング時間経過後に共通ブランキング機構でビームONにする。そして、k−1桁目(k−1ビット目)の照射時間経過後に共通ブランキング機構でビームOFFにする。
【0171】
次に、k−1桁目(k−1ビット目)の照射ステップ用のビームON時間が経過後に、k−2桁目(k−2ビット目)のリード信号がレジスタ42に入力される。ビーム1についてレジスタ42では、k−2桁目(k−2ビット目)のデータが”0”なので、OFF出力に切り替わる。よって、個別アンプ1出力がOFFとなり、OFF電圧が個別ブランキング用の電極24に印加される。そして、同様に、個別アンプ1のセトリング時間経過後に共通ブランキング機構でビームONにする。しかし、個別アンプ1出力のOFFなので、ビーム1は結果としてビームOFFとなる。そして、k−2桁目(k−2ビット目)の照射時間経過後に共通ブランキング機構でOFFにする。
【0172】
次に、k−2桁目(k−2ビット目)の照射ステップ用のビームON時間が経過後に、k−3桁目(k−3ビット目)のリード信号がレジスタ42に入力される。ビーム1についてレジスタ42では、k−3桁目(k−3ビット目)のデータが”1”なので、ON出力に切り替わる。よって、個別アンプ1出力のONとなり、ON電圧が個別ブランキング用の電極24に印加される。そして、同様に、個別アンプ1のセトリング時間経過後に共通ブランキング機構でビームONにする。今度は、個別アンプ1出力はONなので、ビーム1は結果としてビームONとなる。そして、k−3桁目(k−3ビット目)の照射時間経過後に共通ブランキング機構でOFFにする。
【0173】
以上のように、マルチビームのうち、それぞれ対応するビームに対して個別にビームのON/OFF制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、桁数回の照射(桁数回の照射ステップ)の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのON/OFF切り替えを行う。そして、同時に、ビーム毎に、桁数回の照射(桁数回の照射ステップ)の各回の照射について、個別ブランキング機構によりビームのON/OFF切り替えが行われる他に、マルチビーム全体に対して一括してビームのON/OFF制御を行う共通ブランキング機構を用いて当該桁の照射に対応する照射時間だけビームONの状態になるようにブランキング制御を行う。かかる個別ブランキング機構と共通ブランキング機構の切り替え動作によって、各桁にそれぞれ対応する照射時間のビームを順に試料101に照射する。
【0174】
電子銃201(放出部)から放出された電子ビーム200は、照明レンズ202によりほぼ垂直にアパーチャ部材203全体を照明する。アパーチャ部材203には、矩形の複数の穴(開口部)が形成され、電子ビーム200は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム200の各一部が、かかるアパーチャ部材203の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム(マルチビーム)20a〜eが形成される。かかるマルチビーム20a〜eは、ブランキングプレート204のそれぞれ対応するブランカー(第1の偏向器:個別ブランキング機構)内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム20を偏向する(ブランキング偏向を行う)。
【0175】
図23は、実施の形態2におけるブランキング動作を説明するための概念図である。ブランキングプレート204を通過したマルチビーム20a〜eは、縮小レンズ205によって、縮小され、制限アパーチャ部材206に形成された中心の穴に向かって進む。ここで、ブランキングプレート204のブランカーによって偏向された電子ビーム20は、制限アパーチャ部材206(ブランキングアパーチャ部材)の中心の穴から位置がはずれ、制限アパーチャ部材206によって遮蔽される。一方、ブランキングプレート204のブランカーによって偏向されなかった電子ビーム20は、偏向器212(共通ブランキング機構)によって、偏向されなければ、図1に示すように制限アパーチャ部材206の中心の穴を通過する。かかる個別ブランキング機構のON/OFFと共通ブランキング機構のON/OFFとの組み合わせによって、ブランキング制御が行われ、ビームのON/OFFが制御される。このように、制限アパーチャ部材206は、個別ブランキング機構或いは共通ブランキング機構によってビームOFFの状態になるように偏向された各ビームを遮蔽する。そして、ビームONになってからビームOFFになるまでに形成された、制限アパーチャ部材206を通過したビームにより1回分のショットをさらに分割した照射ステップのビームが形成される。制限アパーチャ部材206を通過したマルチビーム20は、対物レンズ207により焦点が合わされ、所望の縮小率のパターン像となり、偏向器208によって、制限アパーチャ部材206を通過した各ビーム(マルチビーム20全体)が同方向にまとめて偏向され、各ビームの試料101上のそれぞれの照射位置に照射される。また、例えばXYステージ105が連続移動している時、ビームの照射位置がXYステージ105の移動に追従するように偏向器208によって制御される。一度に照射されるマルチビーム20は、理想的にはアパーチャ部材203の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置100は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームONに制御される。
【0176】
判定工程(S124)として、描画制御部72は、全ショットが終了したかどうかを判定する。そして、全ショットが終了していれば終了し、まだ全ショットが終了していない場合には階調値N算出工程(S106)に戻り、全ショットが終了するまで、階調値N算出工程(S106)から判定工程(S124)を繰り返す。
【0177】
実施の形態2における描画動作は図11及び図11での説明と同様である。また、実施の形態2におけるストライプ内の描画動作の一例は図12から図15で説明した内容と同様の内容が適用できる。
る。
【0178】
以上のように、実施の形態2によれば、実施の形態1の効果の他に、さらに、回路設置スペースの制限を維持しながら照射時間制御の精度、ひいては照射量制御の精度を向上できる。また、個別ブランキング機構のロジック回路41が1ビットのデータ量なので、消費電力も抑制できる。
【0179】
実施の形態3.
上述した実施の形態2では、n回の照射ステップ用のデータを例えば大きい順にデータ転送する場合を説明したが、これに限るものでない。実施の形態3では、複数の照射ステップ用のデータを組み合わせて転送する場合について説明する。実施の形態3における装置構成は、図16と同様である。また、実施の形態3におけるブランキングプレートの構成の一例を示す上面図は図17と同様である。なお、図17では、4ビットのパラレル配線で接続されるように示されているが、実施の形態3では、後述するように8ビットのパラレル配線で接続される。また、実施の形態3における描画方法の要部工程を示すフローチャート図は、図20と同様である。また、以下、特に説明する点以外が内容は、実施の形態2と同様である。
【0180】
各ビームのk−1ビット目(k−1桁目)のON/OFFデータの転送をkビット目(k桁目)の照射ステップと並列に行うことで、データ転送の時間を照射ステップの照射時間内に含めることができる。しかし、kが小さくなってくると、照射ステップの照射時間が短くなるので、k−1ビット目(k−1桁目)のON/OFFデータの転送を照射ステップの照射時間内に含めることが困難になってくる。そこで、実施の形態3では、照射時間が長い桁と短い桁とをグループ化する。これにより、次のグループのデータ転送時間を照射ステップ中のグループ化された照射時間の合計内に含めることができる。グループ化は、グループ化された照射時間の合計間の差がより均一に近づくように複数のグループを設定すると好適である。例えば、n桁目(nビット目)と1桁目(1ビット目)とのグループ、n−1桁目(n−1ビット目)と2桁目(2ビット目)とのグループ、n−2桁目(n−2ビット目)と3桁目(3ビット目)とのグループ、・・・といったようにグループ化すると好適である。このように、各ビーム用の個別ブランキング制御を、例えば2ビットの制御信号によって制御する。
【0181】
図24は、実施の形態3におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図24(a)及び図24(b)では、制御回路41内のシフトレジスタ40以外の回路について図示を省略している。比較例では、図24(a)に示すように、行毎のグループのシフトレジスタ群(第1のシフトレジスタ群)がすべて直列に接続した場合の一部を示している。図24(a)の例では、例えば、図17に示す上側から1行目の「A」で示す例えば8つの個別ブランキング機構47のシフトレジスタ40のすべてが2ビットのパラレル配線で直列に接続された場合を示す。シリアル・パラレル変換部28は、2ビットのパラレル配線で行毎のグループのシフトレジスタ群の1つ(シリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。なお、図24(a)の例では、8つの個別ブランキング機構47のうち、6つの個別ブランキング機構47について示し、残りは省略している。また、図24(a)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図24(a)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、8回のクロック動作が必要となる。よって、図24(a)の例では、1回のビームショットに例えば8回のクロック動作が必要となる。
【0182】
これに対して、実施の形態3では、図24(b)に示すように、行毎のグループのうち、サブグループのシフトレジスタ群(第3のシフトレジスタ群)が直列に接続した場合の一部を示している。例えば、「A1」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が2ビットのパラレル配線で直列に接続される。同時に、例えば、「A2」で示すサブグループの例えば2つの個別ブランキング機構47のシフトレジスタ40が2ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部28は、8ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の1つずつ(サブグループ毎のシリアル・パラレル変換部28側の端部のシフトレジスタ40)に接続される。その他のグループについても同様である。
【0183】
言い換えれば、各シリアル・パラレル変換部28は、シフトレジスタ40がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群(第3のシフトレジスタ群)と接続される。
【0184】
なお、図24(b)の例では、図24(a)と同様、8つの個別ブランキング機構47のうち、6つの個別ブランキング機構47について示し、残りは省略している。また、図24(b)の例では、1行目の「A」で示す例えば8つの個別ブランキング機構47を通過する各ビームを、例えば、シリアル・パラレル変換部28に近い方からビーム1、ビーム2、・・・と定義している。図24(b)に示す構成では、1行目の「A」に例えば8つの個別ブランキング機構47が配置される場合、シフトレジスタ40を使ってビーム8までブランキング信号を伝達させるためには、直列に接続された2つずつのシフトレジスタ40によって構成される4つのサブグループが並列に接続されているので、2回のクロック動作で足りることになる。よって、クロック動作をサブグループ数K分の1に低減できる。ここでは、クロック動作を1/4に低減できる。
【0185】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制(或いは低減)できる。その結果、ブランキングプレートの発熱量を抑制(或いは低減)できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、1行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を1/Kにできる。或いは、同じ発熱量でK倍の高速動作を可能にできる。
【0186】
さらに、実施の形態3では、グループ毎に1組のシリアル・パラレル変換部28とパッド29の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部28とパッド29の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【0187】
さらに、実施の形態3では、実施の形態2と同様、図17及び図24(b)に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ40は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態3では、図17に示すように、例えば、8行×8列に配列された複数の個別ブランキング機構47の各行について、第1サブグループ(A1,B1,・・・,H1)と第2サブグループ(A2,B2,・・・,H2)と第3サブグループ(A3,B3,・・・,H3)と第4サブグループ(A4,B4,・・・,H4)とが1つずつ順に並び、かかる配列を繰り返すように個別ブランキング機構47、言い換えればシフトレジスタ40が同一ピッチで配置される。よって、ブランキングプレート204上に2次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットにおいて、クロックに対する信号の伝達遅延を均一にできる。
【0188】
さらに、実施の形態3では、図17に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群(第3のシフトレジスタ群)によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態2のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【0189】
図25は、実施の形態3における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図25において、描画装置100本体内のブランキングプレート204に配置された個別ブランキング制御用の各ロジック回路41に、さらに、セレクタ48が追加された点、および各ビーム用の個別ブランキング制御を、例えば2ビットの制御信号によって制御する点、以外は図19と同様である。ここでは、例えば、2つの照射ステップを組み合わせて1つのグループに設定する場合を示している。そのため、グループ内の各照射ステップ用に1ビットずつ制御信号として使用する。よって、グループ毎に2ビットの制御信号を用いる。制御信号を2ビットとしてもビームオフオン用の制御回路は、10ビットで照射量制御を行う回路に比べロジック回路自体を圧倒的に小さくできる。よって、(共通ブランキング機構の使用で)ブランキング制御の応答性を向上させながら(ブランキングアパーチャ上の回路の)設置面積を小さくできる。言い換えれば、設置スペースが狭いブランキングプレート204上にロジック回路を配置する場合でも、より小さいビームピッチを実現しつつ、照射量制御の精度を向上できる。
【0190】
図26は、実施の形態3における1ショット中の照射ステップの一部についてのビームON/OFF切り替え動作を示すフローチャート図である。図26では、例えば、マルチビームを構成する複数のビームのうち、1つのビーム(ビーム1)について示している。ここでは、例えば、ビーム1のnビット目(n桁目)と1ビット目(1桁目)のグループからn−1ビット目(n−1桁目)と2ビット目(2桁目)のグループまでの照射ステップについて示している。照射時間配列データは、例えば、nビット目(n桁目)が”1”、1ビット目(1桁目)が”1”、n−1ビット目(n−1桁目)が”0”、2ビット目(1桁目)が”1”の場合を示している。
【0191】
まず、nビット目(n桁目)と1ビット目(1桁目)のグループのリード信号の入力によって、個別レジスタ42(個別レジスタ信号1(n桁目)及び個別レジスタ信号2(1桁目))は、格納されているnビット目(n桁目)と1ビット目(1桁目)のデータに従ってON/OFF信号を並列に(パラレル転送信号として)出力する。実施の形態3では、2ビット信号なので、信号を選択して切り替える必要がある。
図26では、まず、セレクタ48で個別レジスタ信号1のデータが選択され、nビット目(n桁目)のON信号が個別アンプに出力される。次に、個別レジスタ42の出力は、セレクタ48の切り替えによって個別レジスタ2のデータが選択され、nビット目(n桁目)の出力から1ビット目(1桁目)の出力に切り替える。以下、照射ステップ毎にこの切り替えを順次繰り返す。
【0192】
nビット目(k桁目)のデータがONデータであるので、個別アンプ46(個別アンプ1)はON電圧を出力し、ビーム1用のブランキング電極24にON電圧を印加する。一方、共通ブランキング用のロジック回路132内では、10ビットの各照射ステップのタイミングデータに従って、ON/OFFを切り替える。共通ブランキング機構では、各照射ステップの照射時間だけON信号を出力する。例えば、Δ=1nsとすれば、1回目の照射ステップ(例えば10桁目(10ビット目))の照射時間がΔ×512=512nsとなる。2回目の照射ステップ(例えば1桁目(1ビット目))の照射時間がΔ×1=1nsとなる。3回目の照射ステップ(例えば9桁目(9ビット目))の照射時間がΔ×256=256nsとなる。4回目の照射ステップ(例えば2桁目(2ビット目))の照射時間がΔ×2=2nsとなる。以下、同様に、各グループの桁目(各ビット目)の照射時間だけONとなる。ロジック回路132内では、レジスタ50に各照射ステップのタイミングデータが入力されると、レジスタ50がk桁目(kビット目)のONデータを出力し、カウンタ52がk桁目(kビット目)の照射時間をカウントし、かかる照射時間の経過時にOFFとなるように制御される。以下、グループ毎に順にビームの照射が行われる。
【0193】
以上のように、実施の形態3によれば、データ転送時間を照射ステップ中のグループ化された照射時間の合計内に含めることができる。
【0194】
なお、上記の実施の形態3では、2個のデータの切り替えをセレクタを用いて切り替える構成としているが、セレクタを用いずに順にシフトレジスタで転送されるように構成しても効果的である。
【0195】
また、上記の実施の形態3では、2個の照射ステップをグループ化した場合の形態を説明したが、これに限定されるものではない。例えば、3個の照射ステップをグループ化した場合には、データ転送時間と照射ステップ中のグループ化された照射時間の合計時間がより均一化できる。さらに、グループ化する照射ステップを増やすとより均一化が可能である。例えば、照射ステップを2進数の各桁とした場合、グループ化する照射ステップを3個あるいは4個にすると十分な均一化効果が得られる。ただし、個数を増やすとその分必要なレジスタが増加し、その結果回路面積も増加することになるので、何個の照射ステップをグループ化するかは要求に合わせて適宜選択されると良い。
具体的な実施形態は上述の内容に限定されるものではなく、グループデータの転送時間を照射ステップ中のグループ化された照射時間の合計内に含めるようにするという本発明の骨子に従って種々の実施形態が選択できる。
【0196】
実施の形態4.
上述した実施の形態2,3では、個別ブランキング制御用のブランキングプレート204と共通ブランキング用の偏向器212とを用いて、ビーム毎に、1ショットを分割した複数回の照射の各回の照射ステップ(分割ショット)についてブランキング制御をおこなったが、これに限るものではない。実施の形態4では、共通ブランキング用の偏向器212を用いずに個別ブランキング制御用のブランキングプレート204を用いてビーム毎に、1ショットを分割した複数回の照射の各回の照射ステップについてブランキング制御をおこなう構成について説明する。
【0197】
図27は、実施の形態4における描画装置の構成を示す概念図である。図27において、偏向器212が無くなった点、ロジック回路132の出力がブランキングプレート204に接続される点、以外は、図16と同様である。また、実施の形態4におけるブランキングプレートの構成の一例を示す上面図は図17と同様である。また、実施の形態4における描画方法の要部工程は、図20と同様である。以下、特に説明する点以外の内容は、実施の形態2と同様である。
【0198】
図28は、実施の形態4における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図28において、偏向器212が無くなった点、AND演算器44(論理積回路)に偏向制御回路130からの信号の代わりにロジック回路132の出力信号が入力される点、以外の内容は図19と同様である。
【0199】
個別ビームON/OFF切り替え工程(S116)として、マルチビームのうち、それぞれ対応するビームに対して個別にビームのON/OFF制御信号を出力するシフトレジスタ40と個別レジスタ42を有する複数のロジック回路(第1のロジック回路)を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用のロジック回路(第1のロジック回路)によりビームのON/OFF制御信号(第1のON/OFF制御信号)を出力する。具体的には、上述したように、各ビームの個別レジスタ42は、kビット目(k桁目)のデータを入力すると、そのデータに従って、ON/OFF信号をAND演算器44に出力する。kビット目(k桁目)のデータが”1”であればON信号を、”0”であればOFF信号を出力すればよい。
【0200】
そして、共通ビームON/OFF切り替え工程(S118)として、ビーム毎に、複数回の照射の各回の照射について、個別ブランキング用のロジック回路によりビームのON/OFF制御信号の切り替えが行われた後、マルチビーム全体に対して一括してビームのON/OFF制御信号を出力するロジック回路132(第2のロジック回路)を用いて当該照射に対応する照射時間だけビームONの状態になるようにビームのON/OFF制御信号(第2のON/OFF制御信号)を出力する。具体的には、共通ブランキング用のロジック回路132内では、10ビットの各照射ステップのタイミングデータに従って、ON/OFFを切り替える。ロジック回路132は、かかるON/OFF制御信号をAND演算器44に出力する。ロジック回路132では、各照射ステップの照射時間だけON信号を出力する。
【0201】
そして、ブランキング制御工程として、AND演算器44は、個別ビーム用のON/OFF制御信号と共通ビーム用のON/OFF制御信号とが共にON制御信号である場合に、当該ビームについて、当該照射に対応する照射時間だけビームONの状態になるようにブランキング制御を行う。AND演算器44は、個別ビーム用と共通ビーム用のON/OFF制御信号が共にON制御信号である場合に、アンプ46にON信号を出力し、アンプ46は、ON電圧を個別ブランキング偏向器の電極24に印加する。それ以外では、AND演算器44は、アンプ46にOFF信号を出力し、アンプ46は、OFF電圧を個別ブランキング偏向器の電極24に印加する。このように、個別ブランキング偏向器の電極24(個別ブランキング機構)は、個別ビーム用と共通ビーム用のON/OFF制御信号が共にON制御信号である場合に、当該ビームについて、当該照射に対応する照射時間だけビームONの状態になるように個別にビームのON/OFF制御を行う。
【0202】
なお、個別ブランキング回路はブランキングプレートの広い範囲に配置されるため、回路による遅延、あるいは、配線長による遅延などにより、個別ブランキング回路の動作にはどうしても時間的なずれが生じるが、このような応答速度のずれによる個別ブランキング回路の動作が収まったところで、共通ブランキングからビームON信号を供給するようにすれば、個別の回路の遅延等による不安定なビーム照射が避けられる。
【0203】
以上のように、共通ブランキング用の偏向器212を用いずに個別ブランキング制御用のブランキングプレート204を用いても実施の形態1と同様、回路設置スペースの制限を維持することができる。また、個別ブランキング用のロジック回路41が1ビットのデータ量なので、消費電力も抑制できる。また、共通ブランキング用の偏向器212が省略できるメリットもある。
【0204】
なお、本実施形態において、共通ブランキング用のロジック回路132は独立に製作されても良いが、ブランキングプレートの周辺部分に設置して一体構造の集積回路として製作することも可能である。ブランキングプレートの周辺部分に設置すれば、個別ブランキング回路への配線長が短くでき、正確なタイミング制御が容易になるという利点がある。
【0205】
なお、上述した例では、個別ブランキング用のロジック回路41が1ビットのデータ量の場合を示したが、これに限るものではなく、実施の形態4の構成は、実施の形態3のように2ビットのデータ量の場合についても適用できる。また、実施の形態4の構成は、その他の実施の形態においても適用できる。
【0206】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した例では、シフトレジスタ40に10ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、2ビット、或いは3ビット〜9ビットの制御信号を用いてもよい。かかる場合には、各サブグループにおける、直列接続されるシフトレジスタ40同士間、および直列接続されるシフトレジスタ40の端部のシフトレジスタ40とシリアル・パラレル変換部28との間は、設定されたビット数のパラレル配線により接続されればよい。なお、11ビット以上の制御信号を用いてもよい。
【0207】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置100を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
【0208】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビーム描画装置及び方法は、本発明の範囲に包含される。
【符号の説明】
【0209】
20 マルチビーム
22 穴
24,26 電極
28 シリアル・パラレル変換部
29 パッド
30 描画領域
32 ストライプ領域
40 シフトレジスタ
41 制御回路
42 レジスタ
46 アンプ
47 個別ブランキング機構
48 カウンタ
60 面積密度算出部
62 照射時間算出部
64 N算出部
65 データ加工部
66 ビット変換部
68 転送処理部
72 描画制御部
100 描画装置
101,340 試料
102 電子鏡筒
103 描画室
105 XYステージ
110 制御計算機
112 メモリ
130 偏向制御回路
139 ステージ位置検出器
140,142 記憶装置
150 描画部
160 制御部
200 電子ビーム
201 電子銃
202 照明レンズ
203 アパーチャ部材
204 ブランキングプレート
205 縮小レンズ
206 制限アパーチャ部材
207 対物レンズ
208 偏向器
210 ミラー
図1
図2
図3
図4A
図4B
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28