特許第6234865号(P6234865)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
<>
  • 特許6234865-DC−DCコンバータ 図000002
  • 特許6234865-DC−DCコンバータ 図000003
  • 特許6234865-DC−DCコンバータ 図000004
  • 特許6234865-DC−DCコンバータ 図000005
  • 特許6234865-DC−DCコンバータ 図000006
  • 特許6234865-DC−DCコンバータ 図000007
  • 特許6234865-DC−DCコンバータ 図000008
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6234865
(24)【登録日】2017年11月2日
(45)【発行日】2017年11月22日
(54)【発明の名称】DC−DCコンバータ
(51)【国際特許分類】
   H02M 3/155 20060101AFI20171113BHJP
【FI】
   H02M3/155 B
   H02M3/155 F
【請求項の数】6
【全頁数】13
(21)【出願番号】特願2014-69334(P2014-69334)
(22)【出願日】2014年3月28日
(65)【公開番号】特開2015-192558(P2015-192558A)
(43)【公開日】2015年11月2日
【審査請求日】2016年12月5日
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110001243
【氏名又は名称】特許業務法人 谷・阿部特許事務所
(72)【発明者】
【氏名】西村 誠純
【審査官】 麻生 哲朗
(56)【参考文献】
【文献】 特開2011−030392(JP,A)
【文献】 特開2007−110833(JP,A)
【文献】 特開2013−025695(JP,A)
【文献】 米国特許出願公開第2012/0206124(US,A1)
【文献】 特開2009−178033(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/155
(57)【特許請求の範囲】
【請求項1】
入力端子の入力電圧を同期整流方式で昇圧して出力端子に出力電圧を出力するDC−DCコンバータであって、
インダクタ及び同期整流用トランジスタを備え、起動時に第1の期間及び第2の期間を繰り返し遷移し、前記第1の期間において、前記インダクタに電流を流しエネルギーを蓄積し、前記第2の期間において、前記第1の期間の電流経路を遮断し、前記インダクタの逆起電圧を利用して前記同期整流用トランジスタをオンにすることにより、前記インダクタに蓄積されたエネルギーを出力側に放出する第1の制御回路と、
前記第1の期間において、前記同期整流用トランジスタのバックゲートを前記起動時の前記入力電圧以上の第1の電圧に設定し、前記第2の期間において、前記同期整流用トランジスタのバックゲートを前記逆起電圧以上の第2の電圧に設定する第2の制御回路と、
を備えたことを特徴とするDC−DCコンバータ。
【請求項2】
前記第1の電圧は、前記入力電圧であることを特徴とする請求項1に記載のDC−DCコンバータ。
【請求項3】
前記第2の電圧は、前記逆起電圧であることを特徴とする請求項1または2に記載のDC−DCコンバータ。
【請求項4】
前記第1の制御回路は、
前記同期整流用トランジスタとグラウンドとの間に接続されるスイッチングトランジスタと、
前記同期整流用トランジスタと前記スイッチングトランジスタを相補的にオンオフするパルス信号を出力するドライバと、
前記パルス信号が出力される前記ドライバと前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオフする第1のスイッチと、
前記入力端子と前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオンする第2のスイッチと、
をさらに備えたことを特徴とする請求項1乃至3のいずれか1項に記載のDC−DCコンバータ。
【請求項5】
前記第2の制御回路は、
前記同期整流用トランジスタのバックゲートと前記出力端子との間に接続され、前記起動時にオフする第3のスイッチと、
前記同期整流用トランジスタのバックゲートと前記スイッチングトランジスタのドレインとの間に接続され、前記第1の期間にオフして前記第2の期間にオンする第4のスイッチと、
前記同期整流用トランジスタのバックゲートと前記同期整流用トランジスタのゲートとの間に接続され、前記第1の期間にオンして前記第2の期間にオフする第5のスイッチと、
を備えたことを特徴とする請求項1乃至4のいずれか1項に記載のDC−DCコンバータ。
【請求項6】
前記第5のスイッチが、前記同期整流用トランジスタのバックゲートと前記入力端子の略同一の電圧レベルのノードとの間に接続され、前記第1の期間にオンして前記第2の期間にオフすることを特徴とする請求項5に記載のDC−DCコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、DC−DCコンバータに関し、より詳細には、入力電圧が同期整流用トランジスタの閾値電圧よりも低いときでも起動することができるDC−DCコンバータに関する。
【背景技術】
【0002】
バッテリーなどの電源は、その電圧がエネルギーの残量、周囲の温度、駆動する電子機器の負荷の重さに応じて変動する。電子機器を電源により直接駆動すると、電源の電圧変動が電子機器のSNRなどの特性に影響を与える。そこで、電子機器には要求するDC電圧を供給することが望まれる。負荷側が要求するDC電圧を最適なDC電圧に変換して負荷側に供給する回路として、DC−DCコンバータが知られている。
【0003】
DC−DCコンバータは、入力電圧を降圧して出力電圧を出力する降圧型と、入力電圧を昇圧して出力電圧を出力する昇圧型に大別される。また、DC−DCコンバータは、インダクタに電流を流してエネルギーを蓄積し、ダイオードを介してエネルギーを放出する非同期整流型と、トランジスタを介してエネルギーを放出する同期整流型に大別される。この同期整流型のDC−DCコンバータにおいて、インダクタにエネルギーを蓄積するためのトランジスタをスイッチングトランジスタと呼び、このエネルギーを出力側に放出するためのトランジスタを同期整流用トランジスタと呼ぶ。
【0004】
同期整流型の一般的な昇圧型DC−DCコンバータは、出力端子から入力端子に電流が逆流することを防止するために、同期整流用トランジスタのボディダイオードの順方向が入力端子から出力端子への方向となるように、同期整流用トランジスタのバックゲートを接続している。この同期整流型の昇圧型DC−DCコンバータは、出力端子がグラウンドと短絡したときにボディダイオードに順方向バイアスがかかるため、バックゲートを介して過電流が流れる。過電流が流れるとラッチアップが起こり、同期整流用トランジスタが破壊される場合がある。
【0005】
出力トランジスタのバックゲートを介して電圧の高い端子から低い端子に電流が流れないように、バックゲート電圧をコントロールするものとして、例えば特許文献1に記載された昇圧型DC−DCコンバータがある。図1は、従来の昇圧型DC−DCコンバータの回路図である。図1には、制御部110と、電圧変換部120と、バックゲートコントロール回路130と、インダクタL1と、出力コンデンサCOUTとを備えた従来の昇圧型DC−DCコンバータ100が示されている。
【0006】
制御部110はドライバ(DRV)111及び信号生成部112を含み、電圧変換部120は同期整流用トランジスタM1及びスイッチングトランジスタM2を含み、バックゲートコントロール回路130はゲートスイッチM3及びM4を含む。DRV111は、信号生成部112からPWM信号及びタイマー信号を入力し、PWM信号及びタイマー信号に基づいてM1〜M4のオンオフを制御する。
【0007】
図1に示されるように、従来のDC−DCコンバータ100は、起動時(VIN>VOUT)に、タイマー信号により起動時であることを示す起動ステートに遷移する。起動ステートにいるとき、M2=オフ、M3=オフ、M4=オンとし、PWM信号によりM1をスイッチング動作させる。M3=オフ、M4=オンであるため、SWからVOUTに見えるM1のボディダイオード(寄生ダイオード)はD1となる。
【0008】
IN>VOUTであるため、D1には逆方向バイアスがかかり、バックゲートを介した電流経路は遮断される。VIN→L1→M1→VOUT→COUTへの経路で、断続的にCOUTへ電荷が供給される。そして、VOUTをVIN付近まで上昇させる。
【0009】
通常動作時(VIN≦VOUT)に、タイマー信号により起動完了して通常動作時であることを示すステートに遷移する。そして、M3=オン、M4=オフとし、PWM信号によりM1及びM2を相補的にスイッチング動作させる。M3=オン、M4=オフであるため、SWからVOUTに見えるM1のボディダイオードはD2となる。VIN≦VOUTであるため、D2には逆方向バイアスがかかり、バックゲートを介した電流経路は遮断される。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2009−178033号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、図1に示した従来のDC−DCコンバータ100では、入力電圧VINがM1の閾値電圧Vthよりも低いとき、M1のゲートソース間電圧VGSが閾値電圧Vthを超えることができずM1をオンできないため、起動することができないという問題があった。
【0012】
本発明は、上記した点を鑑みて行われたものであり、入力電圧VINがM1の閾値電圧Vthよりも低いときでも起動することができるDC−DCコンバータを提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の請求項1に記載のDC−DCコンバータは、入力端子の入力電圧を同期整流方式で昇圧して出力端子に出力電圧を出力するDC−DCコンバータであって、インダクタ及び同期整流用トランジスタを備え、起動時に第1の期間及び第2の期間を繰り返し遷移し、前記第1の期間において、前記インダクタに電流を流しエネルギーを蓄積し、前記第2の期間において、前記第1の期間の電流経路を遮断し、前記インダクタの逆起電圧を利用して前記同期整流用トランジスタをオンにすることにより、前記インダクタに蓄積されたエネルギーを出力側に放出する第1の制御回路と、前記第1の期間において、前記同期整流用トランジスタのバックゲートを前記起動時の前記入力電圧以上の第1の電圧に設定し、前記第2の期間において、前記同期整流用トランジスタのバックゲートを前記逆起電圧以上の第2の電圧に設定する第2の制御回路と、を備えたことを特徴とする。
【0014】
本発明の請求項2に記載のDC−DCコンバータは、本発明の請求項1に記載のDC−DCコンバータであって、前記第1の電圧は、前記入力電圧であることを特徴とする。
【0015】
本発明の請求項3に記載のDC−DCコンバータは、本発明の請求項1または2に記載のDC−DCコンバータであって、前記第2の電圧は、前記逆起電圧であることを特徴とする。
【0016】
本発明の請求項4に記載のDC−DCコンバータは、本発明の請求項1乃至3のいずれか1項に記載のDC−DCコンバータであって、前記第1の制御回路は、前記同期整流用トランジスタとグラウンドとの間に接続されるスイッチングトランジスタと、前記同期整流用トランジスタと前記スイッチングトランジスタを相補的にオンオフするパルス信号を出力するドライバと、前記パルス信号が出力される前記ドライバと前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオフする第1のスイッチと、前記入力端子と前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオンする第2のスイッチと、をさらに備えたことを特徴とする。
【0017】
本発明の請求項5に記載のDC−DCコンバータは、本発明の請求項1乃至4のいずれか1項に記載のDC−DCコンバータであって、前記第2の制御回路は、前記同期整流用トランジスタのバックゲートと前記出力端子との間に接続され、前記起動時にオフする第3のスイッチと、前記同期整流用トランジスタのバックゲートと前記スイッチングトランジスタのドレインとの間に接続され、前記第1の期間にオフして前記第2の期間にオンする第4のスイッチと、前記同期整流用トランジスタのバックゲートと前記同期整流用トランジスタのゲートとの間に接続され、前記第1の期間にオンして前記第2の期間にオフする第5のスイッチと、を備えたことを特徴とする。
【0018】
本発明の請求項6に記載のDC−DCコンバータは、本発明の請求項5に記載のDC−DCコンバータであって、前記第5のスイッチが、前記同期整流用トランジスタのバックゲートと前記入力端子の略同一の電圧レベルのノードとの間に接続され、前記第1の期間にオンして前記第2の期間にオフすることを特徴とする。
【発明の効果】
【0019】
本発明によれば、起動時において、同期整流用トランジスタM1のバックゲート電圧を制御し、ボディダイオードを介した電流経路を遮断するとともに、インダクタL1の逆起電力を利用し、M1のゲート電圧を固定にしたままで、M1のオンオフを制御できるため、入力電圧VINがM1の閾値電圧Vthよりも低いときでも容易に起動することができる。
【図面の簡単な説明】
【0020】
図1】従来の昇圧型DC−DCコンバータの回路図である。
図2】本発明に係るDC−DCコンバータの構成を例示する図である。
図3】本発明に係るDRV211の構成を例示する図である。
図4】本発明に係る信号生成部212の構成を例示する図である。
図5】VIN>VOUTのときにおける本発明の第1の実施形態に係るDC−DCコンバータの動作例を説明するためのタイミングチャートである。
図6】VIN>VOUTのときの本発明の第2の実施形態に係るDC−DCコンバータの動作を説明するためのタイミングチャートである。
図7】VIN<VOUTのときの本発明の第2の実施形態に係るDC−DCコンバータの動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【0021】
図2は、本発明に係るDC−DCコンバータの回路図を例示する。図2には、制御部210と、電圧変換部220と、バックゲートコントロール回路230と、スイッチT1及びT2と、インダクタL1と、出力コンデンサCOUTとを備えたDC−DCコンバータ200が示されている。制御部210はDRV211及び信号生成部212を含み、電圧変換部220は同期整流用トランジスタM1及びスイッチングトランジスタM2を含み、バックゲートコントロール回路230はゲートスイッチM3〜M5を含む。DRV211と、電圧変換部220と、スイッチT1及びT2と、インダクタL1とにより第1の制御回路251を構成し、ゲートスイッチM3〜M5を含むバックゲートコントロール回路230により第2の制御回路252を構成している。
【0022】
制御部210のDRV211は、スイッチT1を介してM1のゲートに接続されるとともに、M2のゲートに接続されている。スイッチT1は制御部210とM1のゲートとの間に接続され、スイッチT2は一端がスイッチT1とM1との間に接続され、他端が入力端子VIN(入力電圧もVINとする)に接続される。インダクタL1は、一端が入力端子VINに接続され、他端がM1とM2との間のスイッチング端子SWで接続されている。
【0023】
M1は、一端が出力端子VOUT(出力電圧もVOUTとする)に接続され、他端がSWを介してM2の一端に接続されている。M2の他端は、グラウンドGNDに接続されている。M3はM1のバックゲートとM2の一端との間に接続され、M4はM1のバックゲートと出力端子VOUTとの間に接続され、M4はM1のバックゲートとM1のゲートとの間に接続されている。出力コンデンサCOUTは出力端子VOUTとグラウンドGNDとの間に接続されている。
【0024】
図2に示される本発明に係るDC−DCコンバータ200は、図1に示されるDC−DCコンバータ100に対して、M1のゲートとバックゲートとの間にM5が追加され、M1のゲートとDRVとの間にスイッチT1が追加され、M1のゲートと入力端子VINとの間にスイッチT2が追加されている点で主に異なる。M5はソース(またはドレイン)とバックゲートとが接続されたPチャネルMOSトランジスタで構成されており、D3はM5のボディダイオードである。
【0025】
DRV211は、論理ゲートで構成され、VINとVOUTを比較して起動時(VIN>VOUT)であるか通常動作時(VIN≦VOUT)であるかを示す比較信号COMP_Aと、ノードSWにおける電圧(以下、SW電圧とする)とVINとを比較して生成される信号ZERO_CROSSと、基準電圧VREFとSW電圧とを比較して生成される信号TOP_OCLと、PWM信号とを信号生成部212から入力する。
【0026】
バックゲートコントロール回路230のM3〜M5のゲートには、起動時又は通常動作時に応じてM3〜M5をそれぞれオンオフする制御信号G3〜G5が入力される。
【0027】
起動時(VIN>VOUT)には、比較信号COMP_Aはハイとなり、DRV211は、T1をオフするような論理の制御信号G1をT1に出力し、T2をオンするような論理の制御信号G2をT2に出力し、その結果T2を介して電圧VINとM1のゲートが接続され、ゲート信号PGATEはVINとなる。また、DRV211は、信号ZERO_CROSS及びTOP_OCLに基づいて生成されたゲート信号NGATEをM2に出力して、M2をオンオフする。
【0028】
通常動作時(VIN≦VOUT)には、比較信号COMP_Aはローとなり、DRV211は、T1をオンするような論理の制御信号G1をT1に出力し、T2をオフするような論理の制御信号G2をT2に出力し、その結果T1を介してDRV211とM1のゲートが接続される。また、DRV211は、PWM信号に基づいて生成された信号GO_PGATEをゲート信号PGATEとしてM1に出力し、信号GO_PGATEと同相のゲート信号NGATEをM2に出力して、M1及びM2をオンオフする。信号GO_PGATEは、M1のゲート信号PGATEを制御するための信号である。
【0029】
PWM信号には、VOUTの過電圧監視信号や過電流監視信号の情報を含めてもよい。また、入力電圧VINが投入されたことを示す動作開始信号START(図示せず)を設けてもよく、動作開始信号STARTは例えばパワーオンリセット回路で生成できる。
【0030】
なお、通常動作時において、上述したようにPWM信号に基づいて生成した信号GO_PGATEを利用してM1及びM2のスイッチングする代わりに、信号ZERO_CROSS及びTOP_OCLを利用してM1及びM2のスイッチングをしてもよい。その場合、DRV211は、信号ZERO_CROSS及びTOP_OCLから生成されたゲート信号NGATEをM2に出力し、信号NGATEと同相の信号GO_PGATEをゲート信号PGATEとしてM1に出力してもよい。
【0031】
図3は、本発明に係るDRV211の回路図を例示する。図3に示されるように、DRV211は、SRラッチ201と、セレクタ202と、バッファ部203と、制御手段204とを含む。
【0032】
SRラッチ201は、信号ZERO_CROSSの立ち上りで立ち上がり、信号TOP_OCLの立ち上がりで立ち下がる信号Qを生成する。セレクタ202は、起動時(VIN>VOUT)か通常動作時(VIN≦VOUT)であるかを示す比較信号COMP_Aを入力端子SELで入力し、比較信号COMP_Aはハイのとき(起動時)は入力端子Aで入力したSRラッチ201からの信号Qを選択し、比較信号COMP_Aはローのとき(通常動作時)は入力端子Bで入力したPWM信号を選択して、選択した信号を信号Oとして出力する。
【0033】
バッファ部203は、セレクタ202からの信号Oをバッファリングして、信号NGATEと、信号NGATEと同相の信号GO_PGATEとを生成する。制御手段204は、比較信号COMP_Aを入力し、比較信号COMP_Aがハイのとき、制御信号G1をロー、制御信号G2をハイにし、比較信号COMP_Aがローのとき、制御信号G1をハイ、制御信号G2をローにする。
【0034】
なお、L1に流れるインダクタ電流に基づく信号ZERO_CROSS及びTOP_OCLを利用して信号GO_NGATE及び信号GO_PGATEを生成する代わりに、後述する第2の実施形態のように、L1に流れる電流によらない固定周波数によるパルス信号CLK(図示せず)を利用することもできる。この場合、SRラッチ201は不要であり、セレクタ202は、比較信号COMP_Aはハイのとき(起動時)はパルス信号CLKを選択し、比較信号COMP_Aはローのとき(通常動作時)はPWM信号を選択して、選択した信号を信号Oとして出力すればよい。
【0035】
図4は、本発明に係る信号生成部212の回路図を例示する。図4に示されるように、信号生成部212は、3つのコンパレータCMP〜CMPと1つの論理ブロックLOGICから構成される。
【0036】
コンパレータCMPは、VINとVOUTを比較して比較信号COMP_Aを生成して論理回路LOGIC及びDRV201に出力する。コンパレータCMPは、M1とM2との共通接続部であるSWにおけるSW電圧と入力電圧VINとを比較して、信号ZERO_CROSSを生成する。コンパレータCMPは、SW電圧と基準電圧VREFとを比較して、信号TOP_OCLを生成する。
【0037】
コンパレータCMPにおける基準電圧VREFは、L1に流れるインダクタ電流の上限値を超えないように予め設定された電圧である。インダクタ電流は、SW電圧から得ており、L1にエネルギーを蓄積しているときはM2に電流が流れるためSW電圧は線形に単調増加し、L1のエネルギーを出力側に放出しているときは逆起電圧によりSW電圧はVINよりも大きく跳ね上がり、インダクタ電流がゼロになるまでVINを上回る。
【0038】
論理回路LOGICは、DRV211よりフィードバックされたゲート信号NGATEと、比較信号COMP_Aとを入力してレベルシフトし、ゲート信号NGATEと比較信号COMP_Aに応じて、M3〜M5をオンオフする制御信号G3〜G5を生成する。
【0039】
論理回路LOGICは、VIN≧VOUT(起動時:比較信号COMP_Aがハイ)のときであって、ゲート信号NGATEがハイでM2がオンのとき、制御信号G3をハイにしてM3をオフし、制御信号G4をハイにしてM4をオフし、制御信号G5をローにしてM5をオンする。これにより、バックゲート電圧をVINにする。
【0040】
また、論理回路LOGICは、VIN≧VOUT(起動時:比較信号COMP_Aがハイ)のときであって、ゲート信号NGATEがローでM2がオフのとき、制御信号G3をハイにしてM3をオフし、制御信号G4をローにしてM4をオンし、制御信号G5をハイにしてM5をオフする。これにより、SWがM1のバックゲートに接続され、M1のバックゲート電圧はSW電圧レベルとなる。
【0041】
なお、通常動作時においては、PWM動作をしない代わりに、これらZERO_CROSSとTOP_OCLを利用してもよく、この場合であっても通常動作時に出力電圧が所望の電圧となるように制御される。
【0042】
次に、昇圧動作の説明をする。出力コンデンサCOUTが放電された状態から昇圧動作開始するには状態1(VIN>VOUT)から状態2(VIN≦VOUT(通常動作時))へ遷移する。
【0043】
上記状態1には、更に以下の2つの状態があり、下記状態1−1と下記状態1−2を交互にスイッチング動作することにより、VOUTを上昇させることができる。
状態1−1 ⇒ M1:オフ、M2:オン、T1:オフ、T2:オン、M3:オフ、M4:オフ、M5:オン
状態1−2 ⇒ M1:オン、M2:オフ、T1:オフ、T2:オン、M3:オフ、M4:オン、M5:オフ
【0044】
上記状態1−1から上記状態1−2に切り替わるとき、上記状態1−1でVIN⇒コイル⇒M2⇒GNDの経路で電流が流れているときにM2がオフして電流経路が遮断されると、インダクタ電流はすぐには0Aになれず、インダクタ電流を流し続けようと、M2がオフする直前のインダクタ電流を流すような逆起電圧がインダクタL1の端部で生じる。その結果、M1がオンするまでインダクタ端電圧(SW電圧)が立ち上がり、SW電圧がインダクタL1の逆起電力によってVIN電圧以上になり、M1のゲートソース間電圧VGSがM1の閾値電圧Vthを超え、状態1−2ではM1がオンする。この状態のとき、M1のバックゲートをSWに接続することによって、M1のバックゲートに電流が流れないようなバックゲート電圧に設定できる。その結果、状態1−2では、VIN⇒インダクタL1⇒M1⇒VOUTの経路で電流が流れる。
【0045】
状態1の時におけるM1のバックゲートを介した電流経路について説明する。状態1−1において、M5をオンにし、M1のバックゲートを入力端子VINと導通させることにより、SW−VOUT間に見えるM1のボディダイオードはD1となり、D1には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。
【0046】
一方、状態1−2において、M4をオンにし、M1のバックゲートをノードSWと導通させることにより、SW−VOUT間に見えるM1のボディダイオードはD1となり、D1には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。
【0047】
上記状態2には、更に以下の2つの状態があり、状態2−1と状態2−2を交互にスイッチング動作することにより、VOUT電圧を上昇させることができる。
状態2−1 ⇒ M1:オフ、M2:オン、T1:オン、T2:オフ、M3:オン、M4:オフ、M5:オフ
状態2−2 ⇒ M1:オン、M2:オフ、T1:オン、T2:オフ、M3:オフ、M4:オン、M5:オフ
【0048】
状態2の時におけるM2のバックゲートを介した電流経路について説明する。状態2−1において、M3をオンにし、M1のバックゲートを出力電圧VOUTと導通させることにより、SW−VOUT間に見えるM1のボディダイオードはD2となり、D2には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。
【0049】
一方、状態2−2において、M4をオンにし、M1のバックゲートをノードSWと導通させることにより、SW−VOUT間に見えるM1のボディダイオードはD1となり、D1には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。
【0050】
(第1の実施形態)
次に、上記状態1であるVIN>VOUTの時の具体的な動作例を説明する。インダクタL1にエネルギーを蓄積している状態1−1のときのインダクタ電流は、VIN→L1→M2→GNDの電流経路で単調増加し、コンパレータCMPにてインダクタ電流の上限電流値が検出される。
【0051】
また、インダクタL1のエネルギーを出力側に放出している状態1−2のときのインダクタ電流は、VIN→L1→M1→VOUTの電流経路で単調減少していき、その結果コンパレータCMPにてインダクタ電流の下限電流値が検出される。
【0052】
図5は、起動時VIN>VOUTのときにおける本発明の第1の実施形態に係るDC−DCコンバータの動作例を説明するためのタイミングチャートである。第1の実施形態では、インダクタ電流に基づく2つのコンパレータCMP及びCMPの検出(出力)信号を利用してゲート信号NGATEを生成する。ここで、状態1−1のとき、PGATE電圧はVIN固定であり、NGATE電圧はHである。状態1−2のとき、PGATE電圧はVIN固定であり、NGATE電圧はLである。
【0053】
図5に示されるように、インダクタ電流(コイル電流IL)が0Aまで降下(図5(e)のG)し、SW電圧がVIN電圧まで降下(図5(d)のE)すると、コンパレータCMPの出力信号である信号ZERO_CROSSが立ち上がり(図5(a)のC)、NGATE信号をH(図5(c)のA)にする。このとき、図5(f)に示されるように、制御信号G4はHになり、制御信号G5はLになり、制御信号G3はHのままである。
【0054】
次に、図5に示されるように、インダクタ電流(コイル電流IL)が設定電流値(上限値)まで上昇(図5(e)のH)し、SW電圧が参照電圧(VREF)まで上昇(図5(d)のF)すると、コンパレータCMPの出力信号である信号TOP_OCLが立ち上がり(図5(b)のD)、ゲート信号NGATEをL(図5(c)のB)にする。このとき、図5(f)に示されるように、制御信号G4はLになり、制御信号G5はHになり、制御信号G3はHのままである。
【0055】
(第2の実施形態)
図6は、起動時VIN>VOUTのときの本発明の第2の実施形態に係るDC−DCコンバータの動作を説明するためのタイミングチャートである。第2の実施形態では、インダクタ電流によらない固定周波数によってパルス信号CLKを用いてNGATE信号を生成する。
【0056】
図6に示されるように、固定周波数によるパルス信号であるCLK信号の立ち上がり(図6(a)のC)により、ゲート信号NGATEをH(図6(b)のA)にする。次に、固定周波数によるパルス信号であるCLK信号の立ち下がり(図6(a)のD)により、ゲート信号NGATEをL(図6(b)のB)にする。それ以外は図5に示される第1の実施形態における動作例と同じである。
【0057】
なお、図5及び6に示される方法以外の方法として、これらを組み合わせて、インダクタ電流によるパルス信号と、インダクタ電流によらないパルス信号の両方を利用し、いずれかの信号に優先順位を付けて動作させる方法もある。
【0058】
次に、上記状態2であるVIN<VOUT(通常動作時)の時の具体的な動作例を説明する。図7は、VIN<VOUTのときの本発明の第2の実施形態に係るDC−DCコンバータの動作を説明するためのタイミングチャートである。ここで、前記状態2−1のとき、ゲート信号PGATEはH(出力PMOS:オフ)であり、ゲート信号NGATEはH(出力NMOS:オン)である。また、前記状態2−2のとき、ゲート信号PGATEはL(出力PMOS:オン)であり、ゲート信号NGATEはL(出力NMOS:オフ)である。
【0059】
図7に示されるように、パルス信号CLKが立ち上がると(図7(a)のC)、PGATE信号及びNGATE信号がH(図7(c)のA、B)になる。このとき、制御信号G3はLになり制御信号G4はHになり、制御信号G5はHである。次に、PWM信号の立下り(図7(b)のD)により、PGATE信号又はNGATE信号がL(図7(c)のA、B)になる。このとき、図7(e)に示されるように、制御信号G3はHになり、制御信号G4はLになり、制御信号G5はHのままである。
【0060】
なお、第1の実施形態のように、インダクタ電流に基づく2つのコンパレータCMP及びCMPの検出信号を利用する場合、例えば、信号ZERO_CROSSの立ち上がりに基づいて、PGATE信号又はNGATE信号をHにし、信号TOP_OCLの立ち上がり、PGATE信号又はゲート信号NGATEをLにすればよい。
【符号の説明】
【0061】
DC−DCコンバータ 100、200
制御部 110、210
ドライバ(DRV) 111、211
信号生成部 112、212
電圧変換部 120、220
バックゲートコントロール回路 130、230
SRラッチ 201
セレクタ 202
バッファ部 203
制御手段 204
第1の制御回路 251
第2の制御回路 252
インダクタ L1
出力コンデンサ COUT
同期整流用トランジスタ M1
スイッチングトランジスタ M2
ゲートスイッチ M3、M4、M5
スイッチ T1、T2
コンパレータ CMP、CMP、CMP
論理ブロック LOGIC
図1
図2
図3
図4
図5
図6
図7