特許 6238259 マルチゲート共振チャネルトランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6238259

(24)【登録日】2017年11月10日

(45)【発行日】2017年11月29日

(54)【発明の名称】マルチゲート共振チャネルトランジスタ

(51)【国際特許分類】

   H03B 5/02 20060101AFI20171120BHJP

   B81B 3/00 20060101ALI20171120BHJP

   H01L 29/786 20060101ALI20171120BHJP

【ＦＩ】

   H03B5/02 B

   B81B3/00

   H01L29/78 622

   H01L29/78 617K

   H01L29/78 618C

   H01L29/78 617N

【請求項の数】25

【全頁数】17

(21)【出願番号】特願2016-505446(P2016-505446)

(86)(22)【出願日】2013年3月28日

(65)【公表番号】特表2016-521034(P2016-521034A)

(43)【公表日】2016年7月14日

(86)【国際出願番号】US2013034509

(87)【国際公開番号】WO2014158180

(87)【国際公開日】20141002

【審査請求日】2016年2月29日

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】マニパトラニ、サシカンス

(72)【発明者】

【氏名】キム、ラソン

(72)【発明者】

【氏名】バスカラン、ラジャスリー

(72)【発明者】

【氏名】ドカニア、ラジーヴ ケー．

(72)【発明者】

【氏名】ヤング、イアン エー．

【審査官】 橋本 和志

(56)【参考文献】

【文献】 国際公開第２００６／０７５７１７（ＷＯ，Ａ１）

【文献】 特開２００８−２０６１４０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／００８７９４２（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００８／０１７９６３５（ＵＳ，Ａ１）

【文献】 特開２０１３−００９１４４（ＪＰ，Ａ）

【文献】 特開２００５−２２８７８１（ＪＰ，Ａ）

【文献】 特開平０２−０１５６７５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｂ ５／０２

Ｂ８１Ｂ ３／００

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

ソースノードおよびドレインノードを含み、基板上に形成されたフィンと、前記ソースノードと前記ドレインノードとの間のチャネルと、を含む非平面型トランジスタと、
前記ソースノードと前記ドレインノードとの間の前記フィンの３つの外面に沿って存在する非平面型の第１のトライゲートと、
前記第１のトライゲートと前記フィンとの間に含まれる第１の絶縁膜と、を備え、
前記第１のトライゲートが周期的に活性化されて、前記フィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンは機械的に共振する
装置。

【請求項2】

前記ソースノードと前記ドレインノードとの間の前記フィンの３つの外面に沿って存在する非平面型の第２のトライゲートと、
前記第２のトライゲートと前記フィンとの間に含まれる第２の絶縁膜と、を備え、
前記チャネルの少なくとも一部分は、前記第１のトライゲートと前記第２のトライゲートとの間に延在する
請求項１に記載の装置。

【請求項3】

前記第１のトライゲートは、２つの側壁を共に連結する上部壁を含み、前記２つの側壁は互いに平行ではない
請求項２に記載の装置。

【請求項4】

前記チャネルは前記基板上にサスペンドされる
請求項２または３に記載の装置。

【請求項5】

前記基板は前記フィンに直接接触する層を備え、前記チャネルは前記層の中に形成されるトレンチの上にサスペンドされる
請求項２から４の何れか一項に記載の装置。

【請求項6】

前記トレンチは、弾性材料で少なくとも部分的に充填される
請求項５に記載の装置。

【請求項7】

前記トレンチは少なくとも部分的に中空である
請求項５または６に記載の装置。

【請求項8】

前記トレンチは、少なくとも前記第１のトライゲートから前記第２のトライゲートへと延在する
請求項５から７の何れか一項に記載の装置。

【請求項9】

前記第１のトライゲートおよび前記第２のトライゲートが周期的に活性化されて、それぞれが前記フィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンは前記トレンチ内で機械的に共振する
請求項５から８の何れか一項に記載の装置。

【請求項10】

前記第１のトライゲートおよび前記第２のトライゲートが周期的に活性化されて、それぞれが前記フィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンは機械的に共振する
請求項２から９の何れか一項に記載の装置。

【請求項11】

前記装置は、フィルタ、共振器、および発振器からなる群から選択されるコンポーネントの共振デバイスとして機能し、前記コンポーネントはインダクタを含まない
請求項１０に記載の装置。

【請求項12】

前記複数の周期的な前記基板の方向への力は複数の誘電力である
請求項１０または１１に記載の装置。

【請求項13】

前記フィンは、前記第１のトライゲートから前記第２のトライゲートへと延在する距離に依存する振動数で機械的に共振する
請求項１０から１２の何れか一項に記載の装置。

【請求項14】

前記チャネル内のキャリア移動度は前記振動数に基づく
請求項１３に記載の装置。

【請求項15】

前記第１のトライゲートおよび前記第２のトライゲートが周期的に活性化されて、それぞれが前記フィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンは、前記フィンの下に形成されるトレンチ内で機械的に共振する
請求項２から１４の何れか一項に記載の装置。

【請求項16】

前記第１のトライゲートおよび前記第２のトライゲートに連結される複数の追加のフィンを備え、前記第１のトライゲートおよび前記第２のトライゲートが周期的に活性化されて、それぞれが前記フィンおよび前記複数の追加のフィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンおよび前記複数の追加のフィンは全て共に同期して共振する
請求項２から１５の何れか一項に記載の装置。

【請求項17】

前記フィン中に含まれる追加のソースノード、および前記追加のソースノードと前記ドレインノードとの間の追加のチャネルと、
前記追加のソースノードと前記ドレインノードとの間の前記フィンの３つの外面に沿って存在する非平面型の第３のトライゲートと、
前記第３のトライゲートと前記フィンとの間に含まれる第３の絶縁膜と、を備え、
機械共振装置は前記ソースノードおよび前記ドレインノードを含み、前記機械共振装置に連結される追加の機械共振装置は、前記追加のソースノードおよび前記ドレインノードを含む
請求項２から１６の何れか一項に記載の装置。

【請求項18】

前記非平面型トランジスタは、平面内に位置する前記基板上に形成され、前記フィンは前記平面と直交して共振する
請求項１から１７の何れか一項に記載の装置。

【請求項19】

モノリシック基板上に形成される増幅器と、
（ａ）複数のフィンを含む複数のトランジスタであり、前記複数のフィンのそれぞれは、共通のソースコンタクトおよびドレインコンタクトに連結されるソースノードとドレインノードとの間にチャネルを有する、複数のトランジスタと、（ｂ）前記複数のフィンのそれぞれの３つの外面に沿って存在し、かつ前記ソースコンタクトと前記ドレインコンタクトとの間に配置される共通の第１のトライゲートおよび第２のトライゲートと、を含む、前記モノリシック基板上に形成され、かつ前記増幅器に連結されるマルチゲート共振チャネルアレイと、を備え、
前記第１のトライゲートおよび前記第２のトライゲートのうちの１つが周期的に活性化されて、前記複数のフィン上に複数の周期的な前記モノリシック基板の方向への力を生成するとき、前記複数のフィンは、第１の振動数で機械的に共振する
発振器。

【請求項20】

前記第１のトライゲートおよび前記第２のトライゲートはＤＣ電源に連結し、かつ前記増幅器が前記第１のトライゲートおよび前記第２のトライゲートにＡＣを供給するとき、前記複数のフィンは、前記複数のフィンに沿って前記第１のトライゲートから前記第２のトライゲートへと延在する距離に基づく振動数で共振する
請求項１９に記載の発振器。

【請求項21】

水晶発振器もインダクタも備えない
請求項１９または２０に記載の発振器。

【請求項22】

前記第１のトライゲートおよび前記第２のトライゲートのうちの１つが周期的に活性化されて、前記複数のフィン上に前記複数の周期的な前記モノリシック基板の方向への力を生成するとき、前記第１の振動数と等しくない第２の振動数で機械的に共振する追加の複数のフィンを含み、前記モノリシック基板上に形成され、かつ前記増幅器に連結される追加のマルチゲート共振チャネルアレイを備える
請求項１９から２１の何れか一項に記載の発振器。

【請求項23】

ソースノードおよびドレインノードを含み、基板上に形成されたフィンと、前記ソースノードと前記ドレインノードとの間のチャネルとを含む非平面型トランジスタを形成する段階と、
前記ソースノードと前記ドレインノードとの間の前記フィンの３つの外面に沿って存在する第１のトライゲートおよび第２のトライゲートを形成する段階と、を備え、
前記第１のトライゲートが周期的に活性化されて、前記フィン上に複数の周期的な前記基板の方向への力を生成するとき、前記フィンは機械的に共振する
方法。

【請求項24】

前記基板の層の上に前記フィンを形成する段階と、
前記層の中かつ前記チャネルの真下にトレンチを形成する段階と、を備える
請求項２３に記載の方法。

【請求項25】

前記トレンチ内に弾性材料を形成する段階を備える
請求項２４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の複数の実施形態は半導体デバイスの分野におけるものであり、特に、微小電気機械システム（ＭＥＭＳ）におけるものである。

【背景技術】

【0002】

発振器は、制御された周波数で周期的に変化する出力を生成する電気回路を含み得る。信号の特定の複数の要素を、信号の他の複数の要素を除去しながら、選択的に通過させる複数のフィルタが複数の回路において実装され得る。共振器は、共振挙動を示す（すなわち、共振周波数において、他の非共振周波数における場合よりも大きい振幅で自然に振動する）回路を含み得る。発振器、フィルタ、共振器および同様のものは、特定の複数の信号周波数を生成または増進させるべく、水晶振動子、複数のインダクタ、および／または複数のコンデンサを用い得る。

【図面の簡単な説明】

【0003】

本発明の複数の実施形態の複数の特徴および複数の利点が、添付の特許請求の範囲、１または複数の例示的な実施形態の以下の詳細な説明、および対応する複数の図から明らかになるであろう。

【図1】本発明の実施形態におけるマルチゲート共振トランジスタを示す。

【図2】発明の実施形態における共振トランジスタ中のフィンおよびゲートを示す。

【図3A】本発明の実施形態におけるマルチゲート共振トランジスタに対する一境界条件を示す。

【図3B】本発明の実施形態におけるマルチゲート共振トランジスタに対する一境界条件を示す。

【図3C】本発明の実施形態におけるマルチゲート共振トランジスタに対する一境界条件を示す。

【図4】本発明の実施形態におけるマルチフィン共振アレイを示す。

【図5】本発明の実施形態におけるマルチフィン共振アレイを示す。

【図6】本発明の実施形態における発振器中のマルチフィン共振アレイを示す。

【図7A】発明の実施形態における発振器中のマルチゲート共振器を示す。

【図7B】発明の実施形態における発振器中のマルチゲート共振器を示す。

【図8】本発明の実施形態におけるマルチモード発振器中の複数のマルチゲート共振器を示す。

【図9】本発明の複数の実施形態で用いられるシステムを示す。

【発明を実施するための形態】

【0004】

以下では複数の図面を参照する。図中、同様の構造には末尾に同様の参照記号表示が付され得る。様々な実施形態の複数の構造をより明確に示すべく、本明細書中に含まれる複数の図面は、複数の集積回路構造の図形による表現となっている。従って、製造された集積回路構造の実際の外観は、示される複数の実施形態のクレームされる複数の構造を変わらず組み込んではいるが、例えば顕微鏡写真においては、異なるように見える場合がある。さらに、複数の図面は、示される複数の実施形態を理解する上で有用な複数の構造だけを示し得る。複数の図面の明確さを保持すべく、当該分野において既知の、複数の追加の構造は含まれ得ない。「一実施形態」、「様々な実施形態」、および同様のものは、そう記載される実施形態が複数の特定の特徴、複数の構造、または複数の特性を含み得ることを示すが、全ての実施形態が必ずしもその複数の特定の特徴、複数の構造、または複数の特性を含むわけではない。いくつかの実施形態は、複数の他の実施形態について記載される複数の特徴のうちのいくつか、または全てを有し得て、またはそれらのうちの１つも有し得ない。「第１の」、「第２の」、「第３の」および同様のものは、共通の対象物を記載し、参照されている同様の複数の対象物の異なる複数の例を示す。そのような複数の形容詞は、そう記載される複数の対象物が、時間的、空間的、序列、または任意の他のやり方、の何れかで、与えられた順番になければならないことを暗示しない。「接続される（ｃｏｎｎｅｃｔｅｄ）」は、複数の要素が互いに直接物理的にまたは電気的に接触していることを示し得て、「連結される（ｃｏｕｐｌｅｄ）」は、複数の要素が互いに連携し合う、または作用し合うが、それらは直接物理的にまたは電気的に接触しても、しなくてもよいことを示し得る。また、異なる複数の図において同一または同様の複数の部分を指定すべく、複数の同様のまたは同一の番号が用いられるが、そうすることが、複数の同様のまたは同一の番号を含む全ての図が、単一または同一の実施形態を構成することを意味するわけではない。

【0005】

上述したように、従来型の発振器、フィルタ、共振器および同様のものは、特定の複数の信号周波数を生成または増進させるべく、水晶振動子、複数のインダクタ、および／または複数のコンデンサを用い得る。そのような複数のコンポーネントは、高価で、不安定で、および／または、大きすぎる設置面積を有することがある（そのため、例えば複数の論理回路をも含み得る「システムオンチップ」（ＳｏＣ）上に含めるのにより適さなくなっている）。

【0006】

しかしながら、一実施形態は、発振器、フィルタ、共振器、スイッチおよび同様のものなどの無線周波数（ＲＦ）コンポーネント、および／または無線コンポーネントもまた備える複数のＳｏＣにおいて、モノリシック集積に適した、高価でなく、安定しており、かつ小型の共振デバイスを提供する。当該実施形態は、２つのゲートで形成される、機械的に共振するフィンベース電界効果トランジスタ（ｆｉｎＦＥＴ）を含む。複数のゲートが活性化されると、それらは、それらの間に延在するバー／フィン部分に下向きの力を与える。バーは、フィンの下のトレンチに含まれうる弾性材料上に配置されうる。従って、複数のゲートを周期的に活性化させることによって周期的な複数のクーロン力を引き起こし、この複数のクーロン力は周期的にバーを弾性材料の中へと下に動かす。このようにして、周期的に複数のゲートを活性化することで、発振器などの共振デバイスを形成する。このマルチゲート機械共振トランジスタは、本明細書においてＭＧＭＲＴと呼ばれる。一実施形態は、相補型金属酸化物半導体（ＣＭＯＳ）技術互換性のあるトライゲートプロセスを用いて複数のＭＧＭＲＴを可能にする。ＣＭＯＳで製造される小型でスケーラブルな複数のＭＧＭＲＴを有する複数の実施形態は、様々なＲＦ低電力の移動体無線コンポーネントを可能にする。ナノ−機械共振デバイスによって可能とされる複数の小型発振器は、特殊な演算（例えば、共振に頼る複数のパターン認識用途）のための非ブールアーキテクチャを可能にする。

【0007】

従って、本明細書において記載されるＣＭＯＳベースのナノ−機械共振デバイスの複数の実施形態は、（１）（複数のインダクタおよび複数のコンデンサの使用を回避または制限しながら）複数のオンチップ共振構造を提供する、（２）広い周波数動作範囲（例えば、１ＧＨｚ−１００ＧＨｚ、および、いくつかの無線帯域にまたがる範囲）を有する複数の回路を可能にする、（３）無線およびＲＦ用途に要する個別のコンポーネントの数を低減させる、および／または（４）クロックおよび非ブール演算のための複数のオンチップ周波数源を可能にする。

【0008】

複数の他の実施形態が本明細書に記載される。

【0009】

図１は、複数のゲートを周期的に活性化することで、周期的にフィンの一部を弾性材料の中へと下に動かす周期的な複数のクーロン力をもたらすＭＧＭＲＴを示す。このようにして、周期的に複数のゲートを活性化することで、発振器などの共振デバイスを形成しうる。

【0010】

より詳細には、図１は共通のチャネル部を共有する２つのｆｉｎＦＥＴを有する一実施形態を含む。複数のゲートの間のチャネル部は、複数のトライゲート領域から加えられる誘電力に反応する、機械的に応答するデバイスとして動作する。機械共振装置として動作するチャネル部は、サスペンド（浮遊）される（例えば、Ｓｉ−ＳｉＧｅ選択エッチングプロセス、または酸化物除去プロセスを用いて作られるトレンチの上にサスペンドされる）。

【0011】

より詳細には、図１は半導体材料の薄いストリップ１０３（「フィン（ｆｉｎ）」と呼ばれる）の周囲に形成されるｆｉｎＦＥＴを含む。フィン１０３は層１１０上に形成される。層１１０は基板、酸化物、および同様のものでありうる。フィン１０３は基板から形成されうる。トランジスタは、ＦＥＴノードである、ゲート１０１、ゲート誘電体１０７、ソース領域１０５、およびドレイン領域１０４を含む。ソース１０５およびドレイン１０４は、（いくつかの実施形態においてはエピタキシャル成長で）高濃度にドープされる。簡単のため、ドレインコンタクトおよびソースコンタクトは示されない。デバイスの導電性チャネル１０６は、ゲート誘電体１０７の下のフィンの複数の外側面に存在する。具体的には、電流はフィン１０３の両「側壁」に沿って、ならびにフィン１０３の上面に沿って流れる。導電性チャネルは、基本的にフィン１０３の３つの異なる外側の平面領域に沿って存在するので、図１の特定のｆｉｎＦＥＴは一般的に「トライゲート」ｆｉｎＦＥＴと呼ばれる。他の複数のタイプのｆｉｎＦＥＴが存在する（複数の他の実施形態において含まれ、導電性チャネルが、主にフィン１０３の両側壁に沿ってだけ存在し、フィン１０３の上面に沿っては存在しない「ダブルゲート」ｆｉｎＦＥＴなど）。

【0012】

図１の実施形態は従来型の複数のｆｉｎＦＥＴとは異なる。なぜなら、例えば、それは追加のゲート１０２を含むからである。導電性チャネル１０６は、フィン１０３とゲート１０１、１０２との間の境界面（またはより正確には、複数のゲートと複数のフィンとの間の複数の絶縁層）において存在する。しかしながら、チャネル１０６はまた、ゲート１０１と１０２との間のフィンに沿っても含まれうる。チャネル１０６は弾性部分１１５の上に形成されうる。例えば、部位１１５は、フィン１０３の下に（例えば、選択エッチングによって）形成されるトレンチであり得る。トレンチ１１５は、中空の状態であってよく（フィンを歪めるためのスペースを提供する）、または、弾性材料で充填されてもよい（フィンに対して抑制効果、またはトランポリン効果を提供する）。

【0013】

チャネル１０６はゲート１０１と１０２との間に延在すると言われてよいが、これは複数の反転層には関係しない。ゲート１０１と１０２との間のフィンにおいて反転層（または、従来の意味におけるＦＥＴチャネル）は存在しない。なぜなら、そこにはゲートが存在しないからである。中間フィン領域は適切にドープされ得て、トライゲート１０１および１０２の下の２つの反転層を接続する、簡単な抵抗または導体（または「チャネル」）として機能する。従って、図１は３つのチャネル（ゲート１０１の下の反転チャネル、（ゲート制御でない）ドープされたチャネル１０６、およびゲート１０２の下の別の反転チャネル）の直列接続を示す。

【0014】

デュアルゲート共振チャネルデバイスは、複数のゲートによって加えられる容量性の（複数の金属ゲート（例えば、第１の容量性のプレート）、複数のゲートと複数のフィンとの間の複数の絶縁体、および複数のフィン（例えば、第２の容量性のゲート）を考慮する容量性の）力に起因する、サスペンドされた（すなわち、それがトレンチ１１５の上に延在するために、サスペンドされた）チャネルの機械的起振によって動作する。チャネルの発振振動数および複数のモードは、バーの実効ばね定数（フィン１０３が何で構成されるかに部分的に基づき得る）と、バーの有効質量と、ゲート１０１と１０２との間のバーの長さと、機械振動の複数の境界条件（例えば、共振バーが、両ゲートの下で共振しているか、またはただ１つのゲートの下で共振しているか）と、によって決定される。

【0015】

図１の実施形態のプロセスに関して、デバイスは、拡散コンタクトがないことによって共振チャネルの形成を可能にする、単一フィン、デュアルゲート共振チャネル構造を含む。換言すると、従来型のｆｉｎＦＥＴはトライゲートの両側に複数のコンタクトを含み得る。しかしながら、図１の実施形態はゲート１０１、１０２の間にコンタクトを有さず、それによってゲート間のフィン部分が共振することを可能にする。チャネルが変わらず自由に（全体的にまたは部分的に）共振できるように、共振チャネル領域においてはエピタキシャル段階が遮られる、代替の実施形態が用いられ得る。ビルドアップがチャネル領域の上に許される場合、チャネルが自由に（全体的にまたは部分的に）共振できるように、そのビルドアップは最終的には除去または変化させられ得る。

【0016】

図２は、容量性／クーロン力（図２の複数の矢印を参照）をよりわかりやすく示す。トライゲート２０１は、絶縁体２０７およびチャネル部２０６を覆う。チャネル部２０６は、層２１０（例えば、基板、酸化物）内に形成されるトレンチ２１５の上にサスペンドされる。フィンの両側壁は互いに平行ではない。さらにトライゲート２０１は上部を含むが底部は含まない。従って、トライゲート２０１は、ゲートが活性化されると複数のクーロン力を生成すべく構成され、それらの力は正味下向きのベクトルを有する（図２における複数の矢印を参照）。この下向きの力は、チャネル２０６を領域２１５へと機械的に下方に動かす。換言すると、図２はゲートの断面と、チャネルの両端において正味下向きの力をもたらす非対称な加振力とを示す。

【0017】

一実施形態において、デバイスの複数の機械的モードを活性化すべく、デバイスの複数のゲートは、弱い交流（ＡＣ）信号と組み合わせて微少な動作直流（ＤＣ）電圧でバイアスされる。ゲートのコンデンサへの印加される時間変化する電圧（ＤＣ＋ＡＣ）は、チャネル材料にかかる時間変化する力を生成し、それはチャネル部／フィンの共振をもたらす。

【0018】

図３ＡはＭＧＭＲＴに対するバイアス条件を含む。ゲート３０１、３０２は、トレンチ３１５の上に形成されるフィン３０３の上に形成される。電流は、ドレイン領域から、チャネル領域を渡ってソース領域へと流れる。ゲート３０２がＤＣおよびＡＣ信号で活性化され、かつ、ゲート３０１が同一のＤＣおよびＡＣ信号で活性化されると、フィンは部位３１５の中へ、および部位３１５の外へ歪められて、平面外の振動または共振を起こす。ＭＧＭＲＴの発振振動数は、ゲート間距離、フィン幅の制御、フィンの有効質量、などに基づいて、１ＧＨｚから数１００ＧＨｚに及ぶ。複数の実施形態は、１０、５０、１００、５００、７５０、１０００、および１００００ｎｍのゲート内距離を含む。複数の他の実施形態はそのように限定されない。複数のフィンは、５、１０、１５、２０ｎｍまたはこれより大きいような様々な幅、および、３０、４０、５０ｎｍまたはこれより大きいような様々な高さで提供される。複数のゲートの複数の電気的条件は、チャネルのビーム／バーの複数の境界条件を変更すべく用いられうる。

【0019】

図３Ｂは、フィンが各ゲートの下に自由に歪むことができる、「自由／自由」な方向または境界条件を含む。従って、ゲート３０１は絶縁体３０７を介してクーロン力を伝えて、領域３１５の中へとフィン３０３を下方に歪める。ゲート３０２は絶縁体３０８を介してクーロン力を伝えて、領域３１５の中へとフィン３０３を下方に歪める。複数の実施形態は、例えば、２１５ＧＨｚの横モード振動数を有する１０ｎｍのゲート内距離と、１８．８ＧＨｚの横モード振動数を有する１００ｎｍのゲート内距離と、３７８ＭＨｚの横モード振動数を有する１，０００ｎｍのゲート内距離とを含む。複数の他の実施形態はそのように限定されない。

【0020】

図３Ｃは、フィンが、ゲート３０１の下には歪むがゲート３０２の下には歪まない、「自由／固定（ｃｌａｍｐｅｄ）」または「自由／固定（ｆｉｘｅｄ）」の方向または境界条件を含む。従って、ゲート３０１は絶縁体を介してクーロン力を伝えて、領域３１５の中へとフィン３０３を下方に歪める。 しかしながら、ゲート３０２は活性化されず、従って、絶縁体を介して領域３１５の中へフィン３０３を下方に歪めるためのクーロン力は伝えない。複数の他の実施形態においては、ゲート３０２に接触しているバーは、トレンチの上に位置しなくてよく、結果的に「固定」される。複数の実施形態は、例えば、１０５ＧＨｚの横モード振動数を有する１０ｎｍのゲート内距離と、５．１５ＧＨｚの横モード振動数を有する１００ｎｍのゲート内距離と、６０．３ＭＨｚの横モード振動数を有する１，０００ｎｍのゲート内距離とを含む。複数の他の実施形態はそのように限定されない。

【0021】

図４は、増大させた動作電流のための複数の共振チャネル構造のアレイを有するＭＧＭＲＴを含む。複数のフィン４０３（および複数のチャネル４０６）は、ソースコンタクト４０５およびドレインコンタクト４０４、ならびにゲート４０１、４０２を共有する。このアレイはより高い駆動電流とばらつき耐性を可能にする（例えば、許容範囲外に僅かにしか共振しない１つのフィンは、許容範囲内で確かに共振する多く他のフィンによって相殺される）。

【0022】

図５は、複数の機械的に共振するチャネルを形成する、複数の拡散コンタクトが抜かされたＭＧＭＲＴを含む。より具体的には、複数のフィン（５０３）および複数のゲート（５０１）は複数のデバイス（Ｄ１、Ｄ２、Ｄ３、Ｄ４）の間に含まれる。（例えば、Ｄ１はソースとドレインとの間に配置される２つのゲートを有するデバイスである。）複数のデバイス全てが、共通のフィン領域、共通のソースコンタクト構造５０５、および共通のドレインコンタクト構造５０４を共有する。この複数の部分の共有は、共振する複数の部材の機械的な連結を可能にする。従って、図５は、複数の機械的に共振するチャネルのために共有される複数のフィンを用いる、連結された機械的な発振器／共振器のアレイを提供する。

【0023】

図６は、ＭＧＭＲＴに基づくオンチップのＲＦ発振器を含む。発振器回路のＳｏＣは、図４に示される実施形態と同様の共振アレイを含む。当該アレイは、共通のゲート６０１、６０２と、ドレインコンタクト６０４と、ソースコンタクト６０５とを共有する複数のチャネル６０６を含む。ドレインコンタクト６０４はＶ_Ｄ（ＤＣ）に連結し、ソースコンタクト６０５はグランドに連結する。ゲート６０１、６０２は両方ともＶ_Ｇ（ＤＣ）によってバイアスされる。Ｖ_Ｇ（ＤＣ）は、オンチップのトランスインピーダンス型増幅器６０３からのＡＣ出力によって変更される。ＡＣ出力に関して、ｖ（ｔ）は、Ｚ_ＴＩＡ×ｉ（ｔ）であり、ここで、Ｚ_ＴＩＡは、トランスインピーダンス型増幅器利得、およびｉ（ｔ）は、複数のチャネルに沿って流れるＤＣおよびＡＣ電流である。複数のゲートに印加される最終的な電圧（ＤＣおよびＡＣ入力の和）は、Ｖ_Ｇ＋ｉ_ａｃＺ_ＴＩＡｓｉｎ（ω_ｍｅｃｈｔ＋φ）であり、ここで、ｉ_ａｃはｉ（ｔ）のＡＣ成分の大きさ、ω_ｍｅｃｈは、機械共振周波数、およびφは位相シフトである。

【0024】

従って、図６のＲＦ発振器は、オンチップのトランスインピーダンス型増幅器を有する閉ループにおける機械共振装置を含む。閉ループはノード６０５から増幅器６０３までｉ（ｔ）を連結する。ｉ（ｔ）に関して、Ｉ_ＤＣは、ＶＧおよびＶＤ（Ｖ_ＤＣ≡Ｚ_ＴＩＡ×Ｉ_ＤＣ）に起因するソース−ドレイン間の静電流であり、ｉ_ａｃは、トランジスタ中のキャリア移動度の振動／ピエゾ抵抗変調に起因する時間変化する電流の大きさである。振動の振動数は、ゲート間のサスペンドされたチャネルまたはバー部の機械的共振によって決定づけられる。振動閾値は、印加されるゲート電圧からデバイスのチャネル内の変調電流へのデバイスの機械的伝達利得によって設定される。一実施形態において、振動の振動数は、フィンに沿って流れる電流の大きさの変化（複数のゲートによってフィンに加えられる複数の周期的な力（機械的な応力およびひずみ）に起因してキャリア移動度が変化するとき電流の大きさが変化する）をモニタリングすることによって決定されうる。

【0025】

図７Ａ−図７Ｂは、図１、４、および／または５のトランジスタなどの複数のＭＧＭＲＴを用いるオンチップのＲＦ発振器回路の複数の実施形態を示す。図７Ａは、ＭＧＭＲＴ７００をトランスインピーダンス型増幅器７０３、複数の抵抗７０２、および複数のコンデンサ７０１に連結する。ＰＭＯＳおよびＮＭＯＳのトランジスタ（両方ともＯＮ）は、Ｒ_ｏｕｔがＰＭＯＳの出力抵抗であり、かつ図６のＺ_ＴＩＡに対応する、オンチップのトランスインピーダンス型増幅器を構成する。図７Ａの回路全体は、単一のモノリシック基板を共有する（すなわち、ＳｏＣ）。

【0026】

図７Ｂは、ＭＧＭＲＴ７００をトランスインピーダンス型増幅器７０３、複数の抵抗７０２、および複数のコンデンサ７０１に連結する。図７Ｂの回路は単一のモノリシック基板を共有する（すなわち、ＳｏＣ）。図７Ａが外部の複数のバイアス電圧を有する３つのトランジスタの実施形態を含む一方で、図７Ｂは、代替となるバイアス回路（複数のトランジスタ７０４）を有する６つのトランジスタの実装を含む。

【0027】

従って、図７Ａ−図７Ｂの複数の実施形態は、ＭＧＭＲＴベースの発振器を用いるオンチップ発振器を提供する。一実施形態において、ＭＧＭＲＴを介したピエゾ抵抗性の変調電流は、回路によって増幅され、増幅器の出力ノードにおいて電圧を設定し、次にこの電圧はＭＧＭＲＴのゲートに印加される。第２のトランジスタブリッジ（図７Ｂの複数のトランジスタ７０４）は、ＭＧＭＲＴ用の複数のバイアス条件を設定すべく用いられ得る。

【0028】

複数の機械振動によって提供される高いＱファクタに起因して、図７Ａおよび図７Ｂの複数の実施形態の周波数コンテンツは安定しており、低い位相ノイズを有し、それによって、ＲＦ回路（例えば、発振器、共振器、スイッチ、フィルタ）用の複数の高価な水晶発振器、および／または、複数の高速の入力／出力（Ｉ／Ｏ）システムの必要性を（全体的に、または部分的に）なくす。そのような複数の実施形態は、例として、標準のＣＭＯＳプロセスを用いて形成される、安価で高安定・高周波数のクロック信号を必要とする複数のデバイスに適している。図７Ａおよび図７Ｂのものなどの複数の実施形態はまた、例えば、高周波数で使用される狭帯域ＲＦスイッチまたはフィルタにおいても用いられうる。

【0029】

図８は、選択／切り換え共振器機能を有する、調整可能／マルチモード発振器を含む。複数の異なるポリピッチ配置（全て同一のプロセス技術を用いる）は、異なる共振バー長さ（および異なる共振振動数）を有するＭＧＭＲＴ（８５０、８５１、８５２）を生成する。これらのＭＧＭＲＴは、複数の異なる振動数で振動する設定可能な複数の発振器を形成すべく共に組み合わされ得る。望まない振動数の発振器は、ＭＧＭＲＴ８５０、８５１，８５２のドレインに連結される、示される複数のスイッチのいずれかによってオンまたはオフに容易に切り換えられうる。ＭＧＭＲＴ８５０、８５１、８５２の複数の異なる組み合わせを用いることによって、一実施形態は振動数調整機能を提供する。また、電圧スキームは、望まない構造からの音響モードの検出をオフに直接切り替えるので、当該アーキテクチャはまた、増幅器の同一の信号経路の再利用も容易にする。

【0030】

本明細書において扱われるいくつかの実施形態は、図１の部位１１５などのトレンチの使用を記載するが、複数の他の実施形態はそのように限定されない。例えば、共振バー（力を与える２つのゲートの間に配置されるフィン）は、それ自身に弾力性があることがあり、いずれの共振バーの懸架もなしに共振を提供するのに十分な弾性を有し得る。さらに、別の実施形態において、共振バーは、共振バーのいずれの（または、少しの）懸架もなしに共振を提供するのに十分な弾性をそれ自身が有し得る層上に直接または間接的に位置し得る。

【0031】

さらに、一実施形態はＭＧＭＲＴの処理方法を提供する。当該方法は、半導体基板上にトレンチ層を配置する段階と、半導体基板を露出させる１または複数のトレンチをトレンチ層に形成する段階と、１または複数のトレンチを充填すべく、１または複数のトレンチ内に半導体材料をエピタキシャルに成長させる段階と、１または複数の半導体フィンとして半導体材料を露出させるべくトレンチ層の一部を除去する段階とを含み得る。

【0032】

当該方法は、複数の半導体フィンの少なくとも一部分の上にゲート誘電体層を形成する段階と、第１のゲート電極を、それが当該半導体フィンをまたぐように、ゲート誘電体層の上に形成する段階と、第１のゲート電極側に半導体フィン中にドレイン領域を形成する段階と、当該半導体フィンをまたぐ第２のゲート電極をゲート誘電体層の上に形成する段階と、第１のゲート電極と第２のゲート電極との間に半導体フィン中にチャネル領域を形成する段階と、２つのゲートがソース領域とドレイン領域との間になるように、第２のゲート電極側に半導体フィン中にソース領域を形成する段階とをさらに含み得る。

【0033】

当該方法は、フィンのチャネル部分の下にトレンチを形成する段階をさらに含み得る。トレンチはフィンの下に、選択的にエッチングすることによって形成され得る。複数の他の実施形態において、トレンチは基板の下側からフィンに向かってエッチングされうる。複数の他の実施形態において、トレンチはフィンが形成される前に形成される。トレンチは一時的な材料で充填され、それはフィンが形成された後、あとから選択的にエッチングされる。一時的に充填されたトレンチは、フィンが形成された後、フィンの設置面積がトレンチの設置面積を完全に覆い隠さないように、より広い設置面積を有し得る。

【0034】

図２におけるものなどのように、ゲートはフィンの周りに対称的に形成され、対照的な両側壁からの力を与えるときもある。換言すると、フィンの側壁に加えられる複数のクーロン力は対照的である。なぜならゲートがフィンの両側面に沿って対称的に配置されるからである。しかしながら、複数の他の実施形態においては、ゲートはそのように配置され得ず、代わりに、フィンの両側壁上に非対称的に形成され、結果的に、フィンを、平面内、平面外、または、平面内の共振と平面外の共振との間の混在した形で、共振させ得る複数の非対称な力を与え得る。さらに、図２においてフィンの両側壁は平行ではないが、複数の他の実施形態において、フィンの両側壁は平行（または、図２より平行）であり得て、正味下向きの、フィンの共振を誘導する力をさらに与え得る。

【0035】

複数の実施形態は多くの異なるタイプのシステムにおいて用いられ得る。例えば、一実施形態において、通信デバイス（例えば、携帯電話、スマートフォン、ネットブック、ノートブック、パーソナルコンピュータ、腕時計、およびカメラ）は、本明細書において記載される様々な実施形態を含むべく整えられ得る。ここで図９を参照すると、本発明の一実施形態に係るシステムのブロック図が示される。マルチプロセッサシステム７００はポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続７５０を介して連結される第１のプロセッサ７７０および第２のプロセッサ７８０を含む。プロセッサ７７０およびプロセッサ７８０のそれぞれは、例えば、内蔵不揮発性メモリを含むマルチコアプロセッサであり得る。プロセッサ７７０およびプロセッサ７８０のそれぞれは、例えば、本明細書において記載されたものなどの、複数の内蔵発振器を含み得る。第１のプロセッサ７７０はメモリコントローラハブ（ＭＣＨ）および複数のポイントツーポイント（Ｐ‐Ｐ）インターフェースを含み得る。同様に、第２のプロセッサ７８０はＭＣＨおよび複数のＰ−Ｐインターフェースを含み得る。複数のＭＣＨは複数のプロセッサを各メモリ、すなわち、各プロセッサにローカルに取り付けられるメインメモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））の複数部分であり得る、メモリ７３２およびメモリ７３４、に連結し得る。第１のプロセッサ７７０および第２のプロセッサ７８０は、それぞれＰ‐Ｐ相互接続を介してチップセット７９０に連結され得る。チップセット７９０は、複数のＰ−Ｐインターフェースおよび複数の発振器、複数のフィルタ、複数のスイッチ、および本明細書において記載されたものなどの複数の共振器を含み得る。さらに、チップセット７９０はインターフェースを介して第１のバス７１６に連結され得る。様々な入力／出力（Ｉ／Ｏ）デバイス７１４が、第１のバス７１６を第２のバス７２０に連結するバスブリッジ７１８と共に、第１のバス７１６に連結され得る。一実施形態において、様々なデバイスが、第２のバス７２０に連結され得て、これらデバイスには、例えば、キーボード／マウス７２２、複数の通信デバイス７２６、コード７３０を含み得るディスクドライブまたは他のマスストレージデバイスなどのデータストレージユニット７２８が含まれる。コードは、メモリ７２８、７３２、７３４、ネットワークを介してシステム７００に連結されるメモリ、などを含む１または複数のメモリを含み得る。さらに、オーディオＩ／Ｏ７２４が第２のバス７２０に連結され得る。

【0036】

以下の複数の例は、さらなる複数の実施形態に関する。

【0037】

例１は、ソースノードおよびドレインノードを含むフィンと、ソースノードとドレインノードとの間のチャネルとを含む非平面型トランジスタと、ソースノードとドレインノードとの間のフィン上の第１の非平面型トライゲートと、第１のトライゲートとフィンとの間に含まれる第１の絶縁膜と、を備える機械共振装置を含み、第１のトライゲートが周期的に活性化されてフィン上に複数の周期的な下向きの力を生成するとき、フィンは機械的に共振する。

【0038】

例２において、例１の主題は、ソースノードとドレインノードとの間のフィン上の第２の非平面型トライゲートと、第２のトライゲートとフィンとの間に含まれる第２の絶縁膜と、を任意選択で含み得て、チャネルの少なくとも一部分は第１のトライゲートと第２のトライゲートとの間に延在する。

【0039】

例３において、例１―２の主題は、第１のトライゲートが２つの側壁を共に連結する上部壁を含み、２つの側壁は互いに平行でないことを任意選択で含み得る。

【0040】

例４において、例１―３の主題は、チャネルがサスペンドされることを任意選択で含み得る。

【0041】

例５において、例１―４の主題は、フィンに直接接触する層を任意選択で含み得て、チャネルは層中に形成されるトレンチの上にサスペンドされる。

【0042】

例６において、例１―５の主題は、トレンチが弾性材料で少なくとも部分的に充填されることを任意選択で含み得る。

【0043】

例７において、例１―６の主題は、トレンチが少なくとも部分的に中空であることを任意選択で含み得る。

【0044】

例８において、例１―７の主題は、トレンチが少なくとも第１のトライゲートから第２のトライゲートに延在することを任意選択で含み得る。

【0045】

例９において、例１―８の主題は、第１のトライゲートおよび第２のトライゲートが周期的に活性化されて、それぞれがフィン上に複数の周期的な下向きの力を生成するとき、フィンはトレンチ内で機械的に共振することを任意選択で含み得る。

【0046】

例１０において、例１―９の主題は、第１のトライゲートおよび第２のトライゲートが周期的に活性化されて、それぞれがフィン上に複数の周期的な下向きの力を生成するとき、フィンは機械的に共振することを任意選択で含み得る。

【0047】

例１１において、例１―１０の主題は、フィルタ、共振器、および発振器からなる群から選択されるコンポーネントを任意選択で含み得て、当該コンポーネントはトランジスタを含み、インダクタを含まない。

【0048】

例１２において、例１―１１の主題は、複数の周期的な下向きの力は複数の誘電力であることを任意選択で含み得る。

【0049】

例１３において、例１―１２の主題は、フィンが、第１のトライゲートから第２のトライゲートへと延在する距離に依存する振動数で、機械的に共振することを任意選択で含み得る。

【0050】

例１４において、例１―１３の主題は、チャネル内のキャリア移動度は振動数に基づくことを任意選択で含み得る。

【0051】

例１５において、例１―１４の主題は、第１のトライゲートおよび第２のトライゲートが周期的に活性化されて、それぞれがフィン上に複数の周期的な下向きの力を生成するとき、フィンはフィンの下に形成されるトレンチ内で機械的に共振することを任意選択で含み得る。

【0052】

例１６において、例１―１５の主題は、第１のトライゲートおよび第２のトライゲートに連結される複数の追加のフィンを任意選択で含み得て、第１のトライゲートおよび第２のトライゲートが周期的に活性化されて、それぞれがフィンおよび複数の追加のフィン上に複数の周期的な下向きの力を生成するとき、フィンおよび複数の追加のフィンは全て同期して共に共振する。

【0053】

例１７において、例１―１６の主題は、フィン中に含まれる追加のソースノード、および追加のソースノードとドレインノードとの間の追加のチャネルと、追加のソースノードとドレインノードとの間のフィン上の第３の非平面型トライゲートと、第３のトライゲートとフィンとの間に含まれる第３の絶縁膜と、を任意選択で含み得て、機械共振装置はソースノードおよびドレインノードを含み、機械共振装置に連結される追加の機械共振装置は、追加のソースノードおよびドレインノードを含む。

【0054】

例１８において、例１―１７の主題は、トランジスタが、平面内に位置する基板上に形成され、フィンは平面に対して直交して共振することを任意選択で含み得る。

【0055】

例１９は、モノリシック基板上に形成される増幅器と、（ａ）複数のフィンを含む複数のトランジスタであり、複数のフィンのそれぞれは、共通のソースコンタクトおよびドレインコンタクトに連結されるソースノードとドレインノードとの間にチャネルを有する、複数のトランジスタと、（ｂ）複数のフィンのそれぞれに連結され、かつソースコンタクトとドレインコンタクトとの間に配置される共通の第１のトライゲートおよび第２のトライゲートと、を含む、基板上に形成され、かつ増幅器に連結されるマルチゲート共振チャネルアレイと、を備える発振器を含み得て、第１のトライゲートおよび第２のトライゲートのうちの１つが周期的に活性化されて、複数のフィン上に複数の周期的な下向きの力を生成するとき、複数のフィンは、第１の振動数で機械的に共振する。

【0056】

例２０において、例１９の主題は、第１のゲートおよび第２のゲートがＤＣ電源に連結し、かつ増幅器が第１のゲートおよび第２のゲートにＡＣを供給するとき、複数のフィンは、フィンに沿って第１のゲートから第２のゲートへと延在する距離に基づく振動数で共振することを任意選択で含み得る。

【0057】

例２１において、例１９―２０の主題は、水晶発振器もインダクタも任意選択で含み得ない。

【0058】

例２２において、例１９―２１の主題は、第１のトライゲートおよび第２のトライゲートのうちの１つが周期的に活性化されて、複数のフィン上に複数の周期的な下向きの力を生成するとき、第１の振動数と等しくない、第２の振動数で機械的に共振する追加の複数のフィンを含み、基板上に形成され、かつ増幅器に連結される、追加のマルチゲート共振チャネルアレイを任意選択で含み得る。

【0059】

例２３は、ソースノードおよびドレインノードを含むフィンと、ソースノードとドレインノードとの間のチャネルとを含む非平面型トランジスタを形成する段階と、ソースノードとドレインノードとの間のフィン上に第１のトライゲートおよび第２のトライゲートを形成する段階と、を備える方法を含み、第１のトライゲートが周期的に活性化されて、フィン上に複数の周期的な下向きの力を生成するとき、フィンは機械的に共振する。

【0060】

例２４において、例２３の主題は、層上にフィンを形成する段階と、層中かつチャネルの真下にトレンチを形成する段階と、を任意選択で含み得る。

【0061】

例２５において、例２３―２４の主題は、トレンチ内に弾性材料を形成する段階を任意選択で含み得る。

【0062】

本発明の複数の実施形態についての前述した説明は、例示および説明を目的として提示されてきた。それは全てを網羅していることは意図されない、または、本発明を開示された複数の明確な形態に限定することは意図されない。この説明および以下の特許請求の範囲は、左、右、上部、底部、上、下、上方、下方、第１、第２、などの複数の用語を含み、それらは説明の目的だけに用いられるのであって、限定するものであると解釈されるべきではない。例えば、相対的上下位置を指定する複数の用語は、基板のデバイス側（または活性表面）または集積回路がその基板の「上部」の表面である状況を言い、標準の地球座標系において、基板の「上部」側が「底部」側より下方であり得て、変わらず「上部」という用語の意味の範囲内であり得るように、基板は実際はいずれの方向をも取り得る。本明細書（特許請求の範囲においても含む）において用いられるような「上」という用語は、第１の層が第２の層「上」に直接存在し、第２の層と直接接触しているということを、そのようなことが具体的に述べられない限りは示さず、第１の層と第１の層上の第２の層との間には第３の層または他の構造が存在し得る。本明細書において説明されたデバイスまたは製品の複数の実施形態は、多数の配置および方向で製造、使用、または輸送され得る。当業者は、上述の教示を踏まえれば多くの変形形態及び変更形態が可能であることを理解できよう。当業者は、複数の図面において示された様々な構成要素に対する様々な等価な組み合わせおよび代替物を理解するであろう。ゆえに、本発明の範囲は、この詳細な説明によってではなく、むしろ添付の特許請求の範囲による限定が意図される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9】