特許 6243286 ディジタル／アナログ変換回路および光送信器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6243286

(24)【登録日】2017年11月17日

(45)【発行日】2017年12月6日

(54)【発明の名称】ディジタル／アナログ変換回路および光送信器

(51)【国際特許分類】

   H03M 1/74 20060101AFI20171127BHJP

   G02F 1/01 20060101ALI20171127BHJP

【ＦＩ】

   H03M1/74

   G02F1/01 B

【請求項の数】5

【全頁数】17

(21)【出願番号】特願2014-85203(P2014-85203)

(22)【出願日】2014年4月17日

(65)【公開番号】特開2015-207803(P2015-207803A)

(43)【公開日】2015年11月19日

【審査請求日】2016年7月13日

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(72)【発明者】

【氏名】岸 俊樹

(72)【発明者】

【氏名】長谷 宗彦

(72)【発明者】

【氏名】山中 祥吾

(72)【発明者】

【氏名】野坂 秀之

【審査官】 ▲高▼橋 義昭

(56)【参考文献】

【文献】 特開２０１０−１９９７７０（ＪＰ，Ａ）

【文献】 特公昭４０−０２０５７６（ＪＰ，Ｂ１）

【文献】 特開２０１２−１５１７２８（ＪＰ，Ａ）

【文献】 特開２００１−１５６６３８（ＪＰ，Ａ）

【文献】 特開２００３−１５０１１５（ＪＰ，Ａ）

【文献】 特開昭６１−２９５７２１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １／７４

Ｇ０２Ｆ １／０１

(57)【特許請求の範囲】

【請求項1】

Ｎビットのディジタル信号を１ビット毎に入力するＮ（Ｎは２以上の整数）個の入力端子と、
入力した電流に応じた電圧を生成する電圧生成部と、
前記入力端子毎に対応して設けられたＮ個の電流回路を含む第１電流回路群と、
前記入力端子の組合せ毎に対応して設けられた電流回路を含む第２電流回路群と、
夫々の前記入力端子に入力されたディジタル信号の論理レベルに応じて、前記第１電流回路群および前記第２電流回路群に含まれる前記電流回路の電流を前記電圧生成部に供給するか否かを前記電流回路毎に制御する制御部とを備え、
前記制御部は、前記入力端子に入力されたディジタル信号が第１論理レベルである場合に、前記第１電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記入力端子に入力されたディジタル信号が第２論理レベルである場合に、前記第１電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止し、少なくとも二つの前記入力端子に入力されたディジタル信号が共に前記第１論理レベルである場合に、前記第２電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記少なくとも二つの前記入力端子に入力されたディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第２電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル／アナログ変換回路。

【請求項2】

請求項１に記載のディジタル／アナログ変換回路において、
前記入力端子は、第１ディジタル入力端子と、第２ディジタル入力端子とを含み、
前記第１電流回路群は、
前記第１ディジタル入力端子に対応して設けられた第１電流回路と、
前記第２ディジタル入力端子に対応して設けられた第２電流回路とを含み、
前記第２電流回路群は、第３電流回路を含み、
前記制御部は、第１制御回路と、第２制御回路と、第３制御回路とを含み、
前記第１制御回路は、前記第１ディジタル入力端子に入力された第１ディジタル信号が前記第１論理レベルである場合に、前記第１電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号が第２論理レベルである場合に、前記第１電流回路の電流の前記電圧生成部への供給を停止し、
前記第２制御回路は、前記第２ディジタル入力端子に入力された第２ディジタル信号が前記第１論理レベルである場合に、前記第２電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号が第２論理レベルである場合に、前記第２電流回路の電流の前記電圧生成部への供給を停止し、
前記第３制御回路は、前記第１ディジタル信号と前記第２ディジタル信号とが共に前記第１論理レベルである場合に、前記第３電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号と前記第２ディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第３電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル／アナログ変換回路。

【請求項3】

請求項１に記載のディジタル／アナログ変換回路において、
前記入力端子は、第１ディジタル入力端子と、第２ディジタル入力端子と、第３ディジタル入力端子とを含み、
前記第１電流回路群は、前記第１ディジタル入力端子に対応して設けられた第１電流回路と、前記第２ディジタル入力端子に対応して設けられた第２電流回路と、前記第３ディジタル入力端子に対応して設けられた第３電流回路とを含み、
前記第２電流回路群は、第４電流回路と、第５電流回路と、第６電流回路と、第７電流回路と、を含み、
前記制御部は、第１制御回路と、第２制御回路と、第３制御回路と、第４制御回路と、第５制御回路と、第６制御回路と、第７制御回路とを含み、
前記第１制御回路は、前記第１ディジタル入力端子に入力された第１ディジタル信号が前記第１論理レベルである場合に、前記第１電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号が第２論理レベルである場合に、前記第１電流回路の電流の前記電圧生成部への供給を停止し、
前記第２制御回路は、前記第２ディジタル入力端子に入力された第２ディジタル信号が第１論理レベルである場合に、前記第２電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号が第２論理レベルである場合に、前記第２電流回路の電流の前記電圧生成部への供給を停止し、
前記第３制御回路は、前記第３ディジタル入力端子に入力された第３ディジタル信号が前記第１論理レベルである場合に、前記第３電流回路の電流を前記電圧生成部に供給し、前記第３ディジタル信号が第２論理レベルである場合に、前記第３電流回路の電流の前記電圧生成部への供給を停止し、
前記第４制御回路は、前記第１ディジタル信号と前記第２ディジタル信号とが共に前記第１論理レベルである場合に、前記第４電流回路の電流を前記電圧生成部に供給し、前記第４ディジタル信号が第２論理レベルである場合に、前記第４電流回路の電流の前記電圧生成部への供給を停止し、
前記第５制御回路は、前記第１ディジタル信号と前記第３ディジタル信号とが共に前記第１論理レベルである場合に、前記第５電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号と前記第３ディジタル信号の何れか一方が前記第２論理レベルである場合に、前記第５電流回路の電流の前記電圧生成部への供給を停止し、
前記第６制御回路は、前記第２ディジタル信号と前記第３ディジタル信号とが共に前記第１論理レベルである場合に、前記第６電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号と前記第３ディジタル信号の何れか一方が前記第２論理レベルである場合に、前記第６電流回路の電流の前記電圧生成部への供給を停止し、
前記第７制御回路は、前記第１ディジタル信号、前記第２ディジタル信号、および前記第３ディジタル信号が全て前記第１論理レベルである場合に、前記第７電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号、前記第２ディジタル信号、および前記第３ディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第７電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル／アナログ変換回路。

【請求項4】

請求項１から３の何れか一項に記載のディジタル／アナログ変換回路において、
前記電圧生成部は、Ｒ−２Ｒ型の抵抗ラダー回路を含む
ことを特徴とするディジタル／アナログ変換回路。

【請求項5】

発光素子を含み、一定強度の光を出力する発光部と、
入力された送信すべき信号に対して、所定の光変調方式に応じたディジタル信号処理を行うディジタル信号処理装置と、
前記ディジタル信号処理装置による信号処理結果をアナログ信号に変換する請求項１から４の何れか一項に記載のディジタル／アナログ変換回路と、
前記ディジタル／アナログ変換回路から出力されたアナログ信号の電圧レベルに応じて前記発光部から出力された光の強弱を変化させて出力する光変調器とを備える
ことを特徴とする光送信器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディジタル／アナログ変換回路および光送信器に関し、例えばパルス振幅変調によって光信号を生成する光送信器に搭載されるディジタル／アナログ変換回路に関する。

【背景技術】

【0002】

近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。光通信ネットワークでは、高速・大容量通信を実現するために、光変調器を備えた光送信器が用いられる。代表的な光変調器としては、マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ、以下「ＭＺ」と称する。）変調器や電界吸収型（Ｅｌｅｃｔｒｏ−Ａｂｓｏｒｐｔｉｏｎ、以下「ＥＡ」と称する。）変調器が知られている。

【0003】

近年、光送信器は、ＭＺ変調器やＥＡ変調器等によって高度な変調波形を生成するために、ディジタル信号処理回路（Ｄｉｇｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ、以下「ＤＳＰ」と称する場合がある。）を搭載している。具体的に、光送信器は、送信すべき信号をＤＳＰによりディジタル信号処理を行った後、ディジタル／アナログ変換回路（以下、「Ｄ／Ａ変換回路」と称する場合がある。）によってディジタル信号処理された信号をアナログ信号に変換し、光変調器の駆動電圧として入力する。これにより、光送信器は、光変調器によって光の強度を送信すべき信号に応じて変調することにより、光信号を生成して光ファイバに送信する。このようにＤＳＰによってディジタル信号処理を行うことにより、従来のオン・オフ変調（ｏｎ−ｏｆｆ ｋｅｙｉｎｇ）による光伝送では困難であった多値の光変調が可能となる。

【0004】

近年、より高いビットレートの多値変調を行うために、位相変調だけではなく、多値のパルス振幅変調（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ 、以下、「ＰＡＭ」と称する場合がある。）を用いて光変調を行う光送信器が検討されている。しかしながら、ＭＺ変調器やＥＡ変調器等の光変調器は、非線形な伝達特性を有するため、光変調器の駆動方法に工夫が必要となる。例えば、一般的なＭＺ変調器の駆動電圧に対する光出力の特性（伝達特性）は、図１３に示すように、サインカーブ状の非線形な特性となる。そのため、光出力の振幅を最大値まで得たい場合には、線形領域５００だけでなく、非線形領域５０１まで使用しなければならない。

【0005】

しかしながら、ＭＺ変調器を非線形領域５０１まで駆動させる場合、ＤＳＰの信号処理のみならず、ディジタル信号処理された信号をアナログ信号に変換するＤ／Ａ変換回路の特性も問題となる。具体的には、一般的なＤ／Ａ変換回路は、例えば図１４に示す回路構成を有し、図１５に示すような線形な入出力特性（入力したディジタル信号に対する出力されるアナログ信号の特性）を有する。そのため、線形な入出力特性を有するＤ／Ａ変換回路を光送信器に用いると、ＭＺ変調器の非線形領域５０１において光出力が歪んでしまい、図１６に示すように、ＤＳＰから出力されたディジタル信号の１ビット毎の変化に対して、光送信器の光出力を線形（等間隔）に制御することができない。

【0006】

光変調器の非線形領域における光出力の歪みを補償するための従来技術として、例えば特許文献１に開示がある。特許文献１には、Ｄ／Ａ変換回路内部に設けられた各定電流源の電流値に適当な重みづけを与えてＤ／Ａ変換回路の入出力特性を非線形にすることにより、光変調器の非線形領域における光出力の歪みを補償する技術が開示されている。また、特許文献１に記載のＤ／Ａ変換回路は、光出力の非線形性の補償の精度を上げるために、デコーダによって、ＤＳＰから入力されたＮビットのバイナリ信号を２Ｎ−１の温度計コードに変換し、変換した温度計コードに基づいて上記定電流源の合計電流量を調整している。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１２−１９５９７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、特許文献１に記載のＤ／Ａ変換回路では、ディジタル入力数が増加すると、バイナリ信号を温度計コードに変換するデコーダの回路規模が指数関数的に増加するという問題がある。Ｄ／Ａ変換回路の回路規模の増大は、光送信器のコストの増大を招き、今後、４値や８値等のＰＡＭの多値化が進んだ場合に特に問題となる。

【0009】

本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、Ｄ／Ａ変換回路において、回路規模を抑えつつ、所望の入出力特性を実現することにある。

【0010】

また、本発明の別の目的は、光送信器において、コストを抑えつつ、更なる高精度化を図ることにある。

【課題を解決するための手段】

【0011】

本発明に係るディジタル／アナログ変換回路は、Ｎビットのディジタル信号を１ビット毎に入力するＮ（Ｎは２以上の整数）個の入力端子と、入力した電流に応じた電圧を生成する電圧生成部と、前記入力端子毎に対応して設けられたＮ個の電流回路を含む第１電流回路群と、前記入力端子の組合せ毎に対応して設けられた電流回路を含む第２電流回路群と、夫々の前記入力端子に入力されたディジタル信号の論理レベルに応じて、前記第１電流回路群および前記第２電流回路群に含まれる前記電流回路の電流を前記電圧生成部に供給するか否かを前記電流回路毎に制御する制御部とを備え、前記制御部は、前記入力端子に入力されたディジタル信号が第１論理レベルである場合に、前記第１電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記入力端子に入力されたディジタル信号が第２論理レベルである場合に、前記第１電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止し、少なくとも二つの前記入力端子に入力されたディジタル信号が共に前記第１論理レベルである場合に、前記第２電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記少なくとも二つの前記入力端子に入力されたディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第２電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止することを特徴とする。

【0013】

上記ディジタル／アナログ変換回路において、前記入力端子は、第１ディジタル入力端子と、第２ディジタル入力端子とを含み、前記第１電流回路群は、前記第１ディジタル入力端子に対応して設けられた第１電流回路と、前記第２ディジタル入力端子に対応して設けられた第２電流回路とを含み、前記第２電流回路群は、第３電流回路を含み、前記制御部は、第１制御回路と、第２制御回路と、第３制御回路とを含み、前記第１制御回路は、前記第１ディジタル入力端子に入力された第１ディジタル信号が前記第１論理レベルである場合に、前記第１電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号が第２論理レベルである場合に、前記第１電流回路の電流の前記電圧生成部への供給を停止し、前記第２制御回路は、前記第２ディジタル入力端子に入力された第２ディジタル信号が前記第１論理レベルである場合に、前記第２電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号が第２論理レベルである場合に、前記第２電流回路の電流の前記電圧生成部への供給を停止し、前記第３制御回路は、前記第１ディジタル信号と前記第２ディジタル信号とが共に前記第１論理レベルである場合に、前記第３電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号と前記第２ディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第３電流回路の電流の前記電圧生成部への供給を停止してもよい。

【0014】

上記ディジタル／アナログ変換回路において、前記入力端子は、第１ディジタル入力端子と、第２ディジタル入力端子と、第３ディジタル入力端子とを含み、前記第１電流回路群は、前記第１ディジタル入力端子に対応して設けられた第１電流回路と、前記第２ディジタル入力端子に対応して設けられた第２電流回路と、前記第３ディジタル入力端子に対応して設けられた第３電流回路とを含み、前記第２電流回路群は、第４電流回路と、第５電流回路と、第６電流回路と、第７電流回路と、を含み、前記制御部は、第１制御回路と、第２制御回路と、第３制御回路と、第４制御回路と、第５制御回路と、第６制御回路と、第７制御回路とを含み、前記第１制御回路は、前記第１ディジタル入力端子に入力された第１ディジタル信号が前記第１論理レベルである場合に、前記第１電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号が第２論理レベルである場合に、前記第１電流回路の電流の前記電圧生成部への供給を停止し、前記第２制御回路は、前記第２ディジタル入力端子に入力された第２ディジタル信号が第１論理レベルである場合に、前記第２電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号が第２論理レベルである場合に、前記第２電流回路の電流の前記電圧生成部への供給を停止し、前記第３制御回路は、前記第３ディジタル入力端子に入力された第３ディジタル信号が前記第１論理レベルである場合に、前記第３電流回路の電流を前記電圧生成部に供給し、前記第３ディジタル信号が第２論理レベルである場合に、前記第３電流回路の電流の前記電圧生成部への供給を停止し、前記第４制御回路は、前記第１ディジタル信号と前記第２ディジタル信号とが共に前記第１論理レベルである場合に、前記第４電流回路の電流を前記電圧生成部に供給し、前記第４ディジタル信号が第２論理レベルである場合に、前記第４電流回路の電流の前記電圧生成部への供給を停止し、前記第５制御回路は、前記第１ディジタル信号と前記第３ディジタル信号とが共に前記第１論理レベルである場合に、前記第５電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号と前記第３ディジタル信号の何れか一方が前記第２論理レベルである場合に、前記第５電流回路の電流の前記電圧生成部への供給を停止し、前記第６制御回路は、前記第２ディジタル信号と前記第３ディジタル信号とが共に前記第１論理レベルである場合に、前記第６電流回路の電流を前記電圧生成部に供給し、前記第２ディジタル信号と前記第３ディジタル信号の何れか一方が前記第２論理レベルである場合に、前記第６電流回路の電流の前記電圧生成部への供給を停止し、前記第７制御回路は、前記第１ディジタル信号、前記第２ディジタル信号、および前記第３ディジタル信号が全て前記第１論理レベルである場合に、前記第７電流回路の電流を前記電圧生成部に供給し、前記第１ディジタル信号、前記第２ディジタル信号、および前記第３ディジタル信号の少なくとも一つが前記第２論理レベルである場合に、前記第７電流回路の電流の前記電圧生成部への供給を停止するようにしてもよい。

【0015】

上記ディジタル／アナログ変換回路において、前記電圧生成部は、Ｒ−２Ｒ型の抵抗ラダー回路を含むようにしてもよい。

【0016】

本発明に係る光送信器は、発光素子を含み一定強度の光を出力する発光部と、入力された送信すべき信号に対して、所定の光変調方式に応じたディジタル信号処理を行うディジタル信号処理装置と、前記ディジタル信号処理装置による信号処理結果をアナログ信号に変換する上記ディジタル／アナログ変換回路と、前記ディジタル／アナログ変換回路から出力されたアナログ信号の電圧レベルに応じて前記発光部から出力された光の強弱を変化させて出力する光変調器とを備えることを特徴とする。

【発明の効果】

【0017】

本発明によれば、Ｄ／Ａ変換回路において、回路規模を抑えつつ、所望の入出力特性を実現することが可能となる。また、光送信器において、コストを抑えつつ、更なる高精度化を図ることが可能となる。

【図面の簡単な説明】

【0018】

【図1】本発明の一実施の形態に係る光送信器の構成を示す図である。

【図2】本発明の一実施の形態に係るＤ／Ａ変換回路の構成を示す図である。

【図3】Ｄ／Ａ変換回路の第１の回路構成例を示す図である。

【図4】制御回路１４１＿０の別の回路構成例を示す図である。

【図5】Ｄ／Ａ変換回路１＿１の入出力関係を示す図である。

【図6】ＥＡ変調器における伝達特性を示す図である。

【図7】ＥＡ変調器に対応したＰＡＭ４用のＤ／Ａ変換器の入出力特性を示す図である。

【図8】ＭＺ変調器における伝達特性を示す図である。

【図9】ＭＺ変調器に対応したＰＡＭ４用のＤ／Ａ変換器の入出力特性を示す図である。

【図10】Ｄ／Ａ変換回路の第２の回路構成例を示す図である。

【図11】Ｄ／Ａ変換回路１＿２の入出力関係を示す図である。

【図12】Ｄ／Ａ変換回路の第３の回路構成例を示す図である。

【図13】一般的なＭＺ変調器の伝達特性を示す図である。

【図14】従来の一般的なＤ／Ａ変換回路の構成を示す図である。

【図15】従来の一般的なＤ／Ａ変換回路の入出力特性を示す図である。

【図16】従来の一般的なＤ／Ａ変換回路によってＭＺ変調器を駆動した場合の光出力の特性を示す図である。

【発明を実施するための形態】

【0019】

以下、本発明の実施の形態について図を参照して説明する。

【0020】

≪光送信器の構成≫
図１に、本発明の実施形態１に係るＤ／Ａ変換回路を備えた光送信器の構成を示す。
同図に示される光送信器１００は、外部から入力された電気信号を光信号に変換して、光ファイバ等から成る光ネットワークに出力する装置である。光送信器１００は、例えば、ディジタル信号処理装置２、ディジタル／アナログ変換回路（以下、「Ｄ／Ａ変換回路」と称する。）１、発光部３、および光変調器４から構成される。

【0021】

ディジタル信号処理装置２は、送信対象の信号（電気信号）ＶＩＮを入力し、入力信号ＶＩＮに対して所定の信号処理を行う。具体的には、ディジタル信号処理装置２は、入力信号ＶＩＮから例えばＰＡＭ用のディジタル信号を生成するための信号処理を行い、信号処理結果を例えばＮ（Ｎは２以上の整数）ビットのディジタル信号として出力する。ディジタル信号処理装置２は、例えばＤＳＰ等のプログラム処理装置によって実現される。以下、ディジタル信号処理装置２から出力されるＮビットの信号を「ディジタル信号Ｄ０〜Ｄｎ」と称する。なお、ｎは１以上の整数である。

【0022】

発光部３は、半導体レーザ（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）等の発光素子を含み、一定強度の光を出力する。
光変調器４は、発光部３から出力された一定強度の光に対して外部から制御を加えることにより、光の強度を変化させた光信号（光の強弱信号）ＯＰＯＵＴを出力する外部変調方式の変調器である。光変調器４としては、誘電体材料による電気光学効果を利用して光を変調する方式の変調器（ＭＺ変調器等）や、半導体の電界吸収効果を用いて光を変調する方式の変調器（ＥＡ変調器等）を例示することができる。

【0023】

具体的に、光変調器４は、後述するＤ／Ａ変換回路１によってディジタル信号Ｄ０〜Ｄｎをアナログ信号に変換した駆動電圧ＶＯＵＴの電圧レベルに応じて、発光部３から出力された光の強弱を変化させて出力する。

【0024】

Ｄ／Ａ変換回路１は、ディジタル信号処理装置２から出力されたディジタル信号Ｄ０〜Ｄｎをアナログ信号に変換する。上記アナログ信号は、例えば電圧信号であり、上述したように駆動電圧ＶＯＵＴとして光変調器４に入力される。
Ｄ／Ａ変換回路１は、光変調器４の駆動電圧に対する光出力の特性（伝達特性）に対応するように、ディジタル入力に対するアナログ出力特性（入出力特性）が調整可能に構成されている。以下、Ｄ／Ａ変換回路１について詳細に説明する。

【0025】

≪Ｄ／Ａ変換回路１の概要≫
図２に、Ｄ／Ａ変換回路１の内部構成を示す。同図に示されるように、Ｄ／Ａ変換回路１は、入力端子ＩＮ０〜ＩＮｎ、制御部１４、第１電流回路群１１、第２電流回路群１２、および電圧生成部１３を備える。

【0026】

入力端子ＩＮ０〜ＩＮｎは、ディジタル信号処理装置２から出力されたディジタル信号Ｄ０〜Ｄｎを入力する。入力端子ＩＮ０〜ＩＮｎの個数は、ディジタル信号処理装置２から出力されるディジタル信号Ｄ０〜Ｄｎの数に対応している。

【0027】

なお、以下では、説明の便宜上、ディジタル信号Ｄ０〜Ｄｎの論理レベルとして、第１論理レベルをロー（Ｌｏｗ）レベル、第２論理レベルをハイ（Ｈｉｇｈ）レベルとするが、これに限定されるものではない。

【0028】

電圧生成部１３は、後述する第１電流回路群１１および第２電流回路群１２の各電流回路の電流を加算した出力電流ＩＯＵＴに応じて、出力電圧ＶＯＵＴを生成する。電圧生成部１３は、例えば単数または複数の抵抗からなる抵抗回路によって構成され、出力電流ＩＯＵＴを上記抵抗によって出力電圧ＶＯＵＴに変換する。出力電圧ＶＯＵＴは、Ｄ／Ａ変換回路１の出力端子ＯＵＴから出力され、光変調器４に駆動電圧として供給される。
なお、出力電圧ＶＯＵＴは、光変調器４に直接入力されても良いし、バッファ回路を介して光変調器４に入力されても良い。

【0029】

第１電流回路群１１は、入力端子ＩＮ０〜ＩＮｎ毎に対応して設けられたＮ個の電流回路１１０＿０〜１１０＿ｎ（総称する場合は「電流回路１１０」と表記する。）を含む。

【0030】

第２電流回路群１２は、入力端子ＩＮ０〜ＩＮｎ（ディジタル信号Ｄ０〜Ｄｎ）の組合せ毎に対応して設けられた電流回路１２０＿０〜１２０＿ｍ（総称する場合は「電流回路１２０」と表記する。）を含む。なお、ｍは１以上の整数である。

【0031】

例えば、Ｄ／Ａ変換回路１が２つの入力端子ＩＮ０、ＩＮ１を有する場合、入力端子ＩＮ０、ＩＮ１の組合せは（ＩＮ０、ＩＮ１）のみである。そのため、第２電流回路群１２の電流回路として、上記組合せ（ＩＮ０、ＩＮ１）に対応する電流回路１２０＿０が設けられる。詳細は後述するが、電流回路１２０＿０の電圧生成部１３に対する電流の供給と遮断は、入力端子ＩＮ０、ＩＮ１に入力されたディジタル信号Ｄ０、Ｄ１に基づいて制御される。

【0032】

また、例えば、Ｄ／Ａ変換回路１が３つの入力端子ＩＮ０、ＩＮ１、ＩＮ２を有する場合、入力端子ＩＮ０〜ＩＮ２の組合せは、（ＩＮ０、ＩＮ１）、（ＩＮ０、ＩＮ２）、（ＩＮ１、ＩＮ２）、および（ＩＮ０、ＩＮ１、ＩＮ２）の４つである。そのため、第２電流回路群１２は、（ＩＮ０、ＩＮ１）の組合せに対応した電流回路１２０＿０と、（ＩＮ０、ＩＮ２）の組合せに対応した電流回路１２０＿１と、（ＩＮ１、ＩＮ２）の組合せに対応した電流回路１２０＿２と、（ＩＮ０、ＩＮ１、ＩＮ２）の組合せに対応した電流回路１２０＿３とを含む。詳細は後述するが、電流回路１２０＿０〜１２０＿３の電圧生成部１３に対する電流の供給と遮断は、夫々の電流回路１２０＿０〜１２０＿３に対応する入力端子に入力されたディジタル信号Ｄ０〜Ｄ２に基づいて制御される。

【0033】

制御部１４は、入力端子ＩＮ０〜ＩＮｎに入力されたディジタル信号Ｄ０〜Ｄｎに基づいて、第１電流回路群１１および第２電流回路群１２に含まれる電流回路１１０、１２０の電流を電圧生成部１３に供給するか否かを電流回路１１０、１２０毎に制御する。

【0034】

具体的に、制御部１４は、入力端子ＩＮ０〜ＩＮｎに入力されたディジタル信号が第１論理レベル（ローレベル）である場合、当該入力端子に対応する電流回路１１０を制御して、その電流回路の電流を電圧生成部１３に供給する。一方、入力端子ＩＮ０〜ＩＮｎに入力されたディジタル信号が第２論理レベル（ハイレベル）である場合、制御部１４は、当該入力端子に対応する電流回路１１０を制御して、その電流回路の電流の電圧生成部１３への供給を停止する。

【0035】

また、制御部１４は、少なくとも二つの入力端子に入力されたディジタル信号が共に第１論理レベル（ローレベル）である場合に、第２電流回路群１２における当該入力端子の組合せに対応した電流回路１２０を制御して、その電流回路の電流を電圧生成部１３に供給する。一方、上記少なくとも二つの入力端子に入力されたディジタル信号の少なくとも一つが第２論理レベル（ハイレベル）である場合に、第２電流回路群１２における当該入力端子の組合せに対応した電流回路１２０を制御して、その電流回路の電流の電圧生成部１３への供給を停止する。

【0036】

上記のＤ／Ａ変換回路１によれば、光変調器４の伝達特性に対応するように、夫々の電流回路１１０、１２０の電流値を適切に設定することにより、従来のＤ／Ａ変換回路よりも小さな回路規模で、ディジタル入力（ディジタル信号Ｄ０〜Ｄｎ）に対して所望の非線形なアナログ出力（駆動電圧ＶＯＵＴ）を生成することが可能となる。以下、このことについて、Ｄ／Ａ変換回路１の具体的な回路構成を例示して、更に詳細に説明する。

【0037】

≪Ｄ／Ａ変換回路１の具体例１≫
図３は、Ｄ／Ａ変換回路１の第１の回路構成例を示す図である。同図に示されるＤ／Ａ変換回路１＿１は、４値のＰＡＭ（ＰＡＭ４）に対応した回路構成を有する。

【0038】

具体的に、Ｄ／Ａ変換回路１＿１は、入力端子としてディジタル信号Ｄ０、Ｄ１を夫々入力する２つの入力端子ＩＮ０、ＩＮ１を含む。また、Ｄ／Ａ変換回路１＿１は、第１電流回路１１群として２つの電流回路１１０＿０、１１０＿１と、第２電流回路１２群として１つの電流回路１２０＿０とを有する。更に、Ｄ／Ａ変換回路１＿１は、制御部１４として制御回路１４０＿０、１４０＿１、１４１＿０を有する。

【0039】

電圧生成部１３は、例えば、電源電圧ＶＣＣが供給される電源ラインと出力端子ＯＵＴとの間に接続された抵抗Ｒ０から構成される。これにより、出力端子ＯＵＴから、電圧ＶＯＵＴ（＝ＶＣＣ−Ｒ０×ＩＯＵＴ）が出力される。

【0040】

制御回路１４０＿０は、入力端子ＩＮ０に入力されたディジタル信号Ｄ０が第１論理レベル（ローレベル）である場合に、電流回路１１０＿０を制御して、電流回路１１０＿０の電流を電圧生成部１３に供給する。一方、ディジタル信号Ｄ０が第２論理レベル（ハイレベル）である場合に、制御回路１４０＿０は、電流回路１１０＿０を制御して、電流回路１１０＿０の電流の電圧生成部１３への供給を停止する。

【0041】

同様に、制御回路１４０＿１は、入力端子ＩＮ０に入力されたディジタル信号Ｄ１が第１論理レベルである場合に、電流回路１１０＿１を制御して、電流回路１１０＿１の電流を電圧生成部１３に供給する。一方、ディジタル信号Ｄ１が第２論理レベルである場合に、制御回路１４０＿１は、電流回路１１０＿１の電流の電圧生成部１３への供給を停止させる。

【0042】

制御回路１４０＿０、１４０＿１は、例えばＤ型フリップフロップ回路（ＤＦＦ）から構成され、入力されたディジタル信号Ｄ０、Ｄ１をクロック信号ＣＬＫに同期して取り込み、取り込んだ信号の論理レベルを反転させた制御信号ＣＮ０、ＣＮ１を、対応する電流回路１１０＿０、１１０＿１に夫々供給する。すなわち、制御信号ＣＮ０は、ディジタル信号Ｄ０の反転信号となり、制御信号ＣＮ１は、ディジタル信号Ｄ１の反転信号となる。

【0043】

制御回路１４１＿０は、ディジタル信号Ｄ０とディジタル信号Ｄ１が共に第１論理レベル（ローレベル）である場合に、電流回路１２０＿０を制御して、電流回路１２０＿０の電流を電圧生成部１３に供給する。一方、ディジタル信号Ｄ０とディジタル信号Ｄ１の少なくとも一つが第２論理レベル（ハイレベル）である場合に、制御回路１４１＿０は、電流回路１２０＿０を制御して、電流回路１２０＿０の電流の電圧生成部１３への供給を停止させる。

【0044】

具体的に、制御回路１４１＿０は、ディジタル信号Ｄ０、Ｄ１の両方が第１論理レベルであるときに、第２論理レベルの制御信号ＣＮ３を出力し、ディジタル信号Ｄ０、Ｄ１の何れか一方が第２論理レベルであるときに、第１論理レベルの制御信号ＣＮ３を出力する論理回路から構成される。上記論理回路としては、例えば、図３に示されるようなディジタル信号Ｄ０、Ｄ１の反転信号（ＣＮ０、ＣＮ１）の論理積演算を行うＡＮＤ回路や、図４に示されるようなディジタル信号Ｄ０、Ｄ１の否定論理和演算を行うＮＯＲ回路等を例示することができる。
なお、上述した制御回路１４０＿０、１４０＿１、１４１＿０は、所望の信号を生成することができれば、上述した回路構成例に限定されるものではない。

【0045】

電流回路１１０＿０は、図３に示されるように、電流源Ｉ０と、電流源Ｉ０に直列に接続されたスイッチ素子ＳＷ０とから構成される。スイッチ素子ＳＷ０は、制御信号ＣＮ０が第２論理レベル（ハイレベル）である場合にオンし、制御信号ＣＮ０が第１論理レベル（ローレベル）である場合にオフする。これにより、制御信号ＣＮ０が第２論理レベルである場合に電流源Ｉ０の電流が電圧生成部１３に供給され、制御信号ＣＮ０が第１論理レベルである場合に電流源Ｉ０の電流の電圧生成部１３への供給が遮断される。

【0046】

電流回路１１０＿１は、電流回路１１０＿０と同様に、電流源Ｉ１とスイッチ素子ＳＷ１とから構成され、制御信号ＣＮ１が第２論理レベルであるときにスイッチＳＷ１がオンし、制御信号ＣＮ１が第１論理レベルであるときにオフすることにより、電圧生成部１３に対する電流源Ｉ１の電流の供給と遮断が制御される。

【0047】

電流回路１２０＿０は、電流回路１１０＿０と同様に、電流源Ｉ３とスイッチ素子ＳＷ３とから構成され、制御信号ＣＮ３が第２論理レベルであるときにスイッチＳＷ３がオンし、制御信号ＣＮ３が第１論理レベルであるときにオフすることにより、電圧生成部１３に対する電流源Ｉ３の電流の供給と遮断が制御される。

【0048】

図５に、Ｄ／Ａ変換回路１＿１の入出力関係を示す。なお、同図において、Ｉ０〜Ｉ２は、電流源Ｉ０〜Ｉ２の電流値を表している。

【0049】

同図に示されるように、Ｄ／Ａ変換回路１＿１によれば、ディジタル入力Ｄ０、Ｄ１を順次変化させることにより、駆動電圧ＶＯＵＴは前値のディジタル入力に対して変化量ａ，ｂ，ｃをもって順次変化していく。出力電流ＩＯＵＴは、ディジタル入力Ｄ０、Ｄ１を図５のように順に変化させることにより、“Ｉ０＋Ｉ１＋Ｉ２”、“Ｉ１”、“Ｉ０”、“０（ゼロ）”の順に変化することから、駆動電圧ＶＯＵＴの変化量ａ，ｂ，ｃは、出力電流ＩＯＵＴの変化量によって決まる。例えば、変化量ａは“Ｒ０×｜Ｉ０＋Ｉ２｜”であり、変化量ｂは“Ｒ０×｜Ｉ１−Ｉ０｜”であり、変化量ｃは“Ｒ０×｜Ｉ０｜”である。

【0050】

したがって、電流源Ｉ０〜Ｉ２の電流値を適宜調整すれば、ディジタル入力Ｄ０、Ｄ１に対して所望の非線形な出力電圧ＶＯＵＴを生成することが可能となる。

【0051】

ここで、一例として、光送信器１００において図６に示す伝達特性２００を有するＥＡ変調器を光変調器４として採用した場合を考える。この場合において、ＥＡ変調器の伝達特性に対応するように電流源Ｉ０〜Ｉ２の電流値を調整することにより、出力電圧ＶＯＵＴの変化量ａ，ｂ，ｃを図７に示すように設定する。

【0052】

これによれば、図７に示すように、ディジタル入力Ｄ０、Ｄ１の値を順次変化させたときのＥＡ変調器による光出力ＯＰＯＵＴの変化量を等しくすることが可能となる。

【0053】

別の一例として、光送信器１００において図８に示す伝達特性３００を有するＭＺ変調器を光変調器４として採用した場合を考える。この場合において、電流源Ｉ０〜Ｉ２の電流値を調整して出力電圧ＶＯＵＴの変化量ａ，ｂ，ｃを図９に示すように設定する。すなわち、伝達特性３００の非線形領域が対称な特性となっているので、ｃ＝ａとなるように設定する。

【0054】

これによれば、図９に示すように、ディジタル入力Ｄ０、Ｄ１の値を順次変化させたときのＭＺ変調器による光出力ＯＰＯＵＴの変化量を等しくすることができる。

【0055】

≪Ｄ／Ａ変換回路１の具体例２≫
図１０は、Ｄ／Ａ変換回路１の第２の回路構成例を示す図である。同図に示されるＤ／Ａ変換回路１＿２は、８値のＰＡＭ（ＰＡＭ８）に対応した回路構成を有する。

【0056】

具体的に、Ｄ／Ａ変換回路１＿２は、入力端子としてディジタル信号Ｄ０、Ｄ１、Ｄ２を夫々入力する３つの入力端子ＩＮ０〜ＩＮ２を有する。また、Ｄ／Ａ変換回路１＿２は、第１電流回路１１群として３つの電流回路１１０＿０〜１１０＿２と、第２電流回路１２群として４つの電流回路１２０＿０〜１２０＿３とを有する。更に、Ｄ／Ａ変換回路１＿２は、制御部１４として制御回路１４０＿０〜１４０＿２、１４１＿０〜１４１〜１４１＿３を有する。なお、Ｄ／Ａ変換回路１＿２において、Ｄ／Ａ変換回路１＿１と同様の構成要素には同一の符号を付してその詳細な説明を省略する。

【0057】

制御回路１４０＿２は、制御回路１４０＿０、１４０＿１と同様に、Ｄ型フリップフロップ回路（ＤＦＦ）から構成される。具体的に、制御回路１４０＿２は、入力端子ＩＮ２に入力されたディジタル信号Ｄ２を取り込み、取り込んだ信号の反転信号を制御信号ＣＮ２として出力する。

【0058】

制御回路１４１＿１は、ディジタル信号Ｄ０、Ｄ２の両方が第１論理レベル（ローレベル）であるときに、第２論理レベルの制御信号ＣＮ４を出力し、ディジタル信号Ｄ０、Ｄ１の何れか一方が第２論理レベルであるときに、第１論理レベルの制御信号ＣＮ４を出力する。

【0059】

また、制御回路１４１＿２は、ディジタル信号Ｄ１、Ｄ２の両方が第１論理レベルであるときに、第２論理レベルの制御信号ＣＮ５を出力し、ディジタル信号Ｄ１、Ｄ２の何れか一方が第２論理レベルであるときに、第１論理レベルの制御信号ＣＮ５を出力する。

【0060】

更に、制御回路１４１＿３は、ディジタル信号Ｄ０、ディジタル信号Ｄ１、およびディジタル信号Ｄ２の全てが第１論理レベルであるときに、第２論理レベルの制御信号ＣＮ６を出力し、ディジタル信号Ｄ０、ディジタル信号Ｄ１、およびディジタル信号Ｄ２の少なくとも一つが第２論理レベルであるときに、第１論理レベルの制御信号ＣＮ６を出力する。

【0061】

上記制御回路１４１＿１〜１４１＿３は、制御回路１４１＿０同様に、ＡＮＤ回路やＮＯＲ回路等によって実現することができる。

【0062】

電流回路１１０＿２は、電流回路１１０＿０、１１０＿１と同様の回路構成を有する。具体的に、電流回路１１０＿２は、制御信号ＣＮ２が第２論理レベルであるときにスイッチＳＷ２がオンし、制御信号ＣＮ２が第１論理レベルであるときにオフすることにより、電圧生成部１３に対する電流源Ｉ２の電流の供給と遮断が制御される。

【0063】

また、電流回路１２０＿１〜１２０＿３は、電流回路１２０＿０と同様の回路構成を有する。具体的に、電流回路１２０＿１〜１２０＿３は、対応する制御信号ＣＮ４〜ＣＮ６が第２論理レベル（ハイレベル）であるときに対応する各スイッチＳＷ４〜ＳＷ６がオンし、対応する制御信号ＣＮ４〜ＣＮ６が第１論理レベル（ローレベル）であるときにオフすることにより、電圧生成部１３に対する各電流源Ｉ４〜Ｉ６の電流の供給と遮断が制御される。

【0064】

図１１に、Ｄ／Ａ変換回路１＿２の入出力関係を示す。なお、同図において、Ｉ０〜Ｉ６は、電流源Ｉ０〜Ｉ６の電流値を表している。

【0065】

同図に示されるように、Ｄ／Ａ変換回路１＿２によれば、ディジタル入力Ｄ０、Ｄ１、Ｄ２を順次変化させることにより、駆動電圧ＶＯＵＴは前値のディジタル入力に対して変化量ａ〜ｇをもって順次変化していく。出力電流ＩＯＵＴは、ディジタル入力Ｄ０、Ｄ１を図１０のように順番に変化させることにより、“Ｉ０＋Ｉ１…＋Ｉ６”、“Ｉ１＋Ｉ２＋Ｉ５”、“Ｉ０＋Ｉ２＋Ｉ４”、“Ｉ２”、“Ｉ０＋Ｉ１＋Ｉ３”、“Ｉ１”、“Ｉ０”、“０（ゼロ）”の順に変化することから、駆動電圧ＶＯＵＴのａ〜ｇは、ＰＡＭ４用のＤ／Ａ変換回路１＿１と同様に、電流ＩＯＵＴの変化量によって決まる。

【0066】

したがって、電流源Ｉ０〜Ｉ６の電流値を適宜調整することにより、前述したＤ／Ａ変換回路１＿１と同様に、ディジタル入力Ｄ０、Ｄ１、Ｄ２に対して所望の非線形な出力電圧ＶＯＵＴを生成することが可能となる。すなわち、ディジタル入力Ｄ０、Ｄ１、Ｄ２の値を順次変化させたときの光変調器４による光出力ＯＰＯＵＴの変化量を等しくすることが可能となる。

【0067】

≪Ｄ／Ａ変換回路１の具体例３≫
図１２は、Ｄ／Ａ変換回路１の第３の回路構成例を示す図である。同図に示されるＤ／Ａ変換回路１＿３は、前述のＰＡＭ４に対応したＤ／Ａ変換回路１＿１と、出力電圧ＶＯＵＴを生成する電圧生成部の回路構成が異なる点で相違し、その他の点はＤ／Ａ変換回路１＿１と同様である。なお、Ｄ／Ａ変換回路１＿３において、Ｄ／Ａ変換回路１＿１と同様の構成要素には同一の符号を付し、その詳細な説明を省略する。

【0068】

具体的に、Ｄ／Ａ変換回路１＿３は、電圧生成部１３の代わりに電圧生成部２３を備える。電圧生成部２３は、Ｒ−２Ｒ型の抵抗ラダー回路から構成される。例えば、電圧生成部２３は、スイッチＳＷ０の一端が接続されるノードＮＤ０と電源ラインＶＣＣとの間に接続されたＲ１と、電源ラインＶＣＣと出力端子ＯＵＴとの間に接続された抵抗Ｒ２と、ノードＮＤ０と出力端子ＯＵＴとの間に接続された抵抗Ｒ３と、を含む。抵抗Ｒ１の抵抗値を“Ｒ”としたとき、抵抗Ｒ２の抵抗値は“２Ｒ”であり、抵抗Ｒ３の抵抗値は“Ｒ”である。

【0069】

これによれば、抵抗Ｒ１〜Ｒ３の値によって各電流源Ｉ０〜Ｉ２の電流値の重みづけを調整することができるので、各電流源Ｉ０〜Ｉ２の電流値のみによって出力電圧ＶＯＵＴの変化量ａ，ｂ，ｃを調整する場合に比べて、Ｄ／Ａ変換回路全体の消費電流を抑えることが可能となる。

【0070】

以上、具体的な回路構成例を示して説明したように、本発明に係るＤ／Ａ変換回路１によれば、電流回路１１０、１２０の夫々の電流値を適宜設定することにより、光変調器４の非線形な伝達特性に対応したＤ／Ａ変換の入出力特性を容易に実現することができる。

【0071】

また、本実施の形態において示した具体例１乃至３に係るＤ／Ａ変換回路１＿１〜１＿３（図３、図１０、および図１２参照）によれば、上述の特許文献１に記載のＤ／Ａ変換回路のような温度計コードを生成するためのデコーダ等が不要となるので、各電流回路１１０、１２０を制御するための制御回路１４の回路規模（論理演算素子の個数）を縮小することが可能となる。

【0072】

すなわち、本発明に係るＤ／Ａ変換回路１によれば、回路規模を抑えつつ、非線形な特性を精度よく実現することができる。これにより、図１のように本発明に係るＤ／Ａ変換回路１を光送信器に適用すれば、光変調器を精度よく制御することができるので、光出力の歪みを抑えつつ光出力の幅を拡大することができ、コストを抑えつつ、光送信器の高精度化を図ることが可能となる。

【0073】

以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0074】

例えば、Ｄ／Ａ変換回路１の具体例として４値のＰＡＭと８値のＰＡＭに対応した回路構成を例示したが、これに限られず、その他の変調方式に対応するように、Ｄ／Ａ変換回路１の回路構成を種々変更することが可能である。例えば、入力端子Ｄ０〜Ｄｎの個数に応じて、電流回路１１０、１２０や制御回路１４０、１４１の個数を調整すればよい。

【0075】

また、光送信器１００の光変調器４として、ＭＺ変調器とＥＡ変調器を例示したが、これに限られず、その他の変調器も適用することができる。この場合、適用した変調器の伝達特性に対応するように、電流回路１１０、１２０を構成する夫々の電流源の電流値を調整すればよい。

【0076】

また、図１２において、Ｒ−２Ｒ型の抵抗ラダー回路をＰＡＭ４用のＤ／Ａ変換回路に適用する場合を例示したが、これに限られず、図１０に示したＰＡＭ８用のＤ／Ａ変換回路１＿２の電圧生成部にＲ−２Ｒ型の抵抗ラダー回路を適用することも可能である。これによれば、Ｄ／Ａ変換回路１＿２全体の消費電流を低減することが可能となる。

【符号の説明】

【0077】

１００…光送信器、１…Ｄ／Ａ変換回路、２…ディジタル信号処理装置、３…発光部、４…光変調器、Ｄ０〜Ｄｎ…ディジタル信号、ＶＩＮ…送信すべき信号（電気信号）、ＩＮ０〜ＩＮｎ…入力端子、ＩＯＵＴ…出力電流、ＶＯＵＴ…出力電圧（駆動電圧）、１１…第１電流回路群、１２…第２電流回路群、ＶＣＣ…電源電圧、電源ライン、１３、２３…電圧発生部、１４…制御部、１１０＿０〜１１０＿ｎ、１２０＿０〜１２０＿ｍ…電流回路、ＳＷ０〜ＳＷ６…スイッチ、Ｉ０〜Ｉ６…電流源、１４０＿０〜１４０＿２、１４１＿０〜１４１＿３…制御回路、Ｒ０〜Ｒ３…抵抗。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】