特許第6245702号(P6245702)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧
特許6245702注入同期発振器及び注入同期信号出力方法
<>
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000002
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000003
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000004
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000005
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000006
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000007
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000008
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000009
  • 特許6245702-注入同期発振器及び注入同期信号出力方法 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6245702
(24)【登録日】2017年11月24日
(45)【発行日】2017年12月13日
(54)【発明の名称】注入同期発振器及び注入同期信号出力方法
(51)【国際特許分類】
   H03L 7/24 20060101AFI20171204BHJP
   H03K 3/03 20060101ALI20171204BHJP
【FI】
   H03L7/24
   H03K3/03
【請求項の数】4
【全頁数】13
(21)【出願番号】特願2014-102817(P2014-102817)
(22)【出願日】2014年5月16日
(65)【公開番号】特開2015-220614(P2015-220614A)
(43)【公開日】2015年12月7日
【審査請求日】2016年7月27日
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(73)【特許権者】
【識別番号】504145342
【氏名又は名称】国立大学法人九州大学
(74)【代理人】
【識別番号】110001634
【氏名又は名称】特許業務法人 志賀国際特許事務所
(72)【発明者】
【氏名】加保 貴奈
(72)【発明者】
【氏名】芝 宏礼
(72)【発明者】
【氏名】中川 匡夫
(72)【発明者】
【氏名】ポカレル ラメシュ クマール
【審査官】 麻川 倫広
(56)【参考文献】
【文献】 特開2011−160276(JP,A)
【文献】 特開2011−199590(JP,A)
【文献】 特開2000−252797(JP,A)
【文献】 特開2006−211064(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03K3/00−3/36
H03L1/00−9/00
(57)【特許請求の範囲】
【請求項1】
N個(Nは2以上の偶数)のインバータと、
出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、
前記インバータの出力端子の各々にドレイン端子が接続され、ソース端子が接地された複数のトランジスタと、
前記複数のトランジスタのゲート端子のうち1つ又は複数に注入同期信号を出力する注入同期用信号源と、
を有し、
前記注入同期用信号源が接続されない前記トランジスタのゲート端子は接地され、
前記複数のトランジスタのドレイン・ソース間容量値は略同一であり、
前記トランジスタのゲート端子の各々は補助用インバータSのボディ端子に接続されることを特徴とする注入同期発振器。
【請求項2】
N個(Nは2以上の偶数)のインバータと、
出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、
前記補助用インバータSの内部トランジスタのボディ端子のうち1つ又は複数に接続され、注入同期信号を前記ボディ端子に出力する注入同期用信号源と、
を有し、
前記注入同期用信号源が接続されないボディ端子はソース端子に接続されることを特徴とする注入同期発振器。
【請求項3】
N個(Nは2以上の偶数)のインバータと、
出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、
を備えるリング型発振器に注入同期信号を出力する方法であって、
注入同期用信号源が、前記インバータの出力端子の各々にドレイン端子が接続され、ソース端子が接地された略同一のドレイン・ソース間容量値を有する複数のトランジスタのゲート端子のうち1つ又は複数に注入同期信号を出力する過程
を含み、
前記トランジスタのゲート端子の各々は補助用インバータSのボディ端子に接続されることを特徴とする
注入同期信号出力方法。
【請求項4】
N個(Nは2以上の偶数)のインバータと、
出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、
を備えるリング型発振器に注入同期信号を出力する方法であって、
注入同期用信号源が、前記補助用インバータSの内部トランジスタのボディ端子のうち1つ又は複数に注入同期信号を出力する過程
を含む注入同期信号出力方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、無線通信等に用いられる高周波信号を生成する技術及び複数の無線帯域において高精度に高周波信号を得ることが可能な注入同期発振器に関する。
【背景技術】
【0002】
近年、無線通信システムの多様化により、広い周波数範囲に対応した信号発生器が求められている。かつ、無線通信システムの高速化に伴い、無線変調信号の多値化が進み、高周波信号を高精度に得るための回路が用いられている。
例えば、広い周波数範囲で発振周波数を変更できる高周波信号発生器として、図8に示すようなリング型発振器が使用されている(非特許文献1参照)。リング型発振器は、インダクタなどの共振回路が不要であり、回路面積を小型にできるというメリットがある。しかし、位相雑音は他の発振器に比べると高いという課題がある。
【0003】
位相雑音を低減し、高精度の高周波信号を生成する方法として、発振器に位相同期回路(PLL:Phase Locked Loop)を付加する方法が提案されている(非特許文献2参照)。ただし、この位相同期回路において、ループフィルタを集積回路内に内蔵する場合、キャパシタ部分の面積が大きくなり、回路面積の小型化が困難な場合がある。また、アナログ回路を用いず、ディジタル回路でフィルタを構成するオールディジタル位相同期回路(非特許文献3参照)も提案されているが、こちらもディジタル回路部やディジタル制御される発振器の面積が大きくなり、回路面積の小型化が困難な場合がある。
【0004】
このような課題を解決するために、図9に示すようなリング型発振器に注入同期を行う注入同期発振器が提案されている(非特許文献4参照)。非特許文献4に記載の注入同期発振器は、注入同期信号をリング型発振器に注入することで、リング型発振器の発振周波数を注入同期信号の周波数の整数倍に正確に固定する(インジェクションロック)ため、位相雑音を減らすことができる。このため、ループフィルタが不要となり回路面積を小型化することができる。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】橋村亮介、外5名、「負性抵抗を利用した低位相雑音、広周波数可変範囲をもつ4位相出力15ビットディジタル制御リング型発振器の開発」、電子情報通信学会論文誌 A Vol.J96-A、Vo.6、pp.370-376、June、2013.
【非特許文献2】Yu Song、et.al、“A High-Performance PLL With a Low-Power Active Switched-Capacitor Loop Filter”、IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II: EXPRESS BRIEFS、VOL.58、NO.9、SEPTEMBER 2011.
【非特許文献3】Takashi Tokairin、et.al、“A 2.1-to-2.8-GHz Low-Phase-Noise All-Digital Frequency Synthesizer With a Time-Windowed Time-to-Digital Converter” IEEE JOURNAL OF SOLID-STATE CIRCUITS、VOL.45、NO.12、DECEMBER 2010.
【非特許文献4】Kyoya TAKANO、et.al、“4.8GHz CMOS Frequency Multiplier with Subharmonic Pulse-Injection Locking”、IEEE Asian Solid-State Circuits Conference、Nov.2007.
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上述した注入同期発振器において、注入同期信号を入力するためにトランジスタを付加すると、そのトランジスタの寄生容量により出力信号の遅延量が変化してしまう。特に複数の位相差で信号を出力する直交電圧制御発振器などにおいて出力信号間の位相誤差が増加するという課題があった。
【0007】
本発明はこのような事情に鑑みてなされたもので、複数の位相出力を得る際に生じる位相誤差を低減できる注入同期発振器及び注入同期信号出力方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の一態様は、N個(Nは2以上の偶数)のインバータと、出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、前記インバータの出力端子の各々にドレイン端子が接続され、ソース端子が接地された複数のトランジスタと、前記複数のトランジスタのゲート端子のうち1つ又は複数に接続され、注入同期信号を前記ゲート端子に出力する注入同期用信号源と、を有し、前記注入同期用信号源が接続されない前記トランジスタのゲート端子は接地され、前記複数のトランジスタのドレイン・ソース間容量値は略同一であることを特徴とする注入同期発振器である。
【0009】
また、本発明の一態様は、上述した注入同期発振器であって、前記トランジスタのゲート端子の各々は補助インバータSのボディ端子に接続される。
【0010】
また、本発明の一態様は、N個(Nは2以上の偶数)のインバータと、出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、前記補助用インバータSの内部トランジスタのボディ端子のうち1つ又は複数に接続され、注入同期信号を前記ボディ端子に出力する注入同期用信号源と、を有し、前記注入同期用信号源が接続されないボディ端子はソース端子に接続されることを特徴とする注入同期発振器である。
【0011】
また、本発明の一態様は、N個(Nは2以上の偶数)のインバータと、出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、を備えるリング型発振器に注入同期信号を出力する方法であって、注入同期用信号源が、前記インバータの出力端子の各々にドレイン端子が接続され、ソース端子が接地された略同一のドレイン・ソース間容量値を有する複数のトランジスタのゲート端子のうち1つ又は複数に注入同期信号を出力する過程を含む注入同期信号出力方法である。
【0012】
また、本発明の一態様は、N個(Nは2以上の偶数)のインバータと、出力端子が接続点A(Mは1からN以下の任意の整数)に接続され、入力端子が出力A(N/2+M)(1≦M≦N/2の場合)または出力A(−N/2+M)(N/2<M≦Nの場合)に接続されたN個の補助用インバータSと、を備えるリング型発振器に注入同期信号を出力する方法であって、注入同期用信号源が、前記補助用インバータSの内部トランジスタのボディ端子のうち1つ又は複数に注入同期信号を出力する過程を含む注入同期信号出力方法である。
【発明の効果】
【0013】
以上説明したように、本発明によれば、複数の位相出力を得る際に生じる位相誤差を低減できる注入同期発振器及び注入同期信号出力方法を提供することができる。
【図面の簡単な説明】
【0014】
図1】本発明の第1実施形態における注入同期発振器100の構成を示すブロック図である。
図2】本発明の第2実施形態における注入同期発振器100Aの構成を示すブロック図である。
図3】本発明の第3実施形態における注入同期発振器100Bの構成を示すブロック図である。
図4】注入同期信号を入力する構成として3つの構成を示す図である。
図5】本実施形態による注入同期信号の入力電力に対する出力電力を出力インピーダンスが500Ωとして計算した結果を示す図である。
図6】本実施形態による注入同期信号の入力電力に対する出力電力を出力インピーダンスが50Ωとして計算した結果を示す図である。
図7】本発明の第3実施形態の変形例を示す図である。
図8】従来のリング型発振器の構成例を示す図である。
図9】従来のリング型発振器を用いた注入同期発振器の構成例を示す図である。
【発明を実施するための形態】
【0015】
以下に、実施形態における注入同期発振器を、図面を用いて説明する。
(第1実施形態)
以下、第1実施形態における注入同期発振器について、図面を用いて説明する。
図1は、本発明の第1実施形態における注入同期発振器100の構成を示すブロック図である。
【0016】
図1に示すように、注入同期発振器100は、リング型発振器と注入部とを備えている。
リング型発振器は、異なる位相出力を持つ複数の出力信号を得る発振器である。リング型発振器は、N個のインバータI(I、I〜I)と、N個の補助用インバータS(S、S〜S)を備えている。なお、Nは2以上の偶数である。
【0017】
補助用インバータSの出力端子は、インバータIとインバータIM+1との間、すなわち接続点Aに接続されている。なお、Mは1からN以下の任意の整数である。Mが1以上且つN/2以下である場合(1≦M≦N/2)、補助用インバータSの入力端子は、接続点A(N/2+M)に接続されている。一方、MがN/2より大きく且つN以下である場合(N/2<M≦Nの場合)、補助用インバータSの入力端子は、接続点A(−N/2+M)に接続されている。
【0018】
注入部は、N個のトランジスタT(T、T〜T)と注入同期用信号源101とを備えている。
トランジスタTのドレイン端子は、接続点Aに接続されている。例えば、トランジスタTのドレイン端子は、接続点Aに接続される。また、トランジスタTのドレイン端子は、接続点Aに接続される。すなわち、トランジスタTからTのドレイン端子の各々は、接続点AからAの各々に接続されている。
【0019】
トランジスタTのソース端子は接地されている。注入同期用信号源101は、トランジスタTからTのゲート端子のうちの1つ、又は複数に接続されている。注入同期用信号源101が接続されないトランジスタTのゲート端子は接地されている。トランジスタTは、ドレイン・ソース間容量値が略同一であるNMOSトランジスタである。トランジスタTは、例えばFET(Field effect transistor:電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)でもよい。
注入同期用信号源101は、注入同期信号を出力する信号原である。注入同期信号(入力信号)は、例えば周波数finの正弦波でもよいし、パルス信号でもよい。
【0020】
次に、本実施形態における注入同期発振器100の動作原理について説明する。
注入同期発振器100の自励発振周波数は、入力される注入同期信号の周波数finのおよそ整数倍になるように設定されている。そして、この入力される注入同期信号は、例えば正弦波で注入同期発振器100に供給される。
【0021】
注入同期信号をトランジスタTのゲート端子に出力すると、トランジスタTは、その注入同期信号の周波数finに応じてON−OFF動作を繰り返す。よって、トランジスタTの導通状態の変化に基づき、リング型発振器のフィードバック量が変化する。その結果、周波数finがリング型発振器に注入される。これより、リング型発振器の発振周波数は、周波数finに同期する、すなわち注入同期信号の整数倍の周波数を発振することができる。
【0022】
上述したように、注入同期発振器100は、リング型発振器と注入部とを有する。リング型発振器は、メインループとなるN個のインバータIとN個の補助用インバータSとを有する構成である。これらの構成は、偶数個のN個のインバータIを用いる場合でも安定的に所望の周波数の出力信号を得る構成であり、複数の位相出力を得ることができる。また、リング型発振器に注入同期を行う注入部は、N個のトランジスタTと注入同期用信号源101とを備えている。1個の注入同期用トランジスタTは、接続点Aに接続され、ゲート端子に注入同期用信号源101からの注入同期信号を入力する。また、注入同期信号を入力するトランジスタTと同程度の寄生容量値を持つトランジスタT〜T(ダミートランジスタ)の各々を接続点A〜Aの各々に接続する。これにより、トランジスタTを付加することで、そのトランジスタTの寄生容量により一部の回路の遅延量に誤差が生じる場合に、ダミートランジスタで回路の遅延量を調節することができる。よって、位相出力の誤差を低減することができる。すなわち、異なる位相出力を持つ複数の出力信号を得るリング型発振器において、注入同期を行うことで低位相雑音を実現し、かつ、注入同期信号を入力するトランジスタTと同程度の寄生容量を有するダミートランジスタの採用により出力信号の位相誤差を低減できる。
【0023】
(第2実施形態)
以下、第2実施形態における注入同期発振器について、図面を用いて説明する。
図2は、本発明の第2実施形態における注入同期発振器100Aの構成を示すブロック図である。なお、第1実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【0024】
図2に示すように、注入同期発振器100Aは、リング型発振器と注入同期用信号源101を備えている。リング型発振器は、異なる位相出力を持つ複数の出力信号を得る発振器である。リング型発振器は、N個のインバータI(I、I〜I)と、N個の補助用インバータS(S、S〜S)を備えている。なお、Nは2以上の偶数である。
【0025】
補助用インバータSの出力端子は、インバータIとインバータIM+1との間、すなわち接続点Aに接続されている。Mが1以上且つN/2以下である場合(1≦M≦N/2)、補助用インバータSの入力端子は、接続点A(N/2+M)に接続されている。一方、MがN/2より大きく且つN以下である場合(N/2<M≦Nの場合)、接続点A(−N/2+M)に接続されている。
【0026】
補助用インバータSは、PMOSトランジスタとNMOSトランジスタとの内部トランジスタを有する。そして、内部トランジスタであるPMOSトランジスタとNMOSトランジスタとのゲート端子同士およびドレイン端子同士が接続されている。また、内部トランジスタのPMOSトランジスタは、ボディ端子とソース端子が不図示の電源に接続されている。また、内部トランジスタのNMOSトランジスタはボディ端子が注入同期用信号源101に接続され、ソース端子が接地されている。
【0027】
注入同期用信号源101は、補助用インバータS各々の内部トランジスタであるNMOSトランジスタのボディ端子のうちの1つ、又は複数に接続されている。また、注入同期用信号源が接続されない補助用インバータSの内部トランジスタであるNMOSトランジスタのボディ端子は、ソース端子に接続される。
【0028】
次に、本実施形態における注入同期発振器100Aの動作原理について説明する。
注入同期発振器100Aの自励発振周波数は、入力される注入同期信号の周波数finのおよそ整数倍になるように設定されている。そして、この入力される注入同期信号は、例えば正弦波で注入同期発振器100Aに供給される。
【0029】
注入同期用信号源101は、注入同期信号を補助用インバータSの内部トランジスタであるNMOSトランジスタのボディ端子に出力する。NMOSトランジスタの特性上、補助用インバータSのNMOSトランジスタのボディ端子の電圧が注入同期信号に応じて変化すると、このNMOSトランジスタのドレイン電流がボディ端子の電圧に応じて変化する傾向を示す。具体的には、注入同期信号の信号レベルが上昇すると、NMOSトランジスタのゲート・ソース間電圧のしきい値電圧が低下し、その結果、このNMOSトランジスタのドレイン電流が増加する。従って、上述の第1実施形態の注入同期用トランジスタTを備えた場合と同様の効果を得ることができる。よって、注入同期信号の周波数finに応じてNMOSトランジスタのON−OFF動作を繰り返す。これより、NMOSトランジスタの導通状態の変化に基づき、リング型発振器のフィードバック量が変化する。その結果、周波数finが注入同期発振器100に注入され、リング型発振器の発振周波数は、周波数finに同期する、すなわち注入同期信号の整数倍の周波数を発振することができる。
【0030】
上述したように、注入同期発振器100Aは、リング型発振器と注入同期用信号源101を有する。リング型発振器は、メインループとなるN個のインバータIとN個の補助用インバータSとを有する構成である。また、注入同期用信号源101は、補助用インバータSの内部のトランジスタのボディ端子に接続され、そのボディ端子に注入同期信号を入力する。これにより、上述した注入同期信号を入力するトランジスタTを削減できるため、トランジスタTを付加することにより一部の回路の遅延量に誤差が生じることがなくなり、位相誤差を低減することができる。また、注入同期発振器100Aは、トランジスタT及びダミートランジスタを使用しないため、第1実施形態よりも回路規模を縮小することができる。また、注入同期発振器100Aは、ボディ端子から注入同期信号を入力するため、同期が得られた場合、注入同期信号の整数倍波のスプリアスを低減することができる。
【0031】
(第3実施形態)
以下、第3実施形態における注入同期発振器について、図面を用いて説明する。
第3実施形態は、上述の第1実施形態と第2実施形態との組み合わせに相当する。
図3は、本発明の第3実施形態における注入同期発振器100Bの構成を示すブロック図である。なお、第1実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【0032】
図3に示すように、注入同期発振器100Bは、リング型発振器と注入部とを備えている。リング型発振器は、異なる位相出力を持つ複数の出力信号を得る発振器である。リング型発振器は、N個のインバータI(I、I〜I)と、N個の補助用インバータS(S、S〜S)を備えている。
【0033】
補助用インバータSの出力端子は、インバータIとインバータIM+1との間、すなわち接続点Aに接続されている。なお、Mは1からN以下の任意の整数である。Mが1以上且つN/2以下である場合(1≦M≦N/2)、補助用インバータSの入力端子は、接続点A(N/2+M)に接続されている。一方、MがN/2より大きく且つN以下である場合(N/2<M≦Nの場合)、接続点A(−N/2+M)に接続されている。
【0034】
注入部は、N個のトランジスタT(T、T〜T)と注入同期用信号源101とを備えている。
トランジスタTのドレイン端子は、接続点Aに接続されている。例えば、トランジスタTのドレイン端子は、接続点Aに接続される。また、トランジスタTのドレイン端子は、接続点Aに接続される。すなわち、トランジスタTからTのドレイン端子の各々は、接続点AからAの各々に接続されている。
【0035】
トランジスタT各々のソース端子は接地されている。トランジスタTのゲート端子は、補助インバータSの内部トランジスタであるNMOSトランジスタのボディ端子に接続されている。例えば、トランジスタTのゲート端子は、補助インバータSの内部トランジスタであるNMOSトランジスタのボディ端子に接続される。また、トランジスタTのゲート端子は、補助インバータSの内部トランジスタであるNMOSトランジスタのボディ端子に接続される。すなわち、トランジスタTからTのゲート端子の各々は、補助インバータSからSのNMOSトランジスタの各々に接続されている。
【0036】
注入同期用信号源101は、トランジスタTからTのゲート端子のうちの1つ、又は複数に接続されている。注入同期用信号源101が接続されないトランジスタTのゲート端子は接地されている。トランジスタTは、ドレイン・ソース間容量値が略同一である。
【0037】
次に、本実施形態における注入同期発振器100Bの動作原理について説明する。
注入同期発振器100Bの自励発振周波数は、入力される注入同期信号の周波数finのおよそ整数倍になるように設定されている。そして、この入力される注入同期信号は、例えば正弦波で注入同期発振器100Bに供給される。
【0038】
注入同期用信号源101は、補助用インバータSの内部トランジスタであるNMOSトランジスタのボディ端子とトランジスタTのゲート端子とに注入同期信号を同時に出力する。NMOSトランジスタの特性上、補助用インバータSのNMOSトランジスタのボディ端子の電圧が注入同期信号に応じて変化すると、このNMOSトランジスタのドレイン電流がボディ端子の電圧に応じて変化する傾向を示す。具体的には、注入同期信号の信号レベルが上昇すると、NMOSトランジスタのゲート・ソース間電圧のしきい値電圧が低下し、その結果、このNMOSトランジスタのドレイン電流が増加する。従って、上述の第1実施形態の注入同期用トランジスタTを備えた場合と同様の効果を得ることができる。よって、注入同期信号の周波数finに応じてNMOSトランジスタのON−OFF動作を繰り返す。また、注入同期信号をトランジスタTのゲート端子に出力すると、トランジスタTは、その注入同期信号の周波数finに応じてON−OFF動作を繰り返す。よって、NMOSトランジスタの導通状態及びトランジスタTの導通状態の変化に基づき、リング型発振器のフィードバック量が変化する。その結果、周波数finがリング型発振器に注入される。よって、リング型発振器の発振周波数は、周波数finに同期する、すなわちリング型発振器の整数倍の周波数を発振することができる。
【0039】
次に、上述した実施形態の注入同期発振器100、100A、100Bにおいて、注入同期信号の入力電力に対する感度がどう変わるかの一例を示す。図4は、上述した実施形態における注入同期信号の入力構成の回路図を示す。図4(a)は、第1実施形態の注入同期発振器100の注入同期信号の入力構成の回路図である。図4(b)は、第2実施形態の注入同期発振器100Aの注入同期信号の入力構成の回路図である。図4(c)は、第3実施形態の注入同期発振器100Bの注入同期信号の入力構成の回路図である。
【0040】
図4(a)に示すように、第1実施形態における注入同期信号の入力構成は、発振器を構成するインバータの内部トランジスタとは別に、注入同期信号入力用にトランジスタTを付加する。そして、そのトランジスタTのゲート端子に注入同期信号を入力する構成である。図4(b)に示すように、第2実施形態における注入同期信号の入力構成は、発振器を構成するインバータの内部トランジスタ(NMOSトランジスタ)のボディ端子に注入同期信号を入力する構成である。図4(c)に示すように、第3実施形態における注入同期信号の入力構成は、発振器を構成するインバータの内部トランジスタ(NMOSトランジスタ)のボディ端子と、注入同期信号入力用に付加したトランジスタTのゲート端子の両方に、注入同期信号を入力する構成である。
【0041】
図5は、上記の3つの入力構成の各々について、注入同期信号の入力電力に対する注入同期信号の出力電力のシミュレーション結果を示す。図5に示すように、縦軸が注入同期用信号の出力電力(dBm)を示し、横軸が注入同期用信号の入力電力(dBm)を示す。なお、注入同期用信号の出力インピーダンスが500Ωとしてシミュレーションを行った。
【0042】
注入同期信号の入力電力が小さい場合、第2実施形態と第3実施形態との注入同期発振器は、第1実施形態の注入同期発振器よりも出力電力が大きい。すなわち、ボディ端子に入力した注入同期信号の寄与が大きいことが分かる。一方、注入同期信号の入力電力が大きい場合、第1実施形態の注入同期発振器100は、第2実施形態と第3実施形態の注入同期発振器よりも出力電力が大きい。すなわち、ゲート端子から入力した注入同期信号の寄与が大きくなることが分かる。
また、第3実施形態の注入同期発振器100B、すなわちボディ端子とゲート端子の両方に注入同期信号を入力する場合では、第1実施形態と第2実施形態の注入同期発振器の特性を合成した特性に近くなっており、より広いダイナミックレンジの入力信号に対応することができる。
【0043】
図6は、注入同期用信号の出力インピーダンスが50Ωでの注入同期信号の出力電力のシミュレーション結果を示す。図6に示すシミュレーション結果は、図5に示シミュレーション結果と同様の結果を示す。すなわち、注入同期用信号の出力インピーダンスが500Ω又は50Ωのどちらの場合においても、第1実施形態及び第2実施形態と比べて、第3実施形態の注入同期発振器100Bは、入力感度が向上している。
【0044】
このように、第3実施形態の注入同期発振器100Bは、注入同期信号入力用のトランジスタTのゲート幅が小さい場合、弱い電力の注入同期信号の注入時では内部トランジスタのボディ端子からの入力が大きく寄与し、強い電力の注入同期信号の注入時ではゲート端子からの入力が大きく寄与するため、注入同期信号に対する感度を向上させることができる、すなわち効率良く電力を入力することができる。また、小さなゲート幅のトランジスタは寄生容量も小さいため、より高い周波数まで発振させることができるというメリットがある。
【0045】
また、上述したように、注入同期信号に対する入力感度の向上により、注入同期信号電力による周波数のロッキング範囲が向上する可能性がある他、注入同期信号電力の変化に対して緩やかに変化する特性となるためスプリアス成分の電力の調整が容易である。
【0046】
上述したように、注入同期発振器100Bは、リング型発振器と注入部とを有する。リング型発振器は、メインループとなるN個のインバータIとN個の補助用インバータSとを有する構成である。これらの構成は、偶数個のN個のインバータIを用いる場合でも安定的に所望の周波数の出力信号を得る構成であり、複数の位相出力を得ることができる。また、リング型発振器に注入同期を行う注入部は、N個のトランジスタTと注入同期用信号源101とを備えている。1個の注入同期用トランジスタTは、接続点Aに接続され、ゲート端子に注入同期用信号源101からの注入同期信号を入力する。また、注入同期信号を入力するトランジスタTと同程度の寄生容量値を持つトランジスタT〜T(ダミートランジスタ)の各々を接続点A〜Aの各々に接続する。これにより、トランジスタTを付加することで、そのトランジスタTの寄生容量により一部の回路の遅延量に誤差が生じる場合に、ダミートランジスタで回路の遅延量を調節することができる。よって、位相出力の誤差を低減することができる。すなわち、異なる位相出力を持つ複数の出力信号を得るリング型発振器において、注入同期を行うことで低位相雑音を実現し、かつ、注入同期信号を入力するトランジスタTと同程度の寄生容量を有するダミートランジスタの採用により出力信号の位相誤差を低減できる。
【0047】
また、注入同期発振器100Bは、トランジスタTのゲート端子と補助用インバータSの内部のトランジスタのボディ端子とが接続され、そのボディ端子に注入同期信号を入力する。すなわち、インバータの内部トランジスタのボディ端子とトランジスタTのゲート端子に同時に注入同期信号を入力する。これより、注入同期信号の入力電力に対する感度を向上させることができる。特に、小さな電力の注入同期信号を使う場合の感度を改善できる。また、小さなゲート幅のトランジスタを注入同期信号入力用として用いることができる。小さなゲート幅のトランジスタは寄生容量も小さいため、より高い周波数まで発振できる。これにより、大きなゲート幅のトランジスタを用いる必要がないため、寄生容量が大きく、高い周波数帯域での発振が難しいというトレードオフを解消することができる。
【0048】
以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。
図7は、本発明の第3実施形態における変形例である。第3の実施形態では、リング型発振器は、N個のインバータIとN個の補助用インバータSインバータから構成されているが、図7に示すように、複数のトランジスタで構成されてもよい。
【0049】
また、第2実施形態及び第3の実施形態において、補助用インバータSのNMOSトランジスタのボディ端子から注入同期信号を入力したが、これに限定されない。例えば、補助用インバータSのPMOSトランジスタのボディ端子に注入同期用信号源101を接続し、注入同期信号をそのPMOSトランジスタのボディ端子に出力するようにしてもよい。
【0050】
また、第1実施形態及び第3実施形態において、トランジスタTは、NMOSトランジスタとしたが、これに限定されない。例えば、トランジスタTは、PMOSトランジスタでもよい。
【符号の説明】
【0051】
、I〜Iインバータ
、S〜S 補助用インバータ
、T〜T トランジスタ
101 注入同期用信号源
図1
図2
図3
図4
図5
図6
図7
図8
図9