特許 6245723 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6245723

(24)【登録日】2017年11月24日

(45)【発行日】2017年12月13日

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/12 20060101AFI20171204BHJP

   H01L 29/78 20060101ALI20171204BHJP

   H01L 21/336 20060101ALI20171204BHJP

   H01L 21/28 20060101ALI20171204BHJP

   H01L 29/423 20060101ALI20171204BHJP

   H01L 29/49 20060101ALI20171204BHJP

   H01L 21/283 20060101ALI20171204BHJP

【ＦＩ】

   H01L29/78 652T

   H01L29/78 652K

   H01L29/78 658F

   H01L29/78 658J

   H01L21/28 E

   H01L21/28 301B

   H01L29/58 G

   H01L21/283 B

   H01L21/28 301A

   H01L21/28 301S

【請求項の数】5

【全頁数】10

(21)【出願番号】特願2012-104225(P2012-104225)

(22)【出願日】2012年4月27日

(65)【公開番号】特開2013-232558(P2013-232558A)

(43)【公開日】2013年11月14日

【審査請求日】2015年3月19日

【前置審査】

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】仲俣 伸一

(72)【発明者】

【氏名】福田 憲司

(72)【発明者】

【氏名】大瀬 直之

【審査官】 棚田 一也

(56)【参考文献】

【文献】 特開平０６−０６９１９２（ＪＰ，Ａ）

【文献】 特開平０７−０３７８８６（ＪＰ，Ａ）

【文献】 特開２００５−２２３２２８（ＪＰ，Ａ）

【文献】 特開２００２−２２２９４７（ＪＰ，Ａ）

【文献】 特開２００２−０４３３１４（ＪＰ，Ａ）

【文献】 特開２００６−３３２２１１（ＪＰ，Ａ）

【文献】 特開２００７−０９６２６３（ＪＰ，Ａ）

【文献】 特開２００２−０７６３４２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／２８３

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／４２３

Ｈ０１Ｌ ２９／４９

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

炭化珪素半導体からなる基板を用いた炭化珪素半導体装置の製造方法において、
前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する際、当該ゲート電極の端面にテーパーを形成する工程と、
前記ゲート電極上に層間絶縁膜を形成する工程と、
８５０℃以下の範囲の温度によって熱処理する工程と、
前記層間絶縁膜上にコンタクト用の電極を形成する工程と、
を含み、
前記層間絶縁膜を形成する工程は、
前記層間絶縁膜の膜中のボロン濃度が０．５ｗｔ％以下であることを特徴とする炭化珪素半導体装置の製造方法。

【請求項2】

前記ゲート電極を形成する工程は、
ＣＶＤ法を用いて製膜し、当該製膜時に連続的または段階的に原料ガスの不純物濃度を変化させた後、等方性エッチングにより形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。

【請求項3】

前記ゲート電極を形成する工程は、
前記ゲート電極の表面側の不純物濃度が次第に高濃度になるような濃度勾配を有することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。

【請求項4】

前記ゲート電極を形成する工程は、
前記不純物濃度の濃度勾配を、原料ガスの流量を変化させる制御により得ることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。

【請求項5】

前記層間絶縁膜を熱処理する工程は、
水素を含む雰囲気で実施することを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置の製造方法に関する。特に、ゲート電極を良好に被覆できる炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

デバイスの製造過程において、ゲート電極等の電極表面の凹凸が多いと、この電極上に形成する層間絶縁膜（配線層間膜）は、電極の端部（段差部）における被覆性が悪化すると、配線層が断線したり、配線層間の絶縁不良により配線同士の短絡が発生する。このような状態になると、歩留まりが低下したり、長期間の使用に対する信頼性が保証できなくなる。

【0003】

この問題を改善するために、層間絶縁膜として、高温での熱処理により平坦化が可能なホウ素リンシリケートガラス（Ｂｏｒｏ−ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ；ＢＰＳＧ）膜などが利用される。このような熱特性（リフロー性）を有する層間絶縁膜を用いることにより、下地である電極に凹凸が生じた場合でも良好な被覆性を維持でき、断線などによる不良を低減することができる。

【0004】

また、ゲート酸化膜形成時の雰囲気および温度制御により、炭化珪素（ＳｉＣ）基板に形成されたチャネル領域と、ゲート絶縁膜の界面にダングリングボンドをＨもしくはＯＨの元素で終端させ、高いチャネル移動度を得る技術が提案されている（たとえば下記特許文献１参照。）。この特許文献１には、ＳｉＣ基板を用いたデバイスについて、Ｓｉ基板を用いたデバイスと同様に、リフロー性を有する層間絶縁膜を利用し、熱処理を加える技術が記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００７−９６２６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし、発明者らの研究によると、ＳｉＣ基板を用いたデバイスの場合は、ゲート絶縁膜の形成後に、層間絶縁膜形成時のリフロー処理の温度により、チャネル移動度の低下、あるいは層間絶縁膜のカバレッジに問題が生じた。たとえば、層間絶縁膜による電極の被覆性（カバレッジ）を改善するためには、リフロー処理工程を８００℃以上の高温で実施しなければならない。この場合には、ＳｉＣ／ＳｉＯ₂界面の欠陥準位が増大し、作成したＭＯＳＦＥＴのチャネル移動度が低下してしまう。

【0007】

このため、層間絶縁膜の形成時のリフロー処理は、比較的低温、たとえば、８５０℃以下で実施したい要望がある。しかしながら、カバレッジの良い層間絶縁膜として使用されるＢＰＳＧ膜では、このような８５０℃程度の低温では平坦化せず、電極に対するカバレッジが良好に行えないという問題が生じる。

【0008】

本発明は、上記課題に鑑み、電極を良好に被覆できる層間絶縁膜を形成できる炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、本発明の炭化珪素半導体装置の製造方法は、炭化珪素半導体からなる基板を用いた炭化珪素半導体装置の製造方法において、前記基板上にゲート酸化膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する際、当該ゲート電極の端面にテーパーを形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記基板と前記ゲート絶縁膜との界面での前記基板の伝導帯端から０．２ｅＶ低いエネルギー準位における界面準位密度が６．５×１０¹¹／ｃｍ²／ｅＶ以下となるように、前記層間絶縁膜を７００℃以上、８５０℃以下の範囲の温度によって熱処理する工程と、前記層間絶縁膜上にコンタクト用の電極を形成する工程と、を含むことを特徴とする。

【0010】

また、前記ゲート電極を形成する工程は、ＣＶＤ法を用いて製膜し、当該製膜時に連続的または段階的に原料ガスの不純物濃度を変化させた後、等方性エッチングにより形成することを特徴とする。

【0011】

また、前記ゲート電極を形成する工程は、前記ゲート電極の表面側の不純物濃度が次第に高濃度になるような濃度勾配を有することを特徴とする。

【0012】

また、前記ゲート電極を形成する工程は、前記不純物濃度の濃度勾配を、原料ガスの流量を変化させる制御により得ることを特徴とする。

【0013】

また、前記層間絶縁膜を形成する工程は、前記層間絶縁膜の膜中のボロン濃度が０．５ｗｔ％以下であることを特徴とする。

【0014】

また、前記層間絶縁膜を熱処理する工程は、水素を含む雰囲気で実施することを特徴とする。

【0016】

上記構成によれば、ゲート電極の端部にテーパー面を形成し、層間絶縁膜を形成することにより、ゲート電極の端部を良好に被覆できるようになる。また、層間絶縁膜を高温処理せずとも平坦化できるようになる。これにより、チャネル移動度の低下を抑制し、高いチャネル移動度を有する炭化珪素半導体装置を製造することができる。

【発明の効果】

【0017】

本発明によれば、電極を良好に被覆できる層間絶縁膜を形成できるという効果を奏する。

【図面の簡単な説明】

【0018】

【図1】本発明の炭化珪素半導体装置を示す断面図である。

【図2】本発明の第１実施形態による炭化珪素半導体装置の製造手順を示す断面図である。

【図3】ゲート電極膜中のＰ濃度とエッチングレートを示す図表である。

【図4】層間絶縁膜のリフロー温度とＤｉｔ特性を示す図表である。

【図5】比較例として既存の炭化珪素半導体装置の製造手順を示す断面図である。

【図6】本発明の第２実施形態による炭化珪素半導体装置の製造手順を示す断面図である。

【発明を実施するための形態】

【0019】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。以下の説明では、炭化珪素半導体装置として、炭化珪素基板（ＳｉＣ）を用いたＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）を例に説明する。

【0020】

（第１実施形態）
図１は、本発明の炭化珪素半導体装置を示す断面図である。炭化珪素半導体装置１は、炭化珪素（ＳｉＣ）基板１１上にＳｉＯ₂等からなるゲート絶縁膜１２が設けられる。ゲート絶縁膜１２上には、ゲート電極１３が設けられる。ゲート電極１３は、多層構造であり、ＳｉＣ基板１１（下面）側からおもて面にかけて次第に不純物濃度が濃く設けられている。そして、ゲート電極１３に対するエッチングの処理時に、不純物濃度が濃いほどエッチング速度が大きくなるエッチング条件を用いている。これにより、ゲート電極１３の端面には、下面からおもて面にしたがって傾斜するテーパー面１３ｄが形成される。

【0021】

そして、ゲート電極１３上には層間絶縁膜１５が形成される。この層間絶縁膜１５は、たとえば、リン（Ｐ）やボロン（Ｂ）等の不純物を含まない第１のＣＶＤ（化学気相成長、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）膜と、この第１のＣＶＤ膜上に形成されるリン（Ｐ）を含む第２のＣＶＤ膜からなる。このように、下地のゲート電極１３にテーパー面１３ｄが形成されているため、層間絶縁膜１５のリフローを目的とした高温で処理する工程が不要となる。そして、ＳｉＣ基板１１と、ゲート絶縁膜（ＳｉＯ₂）１２との界面の欠陥準位を増大させることなく、ゲート電極１３の端面形状に沿い、平坦で被覆性の良い層間絶縁膜１５を形成することができる。

【0022】

つぎに、炭化珪素半導体装置の製造について工程順に説明する。図２は、本発明の第１実施形態による炭化珪素半導体装置の製造手順を示す断面図である。はじめに、図２の（ａ）に示すように、ＳｉＣ基板１１上に、ドライまたはパイロ酸化によりゲート絶縁膜１２を形成する。

【0023】

つぎに、ゲート絶縁膜１２上に、ゲート電極１３を堆積して形成する。このゲート電極１３は、ＣＶＤ法を用いて製膜され、原料ガスとして、たとえば、モノシラン（ＳｉＨ₄）とホスフィン（ＰＨ₃）を用いる。この際、ＰＨ₃の流量を時間的に変化させ、ゲート電極１３中に含まれるリン（Ｐ）の濃度に勾配をもたせる。

【0024】

流量の変化点は、たとえば、製膜時間が１００分とすると、ゲート電極１３の製膜開始から５０分後と７５分後とする。たとえば、ＰＨ₃の流量は、製膜開始〜５０分後までの間は標準条件の濃度（１倍）とし、５０分後〜７５分後までの間は、標準条件の濃度の３倍とし、７５分後〜１００分後までの間は、標準条件の濃度の５倍とする。このようにゲート電極１３の製膜の工程で、Ｐの流量を変化させることにより、ゲート電極１３内のＰ濃度は、ゲート絶縁膜１２との界面からゲート電極１３の表面（おもて側）に向けて段階的に濃くなるプロファイルを有する。このゲート電極１３に含まれるリン濃度は、たとえば、１×１０²⁰ａｔｏｍｓ／ｃｍ^-3以上、１×１０²³ａｔｏｍｓ／ｃｍ^-3以下の範囲とする。図２の（ａ）には、ゲート電極１３について、Ｐの濃度を変化させた３段の膜１３ａ〜１３ｃを記載してある。

【0025】

続いて、図２の（ｂ）に示すように、通常のリソグラフィー処理等により形成されたレジストパターン１４をゲート電極１３上に形成する。そして、このレジストパターン１４をマスクとして、ゲート電極１３に対して高い選択比を有する反応性イオンエッチングにより、このゲート電極１３をパターン加工する。

【0026】

ゲート電極１３のパターン加工は、レジストパターン１４をマスクとして用いるに限らず、同様のパターニングが可能なマスクパターンであればよい。エッチング条件の一例としては、エッチングガスにＣＦ４（流量４５ｓｃｃｍ）とＣＦ６（流量５ｓｃｃｍ）を用い、ＩＣＰパワーを３００Ｗ、バイアスパワーを１０Ｗ、エッチング雰囲気内圧力を１．０Ｐａに設定する。このエッチングは、ウェットエッチングでもよい。そして、ゲート電極１３の不純物濃度がある特定の濃度以上であれば、エッチング速度が大きくなるようなエッチング条件により行われるものとする。

【0027】

この後、図２の（ｃ）に示すように、等方性エッチングによりゲート電極１３を加工することにより、ゲート電極１３の不純物濃度に対応してエッチング速度、すなわちエッチング量が変化する。ゲート電極１３の膜中不純物濃度は、膜１３ａ＜膜１３ｂ＜膜１３ｃであるため、エッチング速度は、膜１３ｃ＞膜１３ｂ＞膜１３ａとなり、膜１３ｃのエッチング速度が最も大きく、膜１３ａのエッチング速度が最も低くなる。これにより、ゲート電極１３の端面は、おもて側の膜１３ｃが最も削られ、テーパー面１３ｄを形成することができる。

【0028】

この後、図２の（ｄ）に示すように、ゲート電極１３上にＣＶＤ法により層間絶縁膜１５を形成する。この層間絶縁膜１５は、上述のように、たとえば、リン（Ｐ）やボロン（Ｂ）等の不純物を含まない第１のＣＶＤ膜と、この第１のＣＶＤ膜上に形成されるリン（Ｐ）を含む第２のＣＶＤ膜からなる。このように、層間絶縁膜１５には、リフロー性を高めるために通常用いられるボロン（Ｂ）を用いない。少なくとも、層間絶縁膜１５中のＢ濃度は、０．５ｗｔ％以下とする。

【0029】

これにより、層間絶縁膜１５の熱処理（リフロー処理）時には、高温の熱処理を不要にできる。このリフロー処理は、水素を含む雰囲気で実施する。そして、ＳｉＣ基板１１と、二酸化珪素（ＳｉＯ₂）のゲート絶縁膜との界面の欠陥準位を増大させることがない。また、上述したように、ゲート電極１３の端面にはテーパー面１３ｄが形成されているため、ゲート電極１３のテーパー面１３ｄに沿って層間絶縁膜１５を形成でき、ゲート電極１３の端部に突出したオーバーハングが形成されることなく層間絶縁膜１５によるゲート電極１３の被覆性（カバレッジ）を良好にでき、層間絶縁膜１５を平坦に形成できる。不図示であるが、この後、層間絶縁膜１５上には、配線層や金属パッド等のコンタクト用の電極を形成する。

【0030】

図３は、ゲート電極膜中のリン（Ｐ）濃度とエッチングレートを示す図表である。図３の（ａ）は、横軸が標準条件に対する製膜時のＰの流量比、縦軸が標準条件に対する膜中のＰの濃度比である。上記の工程では、ＰＨ₃流量を段階的に増加させてゲート電極１３の各膜１３ａ，１３ｂ，１３ｃに濃度勾配をもたせたが、連続的にＰＨ₃流量を変化させてもよい。ゲート電極１３の形成時に、Ｐの流量比（ＰＨ₃流量）を時間的に連続変化させることにより、ゲート電極１３の形成時における膜中のＰ濃度を高さ方向に連続して変化できるようになる。

【0031】

また、図３（ｂ）は、横軸が標準条件に対する製膜時のＰの流量比、縦軸が標準条件に対するエッチング速度比である。図示のように、Ｐの流量比に応じてエッチング速度比が変化する。これらにより、Ｐの流量比に応じてゲート電極１３の膜中のＰの濃度比を連続的に変化させることができるとともにエッチング速度比を連続的に変化させることができ、ゲート電極１３の端部（段差部）に形成されたテーパー面１３ｄに沿って段差なく滑らかに形成できるようになる。

【0032】

層間絶縁膜１５の製膜条件の一例としては、リン（Ｐ）やボロン（Ｂ）等の不純物を含まない第１のＣＶＤ膜を２００ｎｍ程度製膜し、その後にＰが２ｗｔ％程度の第２のＣＶＤ膜を８００ｎｍ製膜した。この層間絶縁膜１５には、通常、リフロー性を高めるために用いられるボロン（Ｂ）が使われていないため、たとえば、ＴｉＮなどで形成されるバリアメタル（バリア膜）との密着性の問題が生じない。さらに、層間絶縁膜１５形成時に、リフローを目的とした高温熱処理を不要にできるため、ＳｉＣ基板１１と、ゲート絶縁膜との界面の欠陥準位を増大させることなく、ゲート電極１３に凹凸があっても被覆性を良好にでき、層間絶縁膜１５を平坦に形成することができるため、その後製膜されるコンタクト用の金属電極膜（不図示）も良好に被覆（形成）できるようになる。

【0033】

図４は、層間絶縁膜のリフロー温度とＤｉｔ特性を示す図表である。横軸はリフロー温度、縦軸はＤｉｔ値である。図示のように、層間絶縁膜１５形成時におけるリフロー温度を高温にするほどＤｉｔ特性（界面準位密度、Ｄｉｔ：Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅ Ｄｅｎｓｉｔｙ）は悪化するが、本発明によれば、比較的低温（８５０℃以下）とすることにより、良好なＤｉｔ特性を得ることができる。

【0034】

（比較例）
図５は、比較例として既存の炭化珪素半導体装置の製造手順を示す断面図である。図２に示した本発明の製造手順と同様の各工程（ａ）〜（ｄ）と比較すると、図５の（ａ）に示すゲート電極１３は、不純物濃度が一様に形成される。このため、図５の（ｃ）に示すエッチング時には、図２の（ｃ）に示したようなゲート電極１３にテーパー面１３ｄが形成されず、ゲート電極１３の断面は急峻な角度を有する。このため、図５の（ｄ）に示すように、この後形成される層間絶縁膜１５に突出したオーバーハングの箇所１５ａが生じてしまう。これにより、層間絶縁膜１５を平坦に形成できない。

【0035】

以上説明した第１実施形態によれば、ゲート電極１３を膜中不純物濃度を変化させて形成し、エッチング速度を膜中不純物濃度に対応して変化させることにより、ゲート電極１３のテーパー面１３ｄを形成する。そして、層間絶縁膜１５に、通常、リフロー性を高めるために用いられるボロン（Ｂ）を使用せず、リフロー処理時に高温熱処理を不要にできる。これにより、ＳｉＣ基板１１と、ゲート絶縁膜（ＳｉＯ₂）との界面の欠陥準位を増大させることなく、ゲート電極１３に対する被覆性が良好な層間絶縁膜１５を平坦に形成することができるようになる。

【0036】

（第２実施形態）
図６は、本発明の第２実施形態による炭化珪素半導体装置の製造手順を示す断面図である。はじめに、図６の（ａ）に示すように、第１実施形態と同様に、ゲート絶縁膜１２を形成したのち、ゲート絶縁膜１２上にゲート電極１３を形成する。このゲート電極１３は、ＣＶＤ法を用いて製膜され、原料ガスとして、たとえば、モノシラン（ＳｉＨ₄、流量１０００ｓｃｃｍ）と、１％希釈フォスフィン（ＰＨ₃、流量８０ｓｃｃｍ）を用い、製膜圧力を５０Ｐａ、加熱温度を５７０℃とする。

【0037】

その後、図６の（ｂ）に示すように、堆積したゲート電極１３に対し、不純物としてＰまたはＡｓをイオン注入法により注入し、ゲート電極１３の膜表面に、不純物濃度の濃い領域（インプラ層）１６を形成する。この際の照射イオンは、たとえば、加速電圧３３．０ｋｅＶ、照射角度は０°とし、ゲート電極１３の表面（おもて側）付近の不純物濃度を高くし、濃度勾配を形成する。

【0038】

この後、濃度勾配を作成したゲート電極１３を図６の（ｃ）に示すレジストパターン１４を用いて第１実施形態と同様にエッチングする。これにより、図６の（ｄ）に示すように、ゲート電極１３の端部には、テーパー面１３ｄを形成することができる。

【0039】

このように、ゲート電極１３を堆積して形成する際に、不純物濃度を段階的に変化させず、イオン注入によりゲート電極１３の表面に不純物濃度の高い領域を形成することによっても、ゲート電極１３にテーパー面１３ｄを形成できる。そして、この第２実施形態においても、ゲート電極１３の端面にはテーパー面１３ｄが形成されているため、ゲート電極１３の端部形状に沿って層間絶縁膜１５を形成でき、層間絶縁膜１５によるゲート電極１３の被覆性（カバレッジ）を良好にでき、層間絶縁膜１５を平坦化できる。また、層間絶縁膜１５形成時に、リフローを目的とした高温熱処理を不要にできるため、ＳｉＣ基板１１と、ゲート絶縁膜（ＳｉＯ₂）との界面の欠陥準位を増大させることなく、ゲート電極１３に対する被覆性が良好な層間絶縁膜１５を形成することができる。

【0040】

（第３実施形態）
第３実施形態では、ゲート電極１３に二種類の金属膜を用いる。第１実施形態（図２参照）と同様に、ＳｉＣ基板１１上にゲート絶縁膜１２を形成した後、ゲート絶縁膜１２上にゲート電極１３の一つめの金属膜としてスパッタ法等によりタングステンシリサイドを形成する。その後、ゲート電極１３の二つめの金属膜としてＣＶＤ法により、ポリシリコンを形成する。この後、レジストパターン１４等によりマスクパターンを作成し、エッチングを行う。エッチング速度は、一つめのタングステンシリサイド膜よりも、おもて側に位置する二つめのポリシリコン膜の方が大きくなり、等方性エッチングによりゲート電極１３の端部にテーパー面１３ｄを形成することができる。

【0041】

このように、ゲート電極１３に、エッチング速度が異なる二種類あるいは複数の金属膜を用い、おもて側に位置する金属膜のエッチング速度が高い金属膜を堆積することによっても、ゲート電極１３の端部にテーパー面を形成できる。これにより、第１実施形態同様の効果を得ることができるようになる。

【産業上の利用可能性】

【0042】

以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、たとえばパワーデバイス等の電力用半導体装置や、産業用あるいは自動車用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。

【符号の説明】

【0043】

１ 炭化珪素半導体装置
１１ ＳｉＣ基板
１２ ゲート絶縁膜
１３（１３ａ，１３ｂ，１３ｃ） ゲート電極
１４ レジストマスク
１５ 層間絶縁膜
１６ インプラ層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】