特許 6249970 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6249970

(24)【登録日】2017年12月1日

(45)【発行日】2017年12月20日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/027 20060101AFI20171211BHJP

   G03F 7/20 20060101ALI20171211BHJP

   G03F 7/40 20060101ALI20171211BHJP

【ＦＩ】

   H01L21/30 570

   G03F7/20 521

   G03F7/40 511

【請求項の数】3

【全頁数】32

(21)【出願番号】特願2015-16406(P2015-16406)

(22)【出願日】2015年1月30日

(65)【公開番号】特開2016-143689(P2016-143689A)

(43)【公開日】2016年8月8日

【審査請求日】2015年11月9日

(73)【特許権者】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】八重樫 英民

【審査官】 田口 孝明

(56)【参考文献】

【文献】 特表２０１３−５３３６１１（ＪＰ，Ａ）

【文献】 特開２０１４−０７２２２６（ＪＰ，Ａ）

【文献】 特開２０１４−１６５２７１（ＪＰ，Ａ）

【文献】 特開２０１２−０３３９２３（ＪＰ，Ａ）

【文献】 特開２０１４−１３５４１７（ＪＰ，Ａ）

【文献】 特開２０１４−０５６８６４（ＪＰ，Ａ）

【文献】 特開２０１５−０１８８７４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

ＩＰＣ Ｈ０１Ｌ ２１／０２７、

Ｇ０３Ｆ ７／４０

(57)【特許請求の範囲】

【請求項1】

１Ｄレイアウトを用いてパターン形成対象膜に所望のパターンを形成する半導体装置の製造方法であって、
前記パターン形成対象膜上に、所定間隔のスペースを隔てて整列されたラインを含み、前記ラインの幅よりも前記スペースの幅が広いラインアンドスペース形状を有する芯材パターンを形成し、第１のカットマスクを用いて前記芯材パターンのラインの一部を分離することにより、第１のパターンにパターニングされた第１の膜を形成する第１のパターン形成工程と、
前記第１の膜の側壁を覆うようにスペーサを形成することにより、ラインアンドスペース形状を有するスペーサパターンを形成する工程と、
第２のカットマスクを用いて、前記スペーサパターンのスペースの一部を分離することにより、第２のパターンにパターニングされたパターン形成対象膜を形成する第２のパターン形成工程と
を有し、
前記第１のカットマスクは、各々が同形の複数の開口部又は各々が同形の複数のブロックを有し、
前記第２のカットマスクは、各々が同形の複数の開口部又は各々が同形の複数のブロックを有する、
半導体装置の製造方法。

【請求項2】

前記第１のカットマスクは、各々が同形の複数の開口部を有し、
前記第２のカットマスクは、各々が同形の複数のブロックを有する、
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記第１のパターン形成工程は、
レジストパターンを形成する工程と、
前記レジストパターンに対して、シュリンク処理又はスリミング処理を行うことにより前記開口部又は前記ブロックを小さくした前記第１のカットマスクを形成する工程と
を含み、
前記第２のパターン形成工程は、
レジストパターンを形成する工程と、
前記レジストパターンに対して、シュリンク処理又はスリミング処理を行うことにより前記開口部又は前記ブロックを小さくした前記第２のカットマスクを形成する工程と
を含む、
請求項１又は２に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体装置の高集積化に伴って、製造プロセスに要求される配線や分離幅のパターンは、微細化される傾向にある。このような微細なパターンは、フォトリソグラフィ技術を用いてレジストパターンを形成し、レジストパターンをマスクパターンに用いて下地の各種薄膜をエッチングすることで形成される（例えば、特許文献１参照）。

【0003】

マスクパターンを形成するためには、フォトリソグラフィ技術が重要であり、スリミング処理の前後の微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。このようなフォトリソグラフィ技術の解像限界以下の微細なマスクパターンを形成する方法として、１次元（１Ｄ）レイアウトを用いる方法が知られている。

【0004】

１Ｄレイアウトを用いる方法は、等倍ピッチの繰り返しラインアンドスペース形状のライン又はスペースを任意の箇所でカットパターンを用いてカットするカット工程を有する。カットパターンとしては、複数の開口部又は複数の遮光部を有するパターンが用いられている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１４−５６８６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、１０ｎｍノード以細における１Ｄレイアウトを用いるパターン形成では、特にカットパターンの寸法・位置に高い精度が求められるが、寸法精度及び位置精度を高めることは困難である。

【0007】

そこで、本発明の一つの案では、１Ｄレイアウトを用いるパターン形成において求められるカットパターンの位置精度を緩和することが可能な半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明によれば、１Ｄレイアウトを用いてパターン形成対象膜に所望のパターンを形成する半導体装置の製造方法であって、前記パターン形成対象膜上に、所定間隔のスペースを隔てて整列されたラインを含み、前記ラインの幅よりも前記スペースの幅が広いラインアンドスペース形状を有する芯材パターンを形成し、第１のカットマスクを用いて前記芯材パターンのラインの一部を分離することにより、第１のパターンにパターニングされた第１の膜を形成する第１のパターン形成工程と、前記第１の膜の側壁を覆うようにスペーサを形成することにより、ラインアンドスペース形状を有するスペーサパターンを形成する工程と、第２のカットマスクを用いて、前記スペーサパターンのスペースの一部を分離することにより、第２のパターンにパターニングされたパターン形成対象膜を形成する第２のパターン形成工程とを有し、前記第１のカットマスクは、各々が同形の複数の開口部又は各々が同形の複数のブロックを有し、前記第２のカットマスクは、各々が同形の複数の開口部又は各々が同形の複数のブロックを有する、半導体装置の製造方法が提供される。

【発明の効果】

【0009】

本発明によれば、１Ｄレイアウトを用いるパターン形成において求められるカットパターンの位置精度を緩和することが可能な半導体装置の製造方法を提供することを提供できる。

【図面の簡単な説明】

【0010】

【図1】本発明の第１実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【図2】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１）である。

【図3】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その２）である。

【図4】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その３）である。

【図5】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その４）である。

【図6】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その５）である。

【図7】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その６）である。

【図8】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その７）である。

【図9】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その８）である。

【図10】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その９）である。

【図11】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１０）である。

【図12】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１１）である。

【図13】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１２）である。

【図14】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１３）である。

【図15】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１４）である。

【図16】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１５）である。

【図17】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１６）である。

【図18】本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１７）である。

【図19】従来の半導体装置の製造方法を例示するフローチャートである。

【図20】従来の半導体装置の製造方法の各工程を説明するための図（その１）である。

【図21】従来の半導体装置の製造方法の各工程を説明するための図（その２）である。

【図22】従来の半導体装置の製造方法の各工程を説明するための図（その３）である。

【図23】従来の半導体装置の製造方法の各工程を説明するための図（その４）である。

【図24】従来の半導体装置の製造方法の各工程を説明するための図（その５）である。

【図25】従来の半導体装置の製造方法の各工程を説明するための図（その６）である。

【図26】従来の半導体装置の製造方法の各工程を説明するための図（その７）である。

【図27】従来の半導体装置の製造方法の各工程を説明するための図（その８）である。

【図28】従来の半導体装置の製造方法の各工程を説明するための図（その９）である。

【図29】従来の半導体装置の製造方法の各工程を説明するための図（その１０）である。

【図30】従来の半導体装置の製造方法の各工程を説明するための図（その１１）である。

【図31】従来の半導体装置の製造方法の各工程を説明するための図（その１２）である。

【図32】従来の半導体装置の製造方法の各工程を説明するための図（その１３）である。

【図33】従来の半導体装置の製造方法の各工程を説明するための図（その１４）である。

【図34】従来の半導体装置の製造方法の各工程を説明するための図（その１５）である。

【図35】従来の半導体装置の製造方法の各工程を説明するための図（その１６）である。

【図36】従来の半導体装置の製造方法の各工程を説明するための図（その１７）である。

【図37】従来の半導体装置の製造方法の各工程を説明するための図（その１８）である。

【図38】従来の半導体装置の製造方法の各工程を説明するための図（その１９）である。

【図39】従来の半導体装置の製造方法の各工程を説明するための図（その２０）である。

【図40】従来のカットパターンに要求される位置精度について説明するための図である。

【図41】本発明の第１実施形態のカットパターンに要求される位置精度について説明するための図である。

【図42】従来のカットパターンの形状を例示する図である。

【図43】本発明の第１実施形態のカットパターンの形状を例示する図である。

【図44】カットマスクにおけるブロックのスリミング処理の前後の形状変化を説明するための図（その１）である。

【図45】カットマスクにおけるブロックのスリミング処理の前後の形状変化を説明するための図（その２）である。

【図46】本発明の第２実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【図47】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１）である。

【図48】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その２）である。

【図49】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その３）である。

【図50】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その４）である。

【図51】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その５）である。

【図52】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その６）である。

【図53】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その７）である。

【図54】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その８）である。

【図55】本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図（その９）である。

【図56】本発明の第３実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【図57】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１）である。

【図58】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その２）である。

【図59】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その３）である。

【図60】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その４）である。

【図61】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その５）である。

【図62】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その６）である。

【図63】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その７）である。

【図64】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その８）である。

【図65】本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図（その９）である。

【図66】本発明の第４実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【図67】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その１）である。

【図68】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その２）である。

【図69】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その３）である。

【図70】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その４）である。

【図71】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その５）である。

【図72】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その６）である。

【図73】本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図（その７）である。

【図74】本発明の第５実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することによって重複した説明を省く。

【0012】

［第１実施形態］
（半導体装置の製造方法）
本発明の第１実施形態に係る半導体装置の製造方法について説明する。図１は、本発明の第１実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【0013】

本発明の第１実施形態に係る半導体装置の製造方法は、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とを有し、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とをこの順で行うことを特徴とする。

【0014】

第１のパターン形成工程は、芯材パターンを形成する工程（ステップＳ１０１）、芯材パターンをスリミング処理する工程（ステップＳ１０２）、反射防止膜を形成する工程（ステップＳ１０３）、レジスト膜を形成する工程（ステップＳ１０４）、レジストパターンを形成する工程（ステップＳ１０５）、レジストパターンをシュリンク処理する工程（ステップＳ１０６）及び芯材パターンのラインをカットする工程（ステップＳ１０７）を含む。

【0015】

スペーサ形成工程は、スペーサを形成する工程（ステップＳ１０８）を含む。

【0016】

第２のパターン形成工程は、芯材パターンを露出させる工程（ステップＳ１０９）、反射防止膜を形成する工程（ステップＳ１１０）、レジスト膜を形成する工程（ステップＳ１１１）、レジストパターンを形成する工程（ステップＳ１１２）、レジストパターンをスリミング処理する工程（ステップＳ１１３）、反射防止膜を除去する工程（ステップＳ１１４）、芯材を除去する工程（ステップＳ１１５）、パターン形成対象膜をエッチングする工程（ステップＳ１１６）及びスペーサ・反射防止膜・レジスト膜を除去する工程（ステップＳ１１７）を含む。

【0017】

以下、各々の工程について説明する。図２から図１８は、本発明の第１実施形態に係る半導体装置の製造方法の各工程を説明するための図である。図２から図１８における（ａ）の図は各工程における半導体装置の平面図であり、図２から図１８における（ｂ）の図は（ａ）の図のＢ−Ｂ線断面図であり、図６から図１８における（ｃ）の図は（ａ）の図のＣ−Ｃ線断面図である。

【0018】

ステップＳ１０１では、芯材パターンを形成する。具体的には、まず、パターン形成対象膜１１上に、例えばChemical Vapor Deposition（ＣＶＤ、化学気層成長）により芯材１２を形成する。芯材１２は、第１の膜の一例である。その後、図２に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定間隔のスペースを隔てて整列されたラインを含むラインアンドスペース形状にパターニングされた芯材パターン１２ａを形成する。ラインアンドスペース形状の線幅／線間としては、例えば４０ｎｍ／４０ｎｍとすることができる。パターン形成対象膜１１としては、例えば有機膜を用いることができる。芯材１２としては、例えばシリコン膜を用いることができる。

【0019】

ステップＳ１０２では、芯材パターンをスリミング処理する。具体的には、図３に示すように、エッチングにより、芯材パターン１２ａの線幅を細くする。スリミング処理後の芯材パターン１２ａのラインアンドスペース形状の線幅／線間としては、例えば２０ｎｍ／６０ｎｍとすることができる。

【0020】

ステップＳ１０３では、反射防止膜を形成する。具体的には、図４に示すように、芯材パターン１２ａが形成されたパターン形成対象膜１１上に、例えばスピン塗布により反射防止膜１３を形成する。反射防止膜１３としては、例えばSpin On Carbon（ＳＯＣ）膜、アモルファスカーボン膜等の有機膜を用いることができる。

【0021】

ステップＳ１０４では、レジスト膜を形成する。具体的には、図５に示すように、反射防止膜１３上にレジスト膜１４を形成する。レジスト膜１４の材料としては、例えば化学増幅型レジストを用いることができる。

【0022】

ステップＳ１０５では、レジストパターンを形成する。具体的には、図６に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数の開口部（以下「ホール１４ｈ」という。）を有するレジストパターン１４ａを形成する。ホール１４ｈの形状としては、例えば矩形とすることができる。複数のホール１４ｈの各々は、後述する図４３に示すように、同一の形状（以下「同形」ともいう。）であることが好ましい。複数のホール１４ｈの各々が同形であることが好ましい理由については後述する。

【0023】

ステップＳ１０６では、レジストパターンをシュリンク処理する。具体的には、図７に示すように、例えばシュリンク剤によりレジスト膜１４に形成されたホール１４ｈを小さくする。シュリンク処理後のホール１４ｈの形状としては、芯材パターン１２ａをラインカットする位置を含む形状であれば特に限定されるものではない。

【0024】

ステップＳ１０７では、芯材パターンのラインをカットする。具体的には、図８に示すように、レジストパターン１４ａをマスクとして用いて、例えばReactive Ion Etching（ＲＩＥ、反応性イオンエッチング）による異方性エッチングにより、ラインアンドスペース形状にパターニングされた芯材パターン１２ａのラインカットエッチングを行う。その後、残存している反射防止膜１３及びレジスト膜１４を除去する。

【0025】

以上のステップＳ１０１からステップＳ１０７により、一部が分離されたラインを含む第１のパターンを形成することができる。

【0026】

ステップＳ１０８では、スペーサを形成する。具体的には、図９に示すように、第１のパターンを有する芯材パターン１２ａが形成されたパターン形成対象膜１１上に、例えばＣＶＤにより芯材パターン１２ａの表面を覆うようにスペーサ１５を形成する。スペーサ１５は、第２の膜の一例である。スペーサ１５としては、例えばシリコン酸化膜（ＳｉＯ_２膜）を用いることができる。

【0027】

ステップＳ１０９では、芯材パターンを露出させる。具体的には、図１０に示すように、例えばＲＩＥによる異方性エッチングにより、芯材パターン１２ａが露出するまでスペーサ１５をエッチングする。

【0028】

ステップＳ１１０では、反射防止膜を形成する。具体的には、図１１に示すように、芯材パターン１２ａ、スペーサ１５が形成されたパターン形成対象膜１１上に、例えばスピン塗布により反射防止膜１６を形成する。反射防止膜１６としては、例えばＳＯＣ膜、アモルファスカーボン膜等の有機膜を用いることができる。なお、反射防止膜１６としては、ステップＳ１０３で用いられるものと同一であってもよく、異なるものであってもよい。

【0029】

ステップＳ１１１では、レジスト膜を形成する。具体的には、図１２に示すように、反射防止膜１６上にレジスト膜１７を形成する。レジスト膜１７の材料としては、例えば化学増幅型レジストを用いることができる。なお、レジスト膜１７の材料としては、ステップＳ１０４で用いられる材料と同一の材料であってもよく、異なる材料であってもよい。

【0030】

ステップＳ１１２では、レジストパターンを形成する。具体的には、図１３に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数の遮光部（以下「ブロック１７ｂ」という。）を有するレジストパターン１７ａを形成する。ブロック１７ｂの形状としては、例えば矩形とすることができる。複数のブロック１７ｂの各々は、同形であることが好ましい。複数のブロック１７ｂの各々が同形であることが好ましい理由については後述する。

【0031】

ステップＳ１１３では、レジストパターンをスリミング処理する。具体的には、図１４に示すように、例えば熱処理を行うことにより、レジストパターン１７ａのブロック１７ｂを小さくする。スリミング処理後のブロック１７ｂの形状としては、芯材パターン１２ａのスペースカットする位置を含む形状であれば特に限定されるものではない。

【0032】

ステップＳ１１４では、反射防止膜を除去する。具体的には、図１５に示すように、レジストパターン１７ａをマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、反射防止膜１６を除去する。

【0033】

ステップＳ１１５では、芯材を除去する。具体的には、図１６に示すように、例えばＲＩＥによる異方性エッチングにより、芯材１２を除去する。

【0034】

ステップＳ１１６では、パターン形成対象膜をエッチングする。具体的には、図１７に示すように、スペーサ１５及びレジスト膜１７をマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１をエッチングする。

【0035】

ステップＳ１１７では、スペーサ、反射防止膜及びレジスト膜を除去する。具体的には、図１８に示すように、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１上に残存しているスペーサ１５、反射防止膜１６及びレジスト膜１７を除去する。

【0036】

以上のステップＳ１０９からステップＳ１１７により、第２のパターンを形成することができる。

【0037】

また、本発明の第１実施形態に係る半導体装置の製造方法は、第２のパターンを反転して第３のパターンを形成する工程を更に含んでいてもよい。この場合、パターン形成対象膜１１としては、少なくとも２層以上の膜（第１のパターン形成対象膜及び第２のパターン形成対象膜）を用いる。

【0038】

具体的には、第２のパターンが形成された第１のパターン形成対象膜のスペースを埋めるように、例えばアモルファスカーボン膜やシリコン膜からなるリバース膜を形成し、その後、ウェットエッチング等により、第１のパターン形成対象膜を除去する。

【0039】

次いで、残存するリバース膜を第２のパターンの反転パターンである第３のパターンのハードマスク膜とする。そして、ハードマスク膜をマスクとして、例えばＲＩＥによる異方性エッチングにより、第２のパターン形成対象膜に第３のパターンを形成し、ハードマスク膜を除去する。これにより、第２のパターンの反転パターンである第３のパターンを形成することができる。

【0040】

（従来例）
本発明の第１実施形態に係る半導体装置の製造方法の比較のために、従来の半導体装置の製造方法について説明する。図１９は、従来の半導体装置の製造方法を例示するフローチャートである。

【0041】

従来の半導体装置の製造方法は、スペーサ工程を行った後に、第１のパターン形成工程と、第２のパターン形成工程とをこの順に行う点で、本発明の第１実施形態に係る半導体装置の製造方法と相違する。

【0042】

スペーサ形成工程は、芯材パターンを形成する工程（Ｓ９０１）、芯材パターンをスリミング処理する工程（Ｓ９０２）及びスペーサを形成する工程（ステップＳ９０３）を含む。

【0043】

第１のパターン形成工程は、芯材パターンを露出させる工程（ステップＳ９０４）、芯材を除去する工程（ステップＳ９０５）、反射防止膜を形成する工程（ステップＳ９０６）、レジスト膜を形成する工程（ステップＳ９０７）、レジストパターンを形成する工程（ステップＳ９０８）、レジストパターンをスリミング処理する工程（ステップＳ９０９）、反射防止膜を除去する工程（ステップＳ９１０）、レジスト膜を除去する工程（Ｓ９１１）、パターン形成対象膜をエッチングする工程（ステップＳ９１２）及び反射防止膜・スペーサを除去する工程（Ｓ９１３）を含む。

【0044】

第２のパターン形成工程は、反射防止膜を形成する工程（ステップＳ９１４）、レジスト膜を形成する工程（ステップＳ９１５）、レジストパターンを形成する工程（ステップＳ９１６）、レジストパターンをスリミング処理する工程（ステップＳ９１７）、反射防止膜を除去する工程（Ｓ９１８）、レジスト膜を除去する工程（ステップＳ９１９）及び反射防止膜を面出しする工程（Ｓ９２０）を含む。

【0045】

以下、各々の工程について説明する。図２０から図３９は、従来の半導体装置の製造方法の各工程を説明するための図である。図２０から図３９における（ａ）の図は各工程における半導体装置の平面図であり、図２０から図３９における（ｂ）の図は（ａ）の図のＢ−Ｂ線断面図であり、図２７から図３９における（ｃ）の図は（ａ）の図のＣ−Ｃ線断面図である。また、図３５から図３９における（ｄ）の図は（ａ）の図のＤ−Ｄ線断面図であり、（ｅ）の図は（ａ）の図のＥ−Ｅ線断面図である。

【0046】

ステップＳ９０１では、芯材パターンを形成する。具体的には、図２０に示すように、第１実施形態のステップＳ１０１と同様とすることができる。

【0047】

ステップＳ９０２では、芯材パターンをスリミング処理する。具体的には、図２１に示すように、第１実施形態のステップＳ１０２と同様とすることができる。

【0048】

ステップＳ９０３では、スペーサを形成する。具体的には、図２２に示すように、芯材パターン１２ａが形成されたパターン形成対象膜１１上に、例えばＣＶＤにより芯材パターン１２ａの表面を覆うようにスペーサ１５を形成する。

【0049】

ステップＳ９０４では、芯材パターンを露出させる。具体的には、図２３に示すように、例えばＲＩＥによる異方性エッチングにより、芯材パターン１２ａが露出するまでスペーサ１５をエッチングする。

【0050】

ステップＳ９０５では、芯材を除去する。具体的には、図２４に示すように、例えばＲＩＥによる異方性エッチングにより、芯材１２を除去する。

【0051】

ステップＳ９０６では、反射防止膜を形成する。具体的には、図２５に示すように、芯材パターン１２ａが形成されたパターン形成対象膜１１上に、例えばスピン塗布により反射防止膜１３を形成する。

【0052】

ステップＳ９０７では、レジスト膜を形成する。具体的には、図２６に示すように、反射防止膜１３上にレジスト膜１４を形成する。

【0053】

ステップＳ９０８では、レジストパターンを形成する。具体的には、図２７に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数のブロック１４ｂを有するレジストパターン１４ａを形成する。

【0054】

ステップＳ９０９では、レジストパターンをスリミング処理する。具体的には、図２８に示すように、例えば熱処理を行うことにより、レジスト膜１４に形成されたブロック１４ｂを小さくする。

【0055】

ステップＳ９１０では、反射防止膜を除去する。具体的には、図２９に示すように、レジストパターン１４ａをマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、反射防止膜１３を除去する。

【0056】

ステップＳ９１１では、レジスト膜を除去する。具体的には、図３０に示すように、反射防止膜１３上に残存しているレジスト膜１４を除去する。

【0057】

ステップＳ９１２では、パターン形成対象膜をエッチングする。具体的には、図３１に示すように、反射防止膜１３及びスペーサ１５をマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１をエッチングする。

【0058】

ステップＳ９１３では、反射防止膜・スペーサを除去する。具体的には、図３２に示すように、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１上に残存している反射防止膜１３及びスペーサ１５を除去する。

【0059】

以上のステップＳ９０４からステップＳ９１３により、第１のパターンを形成することができる。

【0060】

ステップＳ９１４では、反射防止膜を形成する。具体的には、図３３に示すように、第１のパターンが形成されたパターン形成対象膜１１上に、例えばスピン塗布により反射防止膜１６を形成する。

【0061】

ステップＳ９１５では、レジスト膜を形成する。具体的には、図３４に示すように、反射防止膜１６上にレジスト膜１７を形成する。

【0062】

ステップＳ９１６では、レジストパターンを形成する。具体的には、図３５に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数のブロック１７ｂを有するレジストパターン１７ａを形成する。

【0063】

ステップＳ９１７では、レジストパターンをスリミング処理する。具体的には、図３６に示すように、例えば熱処理を行うことにより、レジストパターン１７ａのブロック１７ｂを小さくする。

【0064】

ステップＳ９１８では、反射防止膜を除去する。具体的には、図３７に示すように、レジストパターン１７ａをマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、反射防止膜１６を除去する。

【0065】

ステップＳ９１９では、レジスト膜を除去する。具体的には、図３８に示すように、反射防止膜１６上に残存しているレジスト膜１７を除去する。

【0066】

ステップＳ９２０では、反射防止膜を面出しする。具体的には、図３９に示すように、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１の表面から突出している反射防止膜１６を除去する。

【0067】

以上のステップＳ９１４からステップＳ９２０により、第２のパターンを形成することができる。

【0068】

（作用・効果）
本発明の第１実施形態に係る半導体装置の製造方法の作用・効果について説明する。

【0069】

まず、カットパターンに要求される位置精度について説明する。図４０は、従来のカットパターンに要求される位置精度について説明するための図である。図４１は、本発明の第１実施形態のカットパターンに要求される位置精度について説明するための図である。

【0070】

具体的には、図４０（ａ）及び（ｂ）は、各々、従来の第１のパターン形成工程及び第２のパターン形成工程においてカットパターンに要求される位置精度について説明するための図である。図４１（ａ）及び（ｂ）は、各々、第１実施形態の第１のパターン形成工程及び第２のパターン形成工程においてカットパターンに要求される位置精度について説明するための図である。

【0071】

従来のパターン形成工程では、第１のパターンを形成する際に、所定の位置に複数のブロック１４ｂを設けることにより、ラインアンドスペース形状を有するスペーサの線間であるスペースをカットする。このとき、カット対象ではないスペースをカットしないように、カットパターンのブロック１４ｂの長さを決定する必要がある。例えば図４０（ａ）に示すように、スペースにおける領域Ａ，Ｂ及びＣで示す部分をカットする場合、カットパターンのブロック１４ｂが領域Ａ，Ｂ及びＣを含み、領域Ａの左側のはみ出し部分が隣接するラインと重ならない２０ｎｍ以内、領域Ｃの右側のはみ出し部分が隣接するラインと重ならない２０ｎｍ以内の長さとなるようにカットパターンを決定する必要がある。また、例えばスペースにおける領域Ｄ及びＥで示す部分をカットする場合、カットパターンのブロック１４ｂが領域Ｄ及びＥを含み、領域Ｄの左側のはみ出し部分が隣接するラインと重ならない２０ｎｍ以内、領域Ｅの右側のはみ出し部分が隣接するラインと重ならない２０ｎｍ以内の長さとなるようにカットパターンを決定する必要がある。

【0072】

また、従来のパターン形成工程では、第２のパターンを形成する際に、所定の位置に複数のブロック１７ｂを設けることにより、第１のパターンを有するパターン形成対象膜１１のスペースをカットする。このとき、カット対象ではないスペースをカットしないように、カットパターンのブロック１７ｂの長さを決定する必要がある。例えば図４０（ｂ）に示すように、スペースにおける領域Ｆで示す部分をカットする場合、カットパターンのブロック１７ｂが領域Ｆを含み、領域Ｆの左側のはみ出し部分が２０ｎｍ以内、領域Ｆの右側のはみ出し部分が２０ｎｍ以内の長さとなるようにカットパターンを決定する必要がある。

【0073】

これに対して、第１実施形態の第１のパターン形成工程では、第１のパターンを形成する際に、ラインアンドスペース形状を有する芯材１２の線幅であるラインをカットする。このとき、カット対象ではないラインをカットしないように、カットパターンのホール１４ｈの長さを決定する必要がある。例えば図４１（ａ）に示すように、ラインにおける領域Ｇで示す部分をカットする場合、カットパターンのホール１４ｈが領域Ｇを含み、領域Ｇの左側のはみ出し部分が隣接するラインと重ならない６０ｎｍ以内の長さ、領域Ｇの右側のはみ出し部分が隣接するラインと重ならない６０ｎｍ以内の長さとなるようにカットパターンを形成すればよい。すなわち、第１実施形態に係る半導体装置の製造方法によれば、第１実施形態の第１のパターン形成工程で用いられるカットパターンに要求される位置精度を、従来のパターン形成工程で用いられるカットパターンに要求される位置精度よりも緩和することができる。

【0074】

また、第１実施形態の第２のパターン形成工程では、第２のパターンを形成する際に、ラインアンドスペース形状を有するスペーサ１５の線間であるスペースをカットする。このとき、カット対象ではないスペースをカットしないように、カットパターンのブロック１７ｂの長さを決定する必要がある。例えば図４１（ｂ）に示すように、スペースにおける領域Ｈで示す部分をカットする場合、カットパターンのブロック１７ｂが領域Ｈを含み、領域Ｈの左側のはみ出し部分が隣接するラインと重ならない６０ｎｍ以内、領域Ｈの右側のはみ出し部分が隣接するラインと重ならない６０ｎｍ以内の長さとなるようにカットパターンを形成すればよい。すなわち、第１実施形態に係る半導体装置の製造方法によれば、第１実施形態の第２のパターン形成工程で用いられるカットパターンに要求される位置精度を、従来のパターン形成工程で用いられるカットパターンに要求される位置精度よりも緩和することができる。

【0075】

次に、カットパターンの形状について説明する。図４２は、従来のカットパターンの形状を例示する図である。図４３は、本発明の第１実施形態のカットパターンの形状を例示する図である。

【0076】

具体的には、図４２（ａ）及び（ｂ）は、各々、従来の第１のパターン形成工程及び第２のパターン形成工程において用いられるカットパターンの形状を例示する図である。図４３（ａ）及び（ｂ）は、各々、本発明の第１実施形態の第１のパターン形成工程及び第２のパターン形成工程において用いられるカットパターンの形状を例示する図である。

【0077】

前述したように、従来の第１のパターン形成工程では、図４２（ａ）に示すように、各々のブロック１４ｂの形状が異なる（以下「異形」ともいう。）第１のカットマスク（レジストパターン）を用いる。また、従来の第２のパターン形成工程では、図４２（ｂ）に示すように、各々のブロック１７ｂが異形である第２のカットマスク（レジストパターン）を用いる。

【0078】

これに対して、本発明の第１実施形態に係る第１のパターン形成工程では、図４３（ａ）に示すように、各々のホール１４ｈが同形であるカットマスクを用いることができる。また、本発明の第１実施形態に係るパターン形成工程では、図４３（ｂ）に示すように、各々のブロック１７ｂが同形であるカットマスクを用いることができる。このため、マスクの設計が容易となる。

【0079】

次に、カットマスクにおけるブロックのスリミング処理の前後の形状変化について説明する。図４４及び図４５は、カットマスクにおけるブロックのスリミング処理の前後の形状変化を説明するための図である。具体的には、図４４（ａ）及び（ｂ）は、各々、幅４０ｎｍ、長さ８０ｎｍのブロックをスリミング処理する前及び後の形状を示す図である。また、図４５（ａ）及び（ｂ）は、各々、幅４０ｎｍ、長さ１６０ｎｍのブロックをスリミング処理する前及び後の形状を示す図である。なお、図４４（ｂ）及び図４５（ｂ）における破線はスリミング処理前の形状を示し、実線はスリミング処理後の形状を示す。

【0080】

図４４（ａ）に示す幅４０ｎｍ、長さ８０ｎｍのブロックをスリミング処理する場合、ブロックの周辺部からブロックが均等に又は略均等に小さくなる。このため、スリミング処理を所定の時間行った後のブロックは、例えば図４４（ｂ）に示すように、幅２０ｎｍ、長さ６０ｎｍとなる。すなわち、スリミング処理前の幅と長さとのアスペクト比が１：２であったブロックは、スリミング処理後にアスペクト比が１：３のブロックとなる。

【0081】

これに対して、図４５（ａ）に示す幅４０ｎｍ、長さ１６０ｎｍのブロックをスリミング処理する場合、ブロックの周辺部からブロックが均等に又は略均等に小さくなる。このため、スリミング処理を所定の時間行った後のブロックは、例えば図４５（ｂ）に示すように、幅２０ｎｍ、長さ１４０ｎｍとなる。すなわち、スリミング処理前の幅と長さとのアスペクト比が１：４であったブロックは、スリミング処理後にアスペクト比が１：７のブロックとなる。

【0082】

すなわち、カットパターンに複数の異形のブロックが存在する場合、すなわち、従来のカットパターンの場合、ブロックの形状によってスリミング処理の前後のアスペクト比の変化に違いが生じる。このため、マスクの設計が複雑となる。

【0083】

これに対して、本発明の第１実施形態のカットパターンの場合、複数のブロックの各々が同形であるため、このような問題は生じない。このため、マスクの設計が容易となる。

【0084】

なお、カットマスクにおけるホールのシュリンク処理の前後の形状変化についても、ブロックの場合と同様である。

【0085】

以上に説明したように、本発明の第１実施形態に係る半導体装置の製造方法によれば、１Ｄレイアウトを用いるパターン形成において要求されるカットパターンの位置精度を緩和することができる。

【0086】

［第２実施形態］
本発明の第２実施形態に係る半導体装置の製造方法について説明する。図４６は、本発明の第２実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【0087】

本発明の第２実施形態に係る半導体装置の製造方法は、第１実施形態と同様に、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とを有する。また、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とをこの順で行うことを特徴とする。

【0088】

本発明の第２実施形態に係る半導体装置の製造方法は、第２のパターン形成工程において、芯材パターンを露出させることなく反射防止膜を形成する点で、第１実施形態に係る半導体装置の製造方法と異なる。以下、第１実施形態と異なる点を中心に説明する。

【0089】

第１のパターン形成工程は、芯材パターンを形成する工程（ステップＳ２０１）、芯材パターンをスリミング処理する工程（ステップＳ２０２）、反射防止膜を形成する工程（ステップＳ２０３）、レジスト膜を形成する工程（ステップＳ２０４）、レジストパターンを形成する工程（ステップＳ２０５）、レジストパターンをシュリンク処理する工程（ステップＳ２０６）及び芯材パターンのラインをカットする工程（ステップＳ２０７）を含む。なお、第２実施形態におけるステップＳ２０１、Ｓ２０２、Ｓ２０３、Ｓ２０４、Ｓ２０５、Ｓ２０６及びＳ２０７は、各々、第１実施形態におけるステップＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４、Ｓ１０５、Ｓ１０６及びＳ１０７に対応する。

【0090】

スペーサ形成工程は、スペーサを形成する工程（ステップＳ２０８）を含む。なお、第２実施形態におけるステップＳ２０８は、第１実施形態におけるステップＳ１０８に対応する。

【0091】

第２のパターン形成工程は、反射防止膜を形成する工程（ステップＳ２０９）、レジスト膜を形成する工程（ステップＳ２１０）、レジストパターンを形成する工程（ステップＳ２１１）、レジストパターンをスリミング処理する工程（ステップＳ２１２）、反射防止膜を除去する工程（ステップＳ２１３）、芯材パターンを露出させる工程（ステップＳ２１４）、芯材を除去する工程（ステップＳ２１５）、パターン形成対象膜をエッチングする工程（ステップＳ２１６）及びスペーサ・反射防止膜・レジスト膜を除去する工程（ステップＳ２１７）を含む。

【0092】

以下、各々の工程について説明する。図４７から図５５は、本発明の第２実施形態に係る半導体装置の製造方法の各工程を説明するための図である。図４７から図５５における（ａ）の図は各工程における半導体装置の平面図であり、（ｂ）の図は（ａ）の図のＢ−Ｂ線断面図であり、（ｃ）の図は（ａ）の図のＣ−Ｃ線断面図である。

【0093】

なお、以下の各々の工程において用いられる材料としては、例えば第１実施形態と同様の材料とすることができる。

【0094】

ステップＳ２０１からステップＳ２０７では、第１実施形態と同様、図２から図８に示すように、第１のパターンを形成する。

【0095】

ステップＳ２０８では、第１実施形態と同様、図９に示すように、スペーサ１５を形成する。

【0096】

ステップＳ２０９では、反射防止膜を形成する。具体的には、図４７に示すように、スペーサ１５上に、例えばスピン塗布により反射防止膜１６を形成する。

【0097】

ステップＳ２１０では、レジスト膜を形成する。具体的には、図４８に示すように、反射防止膜１６上にレジスト膜１７を形成する。

【0098】

ステップＳ２１１では、レジストパターンを形成する。具体的には、図４９に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数のブロック１７ｂを有するレジストパターン１７ａを形成する。

【0099】

ステップＳ２１２では、レジストパターンをスリミング処理する。具体的には、図５０に示すように、例えば熱処理を行うことにより、レジストパターン１７ａのブロック１７ｂを小さくする。

【0100】

ステップＳ２１３では、反射防止膜を除去する。具体的には、図５１に示すように、レジストパターン１７ａをマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、反射防止膜１６を除去する。

【0101】

ステップＳ２１４では、芯材パターンを露出させる。具体的には、図５２に示すように、芯材パターン１２ａが露出するまでスペーサ１５をエッチングする。

【0102】

ステップＳ２１５では、芯材を除去する。具体的には、図５３に示すように、例えばＲＩＥによる異方性エッチングにより、芯材１２を除去する。

【0103】

ステップＳ２１６では、パターン形成対象膜をエッチングする。具体的には、図５４に示すように、レジスト膜１７及びスペーサ１５をマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１をエッチングする。

【0104】

ステップＳ２１７では、スペーサ、反射防止膜及びレジスト膜を除去する。具体的には、図５５に示すように、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１上に残存しているスペーサ１５、反射防止膜１６及びレジスト膜１７を除去する。

【0105】

以上のステップＳ２０９からステップＳ２１７により、第２のパターンを形成することができる。

【0106】

以上に説明したように、本発明の第２実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、１Ｄレイアウトを用いるパターン形成において要求されるカットパターンの位置精度を緩和することができる。

【0107】

［第３実施形態］
本発明の第３実施形態に係る半導体装置の製造方法について説明する。図５６は、本発明の第３実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【0108】

本発明の第３実施形態に係る半導体装置の製造方法は、第１実施形態と同様に、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とを有する。また、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とをこの順で行うことを特徴とする。

【0109】

本発明の第３実施形態に係る半導体装置の製造方法は、第２のパターン形成工程において、反射防止膜を形成するまでに芯材を除去する点で、第１実施形態に係る半導体装置の製造方法と異なる。以下、第１実施形態と異なる点を中心に説明する。

【0110】

第１のパターン形成工程は、芯材パターンを形成する工程（ステップＳ３０１）、芯材パターンをスリミング処理する工程（ステップＳ３０２）、反射防止膜を形成する工程（ステップＳ３０３）、レジスト膜を形成する工程（ステップＳ３０４）、レジストパターンを形成する工程（ステップＳ３０５）、レジストパターンをシュリンク処理する工程（ステップＳ３０６）及び芯材パターンのラインをカットする工程（ステップＳ３０７）を含む。なお、第３実施形態におけるステップＳ３０１、Ｓ３０２、Ｓ３０３、Ｓ３０４、Ｓ３０５、Ｓ３０６及びＳ３０７は、各々、第１実施形態におけるステップＳ１０１、Ｓ１０２、Ｓ１０３、Ｓ１０４、Ｓ１０５、Ｓ１０６及びＳ１０７に対応する。

【0111】

スペーサ形成工程は、スペーサを形成する工程（ステップＳ３０８）を含む。なお、第３実施形態におけるステップＳ３０８は、第１実施形態におけるステップＳ１０８に対応する。

【0112】

第２のパターン形成工程は、芯材パターンを露出させる工程（ステップＳ３０９）、芯材を除去する工程（Ｓ３１０）、反射防止膜を形成する工程（ステップＳ３１１）、レジスト膜を形成する工程（ステップＳ３１２）、レジストパターンを形成する工程（ステップＳ３１３）、レジストパターンをスリミング処理する工程（ステップＳ３１４）、反射防止膜を除去する工程（ステップＳ３１５）、パターン形成対象膜をエッチングする工程（ステップＳ３１６）及びスペーサ・反射防止膜・レジスト膜を除去する工程（ステップＳ３１７）を含む。

【0113】

以下、各々の工程について説明する。図５７から図６５は、本発明の第３実施形態に係る半導体装置の製造方法の各工程を説明するための図である。図５７から図６５における（ａ）の図は各工程における半導体装置の平面図であり、（ｂ）の図は（ａ）の図のＢ−Ｂ線断面図であり、（ｃ）の図は（ａ）の図のＣ−Ｃ線断面図である。

【0114】

なお、以下の各々の工程において用いられる材料としては、例えば第１実施形態と同様の材料とすることができる。

【0115】

ステップＳ３０１からステップＳ３０７では、第１実施形態と同様、図２から図８に示すように、第１のパターンを形成する。

【0116】

ステップＳ３０８では、第１実施形態と同様、図９に示すように、スペーサ１５を形成する。

【0117】

ステップＳ３０９では、芯材パターンを露出させる。具体的には、図５７に示すように、例えばＲＩＥによる異方性エッチングにより、芯材パターン１２ａが露出するまでスペーサ１５をエッチングする。

【0118】

ステップＳ３１０では、芯材を除去する。具体的には、図５８に示すように、例えばＲＩＥによる異方性エッチングにより、芯材１２を除去する。

【0119】

ステップＳ３１１では、反射防止膜を形成する。具体的には、図５９に示すように、スペーサ１５が形成されたパターン形成対象膜１１上に、例えばスピン塗布により反射防止膜１６を形成する。

【0120】

ステップＳ３１２では、レジスト膜を形成する。具体的には、図６０に示すように、反射防止膜１６上にレジスト膜１７を形成する。

【0121】

ステップＳ３１３では、レジストパターンを形成する。具体的には、図６１に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定の位置に複数のブロック１７ｂを有するレジストパターン１７ａを形成する。

【0122】

ステップＳ３１４では、レジストパターンをスリミング処理する。具体的には、図６２に示すように、例えば熱処理を行うことにより、レジストパターン１７ａのブロック１７ｂを小さくする。

【0123】

ステップＳ３１５では、反射防止膜を除去する。具体的には、図６３に示すように、レジストパターン１７ａをマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、反射防止膜１６を除去する。

【0124】

ステップＳ３１６では、パターン形成対象膜をエッチングする。具体的には、図６４に示すように、スペーサ１５及びレジスト膜１７をマスクとして用いて、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１をエッチングする。

【0125】

ステップＳ３１７では、スペーサ、反射防止膜及びレジスト膜を除去する。具体的には、図６５に示すように、例えばＲＩＥによる異方性エッチングにより、パターン形成対象膜１１上に残存しているスペーサ１５、反射防止膜１６及びレジスト膜１７を除去する。

【0126】

以上のステップＳ３０９からステップＳ３１７により、第２のパターンを形成することができる。

【0127】

以上に説明したように、本発明の第３実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、１Ｄレイアウトを用いるパターン形成において要求されるカットパターンの位置精度を緩和することができる。

【0128】

［第４実施形態］
本発明の第４実施形態に係る半導体装置の製造方法について説明する。図６６は、本発明の第４実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【0129】

本発明の第４実施形態に係る半導体装置の製造方法は、第１実施形態と同様に、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とを有する。また、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とをこの順で行うことを特徴とする。

【0130】

本発明の第４実施形態に係る半導体装置の製造方法は、第１のパターン形成工程において、予めホールを有する芯材を形成する点で、第１実施形態に係る半導体装置の製造方法と異なる。以下、第１実施形態と異なる点を中心に説明する。

【0131】

第１のパターン形成工程は、芯材パターンを形成する工程（ステップＳ４０１）、芯材パターンをスリミング処理する工程（ステップＳ４０２）、レジスト膜を形成する工程（ステップＳ４０３）、レジストパターンを形成する工程（ステップＳ４０４）、レジストパターンをスリミング処理する工程（ステップＳ４０５）、芯材を除去する工程（Ｓ４０６）及びレジスト膜を除去する工程（ステップＳ４０７）を含む。

【0132】

スペーサ形成工程は、スペーサを形成する工程（ステップＳ４０８）を含む。なお、第４実施形態におけるステップＳ４０８は、第１実施形態におけるステップＳ１０８に対応する。

【0133】

第２のパターン形成工程は、芯材パターンを露出させる工程（ステップＳ４０９）、反射防止膜を形成する工程（ステップＳ４１０）、レジスト膜を形成する工程（ステップＳ４１１）、レジストパターンを形成する工程（ステップＳ４１２）、レジストパターンをスリミング処理する工程（ステップＳ４１３）、反射防止膜を除去する工程（ステップＳ４１４）、芯材を除去する工程（ステップＳ４１５）、パターン形成対象膜をエッチングする工程（ステップＳ４１６）及びスペーサ・反射防止膜・レジスト膜を除去する工程（ステップＳ４１７）を含む。なお、第４実施形態におけるステップＳ４０９、Ｓ４１０、Ｓ４１１、Ｓ４１２、Ｓ４１３、Ｓ４１４、Ｓ４１５、Ｓ４１６及びＳ４１７は、各々、第１実施形態におけるステップＳ１０９、Ｓ１１０、Ｓ１１１、Ｓ１１２、Ｓ１１３、Ｓ１１４、Ｓ１１５、Ｓ１１６及びＳ１１７に対応する。

【0134】

以下、各々の工程について説明する。図６７から図７３は、本発明の第４実施形態に係る半導体装置の製造方法の各工程を説明するための図である。図６７から図７３における（ａ）の図は各工程における半導体装置の平面図であり、（ｂ）の図は（ａ）の図のＢ−Ｂ線断面図であり、（ｃ）の図は（ａ）の図のＣ−Ｃ線断面図である。

【0135】

なお、以下の各々の工程において用いられる材料としては、例えば第１実施形態と同様の材料とすることができる。

【0136】

ステップＳ４０１では、芯材パターンを形成する。具体的には、まず、パターン形成対象膜１１上に、例えばＣＶＤにより芯材１２を形成する。その後、図６７に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、開口部１２ｈを有する芯材パターン１２ａを形成する。

【0137】

ステップＳ４０２では、芯材パターンをシュリンク処理する。具体的には、図６８に示すように、例えば原子層堆積（ＡＬＤ：Atomic Layer deposition）によるＳｉＯ_２膜を形成することにより、芯材パターン１２ａの開口部１２ｈを小さくする。

【0138】

ステップＳ４０３では、レジスト膜を形成する。具体的には、図６９に示すように、芯材パターン１２ａが形成されたパターン形成対象膜１１上にレジスト膜１４を形成する。

【0139】

ステップＳ４０４では、レジストパターンを形成する。具体的には、図７０に示すように、例えば波長１９３ｎｍのＡｒＦの露光及び現像により、所定間隔のスペースを隔てて整列されたラインを含むラインアンドスペース形状にパターニングされたレジストパターン１４ａを形成する。ラインアンドスペース形状の線幅／線間としては、例えば４０ｎｍ／４０ｎｍとすることができる。

【0140】

ステップＳ４０５では、レジストパターンをスリミング処理する。具体的には、図７１に示すように、例えば熱処理を行うことにより、レジスト膜１４に形成されたラインアンドスペース形状の線幅を細くする。スリミング処理後のラインアンドスペース形状の線幅／線間としては、例えば２０ｎｍ／６０ｎｍとすることができる。

【0141】

ステップＳ４０６では、芯材を除去する。具体的には、図７２に示すように、例えばレジストパターン１４ａをマスクとして用いて、ＲＩＥによる異方性エッチングにより、芯材１２を除去する。

【0142】

ステップＳ４０７では、レジスト膜を除去する。具体的には、図７３に示すように、パターン形成対象膜１１上又は芯材１２上に残存しているレジスト膜１４を除去する。

【0143】

以上のステップＳ４０１からステップＳ４０７により、一部が分離されたラインを含む第１のパターンを形成することができる。

【0144】

ステップＳ４０８では、第１実施形態と同様、図９に示すように、スペーサ１５を形成する。

【0145】

ステップＳ４０９からステップＳ４１７では、第１実施形態と同様、図１０から図１８に示すように、第２のパターンを形成することができる。

【0146】

以上に説明したように、本発明の第４実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、１Ｄレイアウトを用いるパターン形成において要求されるカットパターンの位置精度を緩和することができる。

【0147】

［第５実施形態］
本発明の第５実施形態に係る半導体装置の製造方法について説明する。図７４は、本発明の第５実施形態に係る半導体装置の製造方法を例示するフローチャートである。

【0148】

本発明の第５実施形態に係る半導体装置の製造方法は、第１実施形態と同様に、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とを有する。また、第１のパターン形成工程と、スペーサ形成工程と、第２のパターン形成工程とをこの順で行うことを特徴とする。

【0149】

本発明の第５実施形態に係る半導体装置の製造方法は、第１のパターン形成工程が第４実施形態の第１のパターン形成工程と同一であり、第２のパターン形成工程が第２実施形態の第２のパターン形成工程と同一である。

【0150】

第１のパターン形成工程は、芯材パターンを形成する工程（ステップＳ５０１）、芯材パターンをスリミング処理する工程（ステップＳ５０２）、レジスト膜を形成する工程（ステップＳ５０３）、レジストパターンを形成する工程（ステップＳ５０４）、レジストパターンをスリミング処理する工程（ステップＳ５０５）、芯材を除去する工程（Ｓ５０６）及びレジスト膜を除去する工程（ステップＳ５０７）を含む。なお、第５実施形態におけるステップＳ５０１、Ｓ５０２、Ｓ５０３、Ｓ５０４、Ｓ５０５、Ｓ５０６及びＳ５０７は、各々、第４実施形態におけるステップＳ４０１、Ｓ４０２、Ｓ４０３、Ｓ４０４、Ｓ４０５、Ｓ４０６及びＳ４０７に対応する。

【0151】

スペーサ形成工程は、スペーサを形成する工程（ステップＳ５０８）を含む。なお、第５実施形態におけるステップＳ５０８は、第１実施形態におけるステップＳ１０８に対応する。

【0152】

第２のパターン形成工程は、反射防止膜を形成する工程（ステップＳ５０９）、レジスト膜を形成する工程（ステップＳ５１０）、レジストパターンを形成する工程（ステップＳ５１１）、レジストパターンをスリミング処理する工程（ステップＳ５１２）、反射防止膜を除去する工程（ステップＳ５１３）、芯材パターンを露出させる工程（ステップＳ５１４）、芯材を除去する工程（ステップＳ５１５）、パターン形成対象膜をエッチングする工程（ステップＳ５１６）及びスペーサ・反射防止膜・レジスト膜を除去する工程（ステップＳ５１７）を含む。なお、第５実施形態におけるステップＳ５０９、Ｓ５１０、Ｓ５１１、Ｓ５１２、Ｓ５１３、Ｓ５１４、Ｓ５１５、Ｓ５１６及びＳ５１７は、各々、第２実施形態におけるステップＳ２０９、Ｓ２１０、Ｓ２１１、Ｓ２１２、Ｓ２１３、Ｓ２１４、Ｓ２１５、Ｓ２１６及びＳ２１７に対応する。

【0153】

以上に説明したように、本発明の第５実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様に、１Ｄレイアウトを用いるパターン形成において要求されるカットパターンの位置精度を緩和することができる。

【0154】

以上、本発明の好ましい実施形態について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0155】

１１ パターン形成対象膜
１２ 芯材
１２ａ 芯材パターン
１３，１６ 反射防止膜
１４，１７ レジスト膜
１４ａ，１７ａ レジストパターン
１５ スペーサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【図71】

【図72】

【図73】

【図74】