特許 6256285 シリコン単結晶ウェーハの評価方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6256285

(24)【登録日】2017年12月15日

(45)【発行日】2018年1月10日

(54)【発明の名称】シリコン単結晶ウェーハの評価方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20171227BHJP

【ＦＩ】

   H01L21/66 L

【請求項の数】6

【全頁数】8

(21)【出願番号】特願2014-207533(P2014-207533)

(22)【出願日】2014年10月8日

(65)【公開番号】特開2016-76662(P2016-76662A)

(43)【公開日】2016年5月12日

【審査請求日】2016年10月17日

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(72)【発明者】

【氏名】久米 史高

【審査官】 堀江 義隆

(56)【参考文献】

【文献】 特開２０１２−２２７２１６（ＪＰ，Ａ）

【文献】 特開平０８−１９４０１２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６６

(57)【特許請求の範囲】

【請求項1】

シリコン単結晶ウェーハをＣ−Ｖ特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのＣ−Ｖ特性を測定するシリコン単結晶ウェーハの評価方法であって、
前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらＣ−Ｖ特性を測定する工程と、
を有することを特徴とするシリコン単結晶ウェーハの評価方法。

【請求項2】

前記測定されたＣ−Ｖ特性から、前記シリコン単結晶ウェーハの抵抗率を求める工程を有することを特徴とする請求項１に記載のシリコン単結晶ウェーハの評価方法。

【請求項3】

前記シリコン単結晶ウェーハは、シリコンエピタキシャル層とシリコン単結晶基板を有するシリコンエピタキシャルウェーハであり、前記導電性クッションの抵抗率が前記シリコン単結晶基板の抵抗率以下であることを特徴とする請求項１又は請求項２に記載のシリコン単結晶ウェーハの評価方法。

【請求項4】

前記導電性クッションとして、抵抗率が０．０１［Ω・ｃｍ］以下のものを用いることを特徴とする請求項１から請求項３のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。

【請求項5】

前記導電性クッションとして、シリコーンゴムを主成分とするものを用いることを特徴とする請求項１から請求項４のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。

【請求項6】

前記導電性ペーストとして、銀ペーストを用いることを特徴とする請求項１から請求項５のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はシリコン単結晶ウェーハの評価方法に関し、より詳しくは、Ｃ−Ｖ特性を用いるシリコン単結晶ウェーハの抵抗率評価方法に関する。

【背景技術】

【0002】

従来、シリコン単結晶ウェーハの抵抗率を測定する方法として、Ｃ−Ｖ（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ）特性を測定する方法が知られている。Ｃ−Ｖ特性を測定するには、先ず試料となるシリコン単結晶ウェーハの表面に、例えば金電極を用いてショットキー接合を形成し、次に試料をＣ−Ｖ特性測定装置のウェーハステージに固定し、そして電極に逆バイアス電圧を連続的に変化させながら印加することにより、シリコン単結晶ウェーハの内部に空乏層を拡げて容量を変化させる。

【0003】

精度の高いＣ−Ｖ特性を得るためには、試料とウェーハステージとの接触抵抗を低く保つ必要がある。例えば特許文献１には、裏面側にポリシリコン膜（ＰＢＳ）の形成された試料のＰＢＳ上に導電性ペーストを塗布することにより、Ｃ−Ｖプロファイルのばらつきを抑制する方法が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２−２２７２１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に記載の測定方法は、裏面側にポリシリコン膜の形成された試料のＣ−Ｖ特性の測定に用いることができる。しかしながら、この測定方法では、試料の裏面に塗布した導電性ペーストに凹凸があると、試料とウェーハステージとの間に間隙が形成されるので、試料とウェーハステージとの接触抵抗が高くなってしまい、Ｃ−Ｖプロファイルのばらつきがかえって大きくなるという問題がある。

【0006】

本発明は、上記問題点に鑑みてなされたものであって、試料の裏面に導電性ペーストを塗布しても、Ｃ−Ｖプロファイルのばらつきを抑制可能なシリコン単結晶ウェーハの評価方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明は、シリコン単結晶ウェーハをＣ−Ｖ特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのＣ−Ｖ特性を測定するシリコン単結晶ウェーハの評価方法であって、
前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらＣ−Ｖ特性を測定する工程と、
を有することを特徴とするシリコン単結晶ウェーハの評価方法を提供する。

【0008】

このように、ウェーハステージ上に導電性クッションを載置し、導電性クッション上にシリコン単結晶ウェーハの導電性ペースト面を密着させ、導電性クッションと導電性ペーストを介してシリコン単結晶ウェーハとウェーハステージとを導通させることにより、導電性ペーストと導電性クッションとの間に間隙が形成されないようにすることができ、精度の高いＣ−Ｖ特性が得られる。これにより、Ｃ−Ｖプロファイルのばらつきを従来よりも抑制することができる。

【0009】

このとき、前記測定されたＣ−Ｖ特性から、前記シリコン単結晶ウェーハの抵抗率を求める工程を有することが好ましい。
このような精度の高いＣ−Ｖ特性からシリコン単結晶ウェーハの抵抗率を求めることにより、ばらつきを従来よりも抑制したＣ−Ｖプロファイルを得ることができる。

【0010】

このとき、前記シリコン単結晶ウェーハは、シリコンエピタキシャル層とシリコン単結晶基板を有するシリコンエピタキシャルウェーハであり、前記導電性クッションの抵抗率が前記シリコン単結晶基板の抵抗率以下であることが好ましい。
このような導電性クッションの抵抗率とすることにより、ウェーハステージと導電性ペーストの間に導電性クッションを挟んでも、導電性クッションの抵抗の影響がＣ−Ｖ特性へ現れることを防ぎ、シリコンエピタキシャルウェーハの精度の高いＣ−Ｖ特性を得ることができる。

【0011】

このとき、前記導電性クッションとして、抵抗率が０．０１［Ω・ｃｍ］以下のものを用いることが好ましい。
このような抵抗率の導電性クッションを用いることにより、導電性クッションの抵抗の影響がＣ−Ｖ特性へ現れることを確実に防ぎ、精度の高いＣ−Ｖ特性を得ることができる。

【0012】

このとき、前記導電性クッションとして、シリコーンゴムを主成分とするものを用いることが好ましい。
このようにシリコーンゴムを主成分とする導電性クッションを用いることにより、導電性ペーストと導電性クッションの間に間隙ができることを防ぎ、導電性ペーストと導電性クッションの間の接触抵抗を低く保つことができ、精度の高いＣ−Ｖ特性が得られ、Ｃ−Ｖプロファイルのばらつきを従来よりも抑制することができる。

【0013】

このとき、前記導電性ペーストとして、銀ペーストを用いることが好ましい。
このように銀ペーストを用いることにより、容易に導電性ペーストの膜を形成でき、導電性クッションと併せて用いることにより、精度の高いＣ−Ｖ特性が得られ、Ｃ−Ｖプロファイルのばらつきを従来よりも抑制することができる。

【発明の効果】

【0014】

以上のように、本発明によれば、精度の高いＣ−Ｖ特性が得られ、Ｃ−Ｖプロファイルのばらつきを従来よりも抑制することができる。

【図面の簡単な説明】

【0015】

【図1】本発明のシリコン単結晶ウェーハの評価方法に用いるＣ−Ｖ特性測定装置と装置に載置されたシリコン単結晶ウェーハを示す概略図である。

【図2】本発明の実施例におけるシリコン単結晶ウェーハの表面からの深さと抵抗率の関係を表すＣ−Ｖプロファイルである。

【図3】比較例におけるシリコン単結晶ウェーハの表面からの深さと抵抗率の関係を表すＣ−Ｖプロファイルである。

【発明を実施するための形態】

【0016】

以下、本発明をより詳細に説明する。
上記のように、シリコン単結晶ウェーハのＣ−Ｖ特性を測定するシリコン単結晶ウェーハの評価方法において、シリコン単結晶ウェーハの裏面に塗布された導電性ペーストと、Ｃ−Ｖ特性測定装置のウェーハステージとの接触抵抗を低く保ち、精度の高いＣ−Ｖ特性を得ることができ、それによりＣ−Ｖプロファイルのばらつきを抑制することができるシリコン単結晶ウェーハの抵抗率評価方法が求められている。

【0017】

本発明者は、上記目的を達成するために鋭意検討を行った結果、シリコン単結晶ウェーハをＣ−Ｖ特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのＣ−Ｖ特性を測定するシリコン単結晶ウェーハの評価方法であって、
前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらＣ−Ｖ特性を測定する工程と、
を有するシリコン単結晶ウェーハの評価方法が、上記課題を解決できることを見出し、本発明を完成させた。

【0018】

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のシリコン単結晶ウェーハの抵抗率評価方法に用いるＣ−Ｖ特性測定装置１０と装置に載置されたシリコン単結晶ウェーハを示す概略図である。先ず、シリコン単結晶基板１上にシリコンエピタキシャル層２を気相成長したシリコン単結晶ウェーハ（シリコンエピタキシャルウェーハ）３を準備する。シリコン単結晶ウェーハ３は、円盤状のものに限らず、所望の大きさに劈開して短冊状もしくはチップ状にしたものでもよい。

【0019】

次に、シリコン単結晶ウェーハ３の表面に形成された酸化膜を除去するために、フッ酸（ＨＦ）処理、リンス及び乾燥を行う。そして、シリコンエピタキシャル層２の主表面に、例えば金（Ａｕ）を蒸着させて電極４を形成する（電極形成工程）。

【0020】

続いて、シリコン単結晶ウェーハ３の主裏面に導電性ペースト５を塗布する（塗布工程）。導電性ペーストとは、アクリル系の樹脂をベースとして銀粒子、ニッケル粒子、あるいはカーボンブラック等を分散し、トルエンやキシレン等の有機溶剤又は水を加えて希釈したものである。

【0021】

導電性ペースト５を塗布すると、塗布された導電性ペースト５の表面に凹凸８が形成されるので、シリコン単結晶基板１の主裏面とウェーハステージ６との間に間隙が形成され、かえってシリコン単結晶基板１とウェーハステージ６との間の接触抵抗に対応する抵抗が高くなってしまうことがあり、Ｃ−Ｖプロファイルのばらつきが大きくなる。

【0022】

そこで、導電性クッション７をシリコン単結晶ウェーハ３よりも広くウェーハステージ６上に載置し、導電性クッション７にシリコン単結晶ウェーハ３を密着させる。導電性クッション７は、シリコン単結晶基板１の抵抗率以下であること、具体的には０．０１［Ω・ｃｍ］以下であることが好ましい。また、導電性クッション７は、銀やカーボンを練りこんだシリコーンゴムを主成分とするものを用いると、適度なクッション性を確保でき好ましい。その厚さは０．２［ｍｍ］以上０．７５［ｍｍ］以下であることが好ましい。

【0023】

シリコーンゴムを主成分とする導電性クッション７の厚さが０．２［ｍｍ］よりも薄い場合、導電性ペースト５の表面に形成される凹凸８を十分に吸収することができなくなる。逆に０．７５［ｍｍ］よりも厚くなると、導電性クッション７の抵抗が無視できないほど大きくなり、Ｃ−Ｖ特性を測定して得られるシリコン単結晶ウェーハ３の抵抗率に影響を与えるので、好ましくない。

【0024】

導電性クッション７上に、導電性ペースト５を塗布したシリコン単結晶ウェーハ３を載置して密着させると、導電性ペースト５の表面に凹凸８が形成されていても、導電性クッション７が変形して導電性ペースト５の表面に形成された凹凸８を埋めるので、導電性ペースト５と導電性クッション７を介して、シリコン単結晶ウェーハ３とウェーハステージ６との間の接触抵抗に対応する抵抗を十分に低く保ちながら導通させることができる。

【0025】

そして、電極４を介してシリコン単結晶ウェーハ３にバイアス電圧を印加させると、電極４直下のシリコン単結晶ウェーハ３内に空乏層が拡がる。電極４にバイアス電圧Ｖを連続的に変化させながら印加し、シリコン単結晶ウェーハ３の内部に空乏層を拡げて容量Ｃを変化させつつ計測すると、次のバイアス電圧Ｖと空乏層の容量Ｃの関係から、シリコン単結晶ウェーハ３の主表面からの深さＷにおける不純物濃度Ｎ（Ｗ）を算出することができる。
Ｗ＝Ａε_０ε_Ｓｉ／Ｃ ・・・（１）
Ｎ（Ｗ）＝２／（ｑε_０ε_ＳｉＡ^２）＊｛ｄ（Ｃ^−２）／ｄＶ｝^−１・・・（２）
ここで、Ａは電極面積、ε_０は真空誘電率、ε_ＳｉはＳｉの比誘電率、ｑは電子の電荷量である。

【0026】

得られた不純物濃度をＡＳＴＭ ＳＴＡＮＤＡＲＤＳ Ｆ７２３等の換算式により換算することにより、不純物濃度を抵抗率に換算する。また、シリコン単結晶ウェーハ３内の深さＷならびに、深さＷにおける抵抗率の関係をグラフにプロットすると、Ｃ−Ｖプロファイルを得ることができる。

【0027】

以上、本発明の実施態様を詳細に説明したが、以下にまとめを記載する。
シリコン単結晶基板１の裏面にＰＢＳ（ポリバックシール）やＳＢ（サンドブラスト）が形成されたシリコン単結晶ウェーハ３、あるいはシリコン単結晶基板１の抵抗率が０．０２［Ω・ｃｍ］より高いシリコン単結晶ウェーハ３は、導電性ペーストの典型的な抵抗率が０．６×１０^−４〜１０×１０^−４［Ω・ｃｍ］なので、シリコン単結晶ウェーハ３の主裏面に導電性ペースト５を塗布することにより、ウェーハステージ６との接触抵抗を下げることができる。

【0028】

また、シリコンエピタキシャル層２の抵抗率が０．２［Ω・ｃｍ］より低い場合も、シリコン単結晶ウェーハ３の主裏面に導電性ペースト５を塗布することによりバイアス電圧印加時のリークを抑えることができる。

【0029】

しかし、シリコン単結晶ウェーハ３の主裏面に導電性ペースト５を塗布すると、その表面に凹凸８が形成されるので、シリコン単結晶ウェーハ３とウェーハステージ６との間に間隙ができてしまい、良好な接触を保ち難くなる。そこで、導電性クッション７をシリコン単結晶ウェーハ３とウェーハステージ６の間に載置し、導電性クッション７にシリコン単結晶ウェーハ３を密着させる。すると、導電性ペースト５の表面に形成された凹凸８を導電性クッション７が埋めるので、導電性ペースト５と導電性クッション７を介して、シリコン単結晶ウェーハ３とウェーハステージ６との間の接触抵抗に対応する抵抗を十分に低く保ちながら導通させることができる。

【0030】

ただし、導電性クッション７の抵抗率が高い場合はＣ-Ｖ特性に影響が出るので、シリコン単結晶基板１の抵抗率以下のもの、好ましくは０．０１［Ω・ｃｍ］以下のものを用いる。また、導電性クッション７が厚い場合も、抵抗が大きくなり、Ｃ-Ｖ特性に影響が出る。逆に導電性クッション７が薄いと、凹凸８を十分に吸収することができない。そこで、銀やカーボンを練りこんだシリコーンゴムを主成分とするものを導電性クッション７として用いる場合は、その厚さが０．２［ｍｍ］以上０．７５［ｍｍ］以下のものを用いるのが好ましい。

【実施例】

【0031】

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

【0032】

（実施例）
シリコンエピタキシャル層２の抵抗率が約０．１［Ω・ｃｍ］で、シリコン単結晶基板１の裏面にＰＢＳ（ポリバックシール）の形成されたｎ型シリコンエピタキシャルウェーハ（シリコン単結晶ウェーハ３）を準備し、このシリコン単結晶ウェーハ３をフッ酸（ＨＦ）処理、リンス及び乾燥し、表面の酸化膜を除去した。次に、シリコンエピタキシャル層２の表面に、金（Ａｕ）を蒸着させて電極４を形成した。続いて、銀粒子を分散した導電性ペースト５をシリコン単結晶基板１の裏面にＰＢＳの上から塗布した。

【0033】

そして、抵抗率８×１０^−３［Ω・ｃｍ］、厚さ０．３［ｍｍ］の導電性クッション７をシリコン単結晶ウェーハ３よりも広くウェーハステージ６上に載置し、導電性クッション７にシリコン単結晶ウェーハ３を密着させた。さらに、電極４を介してシリコン単結晶ウェーハ３にバイアス電圧を印加し、Ｃ−Ｖ特性を得た。この測定を３回繰り返し、得られたＣ−Ｖ特性からシリコン単結晶ウェーハ３の主表面からの深さと抵抗率の関係を表すＣ−Ｖプロファイル求め、その結果を図２に示した。

【0034】

図２に示すように、３回の繰返し測定により得られたＣ−Ｖプロファイルはほぼ重複しており、ばらつきが十分に抑制されたＣ−Ｖプロファイルを得ることができた。このとき、シリコン単結晶ウェーハ３の主表面からの深さ０．３［μｍ］における抵抗率のばらつき［％］を次式（３）から求めると、０．３９［％］であった。
ばらつき＝（最大値−最小値）÷（最大値＋最小値）×１００・・・（３）

【0035】

（比較例）
シリコンエピタキシャル層２の抵抗率が約０．１［Ω・ｃｍ］で、シリコン単結晶基板１の裏面にＰＢＳ（ポリバックシール）の形成されたｎ型シリコンエピタキシャルウェーハ（シリコン単結晶ウェーハ３）を準備し、導電性クッション７を用いないこと以外は実施例と同様にしてＣ−Ｖプロファイル求め、その結果を図３に示した。シリコン単結晶ウェーハ３の主表面からの深さ０．３［μｍ］における抵抗率のばらつきは１．７０［％］であり、実施例と比べてばらつきが大きかった。

【0036】

上記に示したように、導電性クッションを用いることで、Ｃ−Ｖプロファイルのばらつきを抑制することができることが、図２と図３のＣ−Ｖプロファイルの比較から明確に分かる。また、導電性クッション７を用いることにより、用いない場合に比べて、シリコン単結晶ウェーハ３の主表面からの深さ０．３［μｍ］における抵抗率のばらつきを、１．７０［％］から０．３９［％］へと大きく減少させることができ、Ｃ−Ｖプロファイルのばらつきの抑制効果が定量的に確認できた。

【0037】

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【符号の説明】

【0038】

１…シリコン単結晶基板、 ２…シリコンエピタキシャル層、
３…シリコン単結晶ウェーハ、 ４…電極、 ５…導電性ペースト、
６…ウェーハステージ、 ７…導電性クッション、 ８…凹凸、
１０…Ｃ−Ｖ特性測定装置。

【図1】

【図2】

【図3】