特許 6261523 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6261523

(24)【登録日】2017年12月22日

(45)【発行日】2018年1月17日

(54)【発明の名称】電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20180104BHJP

   H01L 29/778 20060101ALI20180104BHJP

   H01L 29/812 20060101ALI20180104BHJP

   H01L 21/20 20060101ALI20180104BHJP

   H01L 21/336 20060101ALI20180104BHJP

   H01L 29/78 20060101ALI20180104BHJP

【ＦＩ】

   H01L29/80 H

   H01L21/20

   H01L29/78 301B

   H01L29/78 301F

【請求項の数】2

【全頁数】14

(21)【出願番号】特願2015-2047(P2015-2047)

(22)【出願日】2015年1月8日

(65)【公開番号】特開2016-127223(P2016-127223A)

(43)【公開日】2016年7月11日

【審査請求日】2016年7月22日

【審判番号】不服2017-8491(P2017-8491/J1)

【審判請求日】2017年6月12日

【早期審理対象出願】

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(73)【特許権者】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(74)【代理人】

【識別番号】100194881

【弁理士】

【氏名又は名称】小林 俊弘

(72)【発明者】

【氏名】萩本 和徳

(72)【発明者】

【氏名】篠宮 勝

(72)【発明者】

【氏名】土屋 慶太郎

(72)【発明者】

【氏名】後藤 博一

(72)【発明者】

【氏名】佐藤 憲

(72)【発明者】

【氏名】鹿内 洋志

【合議体】

【審判長】 鈴木 匡明

【審判官】 加藤 浩一

【審判官】 須藤 竜也

(56)【参考文献】

【文献】 国際公開第２０１１／０１６３０４（ＷＯ，Ａ１）

【文献】 特開２０１３−４２０３２（ＪＰ，Ａ）

【文献】 特開２０１１−１１４２６７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L21/20

H01L21/336

H01L21/338

H01L29/76

H01L29/778

H01L29/812

(57)【特許請求の範囲】

【請求項1】

Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程であって、
前記ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程と、
前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程であって、
前記ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程と、
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と、
前記チャネル層上にバリア層をエピタキシャル成長させる工程と、
前記バリア層上にキャップ層をエピタキシャル成長させる工程と
を有することを特徴とする電子デバイス用エピタキシャル基板の製造方法。

【請求項2】

Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程であって、
前記ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程と、
前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程であって、
前記ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程と、
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と、
前記チャネル層上にバリア層をエピタキシャル成長させる工程と、
前記バリア層上にキャップ層をエピタキシャル成長させる工程と、
前記キャップ層上に電極を形成する工程と
を有することを特徴とする電子デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子デバイス用エピタキシャル基板、電子デバイス、電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法に関する。

【背景技術】

【0002】

電子デバイス用化合物半導体エピタキシャルウェーハの製造技術に関して、Ｓｉ基板上にＧａＮ膜をエピタキシャル成長させた半導体エピタキシャルウェーハについて、その電気特性、特に縦方向でのリーク電流を改善できるような製造方法の検討が行われている。
このような検討において、半導体エピタキシャルウェーハ製造後は、半導体エピタキシャルウェーハ表面にデバイスを作製し、電気特性評価を行っている。

【0003】

従来、エピタキシャル成長を行うには、エピタキシャル成長する下地の表面が平坦な方が好ましいとされてきた。
例えば、特許文献１は初期層のＡｌＮ層の粗さに触れるものであり、ＡｌＮ層に接するシリコン基板の表面粗さＲａを０．２〜１ｎｍとすることで、その上方に成長するＩＩＩ族窒化物半導体の結晶性を向上させることを開示している。しかしながら、特許文献１には電気特性に関しての言及はない。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１−０６６３３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明者らは、上記のようなエピタキシャルウェーハの電気的特性について検討を行い、バッファ層構造のＶピットと縦方向リーク電流特性に相関関係があり、バッファ層構造のＶピットが少ないと、縦方向リーク電流が減少することを見出した。
しかしながら、バッファ層構造のＶピットをどのようにして抑制するかについては、検討の余地があった。

【0006】

本発明は、上記問題点に鑑みてなされたものであって、バッファ層構造のＶピットを抑制し、電子デバイスを作製したときの電流リーク特性を改善することができる電子デバイス用エピタキシャル基板を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明は、Ｓｉ系基板と、該Ｓｉ系基板上に設けられたＡｌＮ初期層と、該ＡｌＮ初期層上に設けられたバッファ層とを有する電子デバイス用エピタキシャル基板であって、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが４ｎｍ以上であることを特徴とする電子デバイス用エピタキシャル基板を提供する。

【0008】

このようにＡｌＮ初期層のバッファ層側の表面の粗さＳａが４ｎｍ以上であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。

【0009】

このとき、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａが８ｎｍ以下であることが好ましい。
このようにＡｌＮ初期層のバッファ層側の表面の粗さＳａが８ｎｍ以下であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを確実に抑制することができる。

【0010】

このとき、前記バッファ層は、前記ＡｌＮ初期層に接しているＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層を含み、前記Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層の前記ＡｌＮ初期層と反対側の表面の粗さＳａが０．６ｎｍ以下であることが好ましい。
このようにＡｌ_ｚＧａ_１−ｚＮ層のＡｌＮ初期層と反対側の表面の粗さＳａが０．６ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。

【0011】

このとき、前記バッファ層は、前記Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層に接し、かつ、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）層とＡｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜ｘ）層とが交互に積層された多層膜を含み、前記多層膜の前記Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層と反対側の表面の粗さＳａが０．３ｎｍ以下であることが好ましい。
このように多層膜のＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層と反対側の表面の粗さＳａが０．３ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。

【0012】

このとき、前記バッファ層上に設けられたチャネル層と、該チャネル層上に設けられたバリア層と、該バリア層上に設けられたキャップ層とをさらに有することが好ましい。
このような構成であれば、電子デバイス用エピタキシャル基板として、好適に用いることができる。

【0013】

また、本発明は、上記の電子デバイス用エピタキシャル基板を用いて作製された電子デバイスであって、前記電子デバイス用エピタキシャル基板上に電極が設けられているものであることを特徴とする電子デバイスを提供する。

【0014】

このような電子デバイスであれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、縦方向リーク電流特性を改善することができる。

【0015】

また、本発明は、Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、前記ＡｌＮ初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程とを有し、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイス用エピタキシャル基板の製造方法を提供する。

【0016】

このような電子デバイス用エピタキシャル基板の製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。

【0017】

また、本発明は、Ｓｉ系基板上にＡｌＮ初期層を形成する工程と、前記ＡｌＮ初期層上にバッファ層を形成する工程と、前記バッファ層上にチャネル層を形成する工程と、前記チャネル層上にバリア層を形成する工程と、前記バリア層上にキャップ層を形成する工程と、前記キャップ層上に電極を形成する工程とを有し、前記ＡｌＮ初期層の前記バッファ層側の表面の粗さＳａを４ｎｍ以上とすることを特徴とする電子デバイスの製造方法を提供する。

【0018】

このような電子デバイスの製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。

【発明の効果】

【0019】

以上のように、本発明によれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。

【図面の簡単な説明】

【0020】

【図1】本発明の電子デバイス用エピタキシャル基板の実施態様の一例を示す断面図である。

【図2】本発明の電子デバイス用エピタキシャル基板のバッファ層の詳細な構成を示す断面図である。

【図3】本発明の電子デバイス用エピタキシャル基板のＡｌＮ初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。

【図4】本発明の電子デバイスの実施態様の一例を示す断面図である。

【図5】本発明の電子デバイス用エピタキシャル基板の製造フローを示す工程断面図である。

【図6】実験例におけるバッファ層構造のＶピット密度とＡｌＮ初期層の表面粗さＳａとの関係を示す図である。

【図7】実験例における縦方向リーク電流とＡｌＮ初期層の表面粗さＳａとの関係を示す図である。

【図8】実施例におけるＡｌＮ初期層成長後のＡｌＮ初期層の表面の写真を示す図である。

【図9】実施例におけるＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層（第１の層）成長後のＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）層（第１の層）の表面の写真を示す図である。

【図10】実施例における第１多層膜成長後の第１多層膜の表面の写真を示す図である。

【図11】比較例におけるＡｌＮ初期層成長後のＡｌＮ初期層の表面の写真を示す図である。

【図12】比較例の電子デバイス用エピタキシャル基板のＡｌＮ初期層及びバッファ層の表面粗さも含めた詳細な構成を示す断面図である。

【図13】バッファ層構造のＶピットを説明するための断面図である。

【図14】バッファ層構造のＶピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。

【図15】縦方向リーク電流特性を示す図である。

【図16】バッファ層構造のＶピットの数と縦方向リーク電流との関係を示す図である。

【発明を実施するための形態】

【0021】

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、本発明者らは、Ｓｉ基板上にＧａＮ膜をエピタキシャル成長させたエピタキシャルウェーハの電気的特性について検討を行った。その検討において、縦方向リーク電流特性の悪いものから、良いものまでを任意に選び、それぞれのウェーハを２分割し、一方の２分割ウェーハで縦方向リーク電流特性評価を行い、他方の２分割ウェーハで故障解析（断面観察）を行った。

【0022】

故障解析は、エピタキシャルウェーハを劈開し、その断面をＳＥＭの倍率を２５ｋとしてバッファ層構造のＶピットを観察することで行った。
ここで、バッファ層構造のＶピットについて説明する。本来、バッファ層の各層は、基板に対して平行に積層されなければならない。「Ｖピット」とは、基板に対して平行ではなく一部に窪みができて、多層膜やＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）挿入層が平らになっていない部分（図１３の楕円で囲んだ部分）をいう。
各ウェーハについて、隣り合わない任意の５点（すなわち、少し離した５箇所）を観察して、バッファ層構造のＶピットの数を数えた（図１３、図１４参照）。
ここで、図１３はバッファ層構造のＶピットを説明するための断面図であり、図１４はバッファ層構造のＶピットが生じている電子デバイス用エピタキシャル基板を示す断面図である。また、図１３、図１４において、電子デバイス用エピタキシャル基板１００は、Ｓｉ基板１１２と、Ｓｉ基板１１２上に設けられたＡｌＮ初期層１１３と、ＡｌＮ初期層１１３上に設けられたバッファ層１１４を有している。バッファ層１１４は、Ａｌ_ｚＧａ_１−ｚＮからなる第１の層１１４ａと、第１の多層膜１１５’とが積層され、第１の多層膜１１５’上にさらに、Ａｌ_αＧａ_１−αＮ（０≦α＜１）挿入層１１４ｄと、第２の多層膜１１５とが交互に積層されることにより形成されている。電子デバイス用エピタキシャル基板１００は、バッファ層１１４上に設けられた高抵抗層１１６と、高抵抗層１１６上に設けられたチャネル層１１７と、チャネル層１１７上に設けられたバリア層１１８と、バリア層１１８上に設けられたキャップ層１１９をさらに有している。

【0023】

各ウェーハの縦方向リーク電流特性を図１５に示す。図１５には、各ウェーハのバッファ層構造の表面におけるＶピットの数も示されている。図１５をバッファ層構造の表面におけるＶピットの数と縦方向リーク電流との関係に書き直したものが図１６になる。
図１５、図１６からバッファ構造のＶピットの数が増加するに従いリーク電流が増加することがわかる。
従って、縦方向リーク電流特性を改善するには、バッファ層構造のＶピットを抑制する必要がある。

【0024】

そこで、本発明者らは、バッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる電子デバイス用エピタキシャル基板について鋭意検討したところ、ＡｌＮ初期層のバッファ層側の表面の粗さＳａが４ｎｍ以上であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができることを見出し、本発明をなすに至った。

【0025】

まず、図１−３を参照しながら、本発明の電子デバイス用エピタキシャル基板を説明する。
図１に示す本発明の電子デバイス用エピタキシャル基板１０は、Ｓｉ系基板１２と、Ｓｉ系基板１２上に設けられたＡｌＮ初期層１３と、ＡｌＮ初期層１３上に設けられたバッファ層１４を有しており、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａは４ｎｍ以上である。ここで、粗さＳａは２次元の算術的平均粗さＲａを３次元化したものとして定義されるものである。また、Ｓｉ系基板とは、Ｓｉ基板又はＳｉＣ基板である。
図１の電子デバイス用エピタキシャル基板１０は、バッファ層１４上に設けられた高抵抗層１６と、高抵抗層１６上に設けられたチャネル層１７と、チャネル層１７上に設けられたバリア層１８と、バリア層１８上に設けられたキャップ層１９をさらに有することができる。ここで、チャネル層１７とバリア層１８は、能動層２０を形成している。
高抵抗層１６は、例えば、Ｃ又はＦｅを含むＧａＮ層とすることができ、チャネル層１７は、例えば、Ｃ又はＦｅのいずれかが高抵抗層１６よりも少ないＧａＮ層とすることができ、バリア層１８は、例えば、ＡｌＧａＮ層とすることができ、キャップ層１９は、例えば、ＧａＮ層とすることができる。

【0026】

バッファ層１４の詳細な構成を図２に示し、ＡｌＮ初期層１３及びバッファ層１４の表面の粗さＳａも含む詳細な構成を図３に示す。バッファ層１４は、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）からなる第１の層（Ａｌ_ｚＧａ_１−ｚＮ層）１４aと、第１多層膜（多層膜）１５’とが積層されたものとすることができる。第１多層膜１５’は、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）層１４ｂと、Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜ｘ）層１４ｃとが交互に積層されたものとすることができ、複数ペア交互に積層されたものとすることができる。また、図２で示すように、第１多層膜１５’上に挿入層１４ｄと第２多層膜１５とが交互に複数ペア又は単数ペア積層されている（図２では、複数ペア積層されているが、単数ペアであってもよい）。
挿入層１４ｄは、Ａｌ_αＧａ_１−αＮ（０≦α＜１）層とすることができ、第２の多層膜１５はＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）層１４ｂとＡｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜ｘ）層１４ｃとが交互に積層されたものとすることができる。

【0027】

電子デバイス用エピタキシャル基板１０は、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａを４ｎｍ以上とすることで、ＡｌＮ初期層１３の上に形成されるバッファ層１４の構造のＶピットを抑制し、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。

【0028】

この場合、電子デバイス用エピタキシャル基板１０において、ＡｌＮ初期層１３表面の粗さＳａが８ｎｍ以下であることが好ましい。
このようにＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａが４ｎｍ以上８ｎｍ以下であれば、ＡｌＮ初期層１３の上に形成されるバッファ層１４の構造のＶピットを確実に抑制することができる。

【0029】

電子デバイス用エピタキシャル基板１０において、ＡｌＮ初期層１３と接しているＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）からなる第１の層１４ａのＡｌＮ初期層１３と反対側の表面の粗さＳａが、０．６ｎｍ以下であることが好ましい。
このように第１の層１４ａのＡｌＮ初期層１３と反対側の表面の粗さＳａが０．６ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性を効果的に改善することができる。

【0030】

電子デバイス用エピタキシャル基板１０において、第１の層１４ａと接している第１多層膜１５’のＡｌＮ初期層１３と反対側の表面の粗さＳａが、０．３ｎｍ以下であることが好ましい。
このように第１多層膜１５’の第１の層１４ａと反対側の表面の粗さＳａが０．３ｎｍ以下であれば、電子デバイスを作製したときの縦方向リーク電流特性をより効果的に改善することができる。

【0031】

次に、図４を参照しながら、本発明の電子デバイスの実施態様の一例を説明する。
図４の電子デバイス１１は、図１の電子デバイス用エピタキシャル基板１０のチャネル層１７とバリア層１８からなる能動層２０上のキャップ層１９上に、ソース電極２６、ドレイン電極２８、ゲート電極３０を設けたものである。電子デバイス１１において、ソース電極２６及びドレイン電極２８は、ソース電極２６から、チャネル層１７内に形成された二次元電子ガス層２１を介して、ドレイン電極２８に電流が流れるように配置されている。ソース電極２６とドレイン電極２８との間に流れる電流は、ゲート電極３０に印加される電位によってコントロールすることができる。なお、ソース電極２６、ドレイン電極２８は二次元電子ガス層２１と低抵抗接続されていればよく、キャップ層１９を除去した領域、又は、キャップ層１９及びバリア層１８を除去した領域に配置してもよい。
このような電子デバイスであれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットを抑制し、縦方向リーク電流特性を改善することができる。

【0032】

次に、図１−３、５を参照しながら、本発明の電子デバイス用エピタキシャル基板の製造方法の実施態様の一例を説明する。
まず、図５（ａ）に示すように、厚さ１ｍｍ程度のＳｉ系基板１２上に、例えば、ＭＯＶＰＥ法（有機金属気相成長法）により、ＡｌＮ初期層１３を２０〜２００ｎｍの厚さでエピタキシャル成長させる。
ここでＡｌＮ初期層１３の表面の粗さＳａを４ｎｍ以上、好ましくは４ｎｍ以上８ｎｍ以下にする。なお、ＡｌＮ初期層１３の表面を粗くするには、成長温度、ガス流量、ＩＩＩ族元素／Ｖ族元素比を変更することで表面の粗さを調整することができる。

【0033】

次に、図５（ｂ）に示すように、ＡｌＮ初期層１３上に、例えば、ＭＯＶＰＥ法により、バッファ層１４をエピタキシャル成長させる。
具体的には、図２に示すように、厚さ１００〜５００ｎｍ程度のＡｌ_ｚＧａ_１−ｚＮからなる第１の層１４ａと、厚さ３〜７ｎｍ程度のＡｌ_ｘＧａ_１−ｘＮ層１４ｂと厚さ２〜５ｎｍ程度のＡｌ_ｙＧａ_１−ｙＮ層１４ｃとが交互に積層された第１多層膜１５’とを積層し、第１多層膜１５’上にさらに、厚さ１００〜５００ｎｍ程度のＡｌ_αＧａ_１−αＮからなる挿入層１４ｄと、厚さ３〜７ｎｍ程度のＡｌ_ｘＧａ_１−ｘＮ層１４ｂと厚さ２〜５ｎｍ程度のＡｌ_ｙＧａ_１−ｙＮ層１４ｃとが交互に積層された第１多層膜１５と、を交互に積層して、バッファ層１４を形成する。ここで、第１の層１４ａは、第１多層膜１５’、第２多層膜１５を構成する各層よりも厚く形成する。
このとき、ＡｌＮ初期層１３のバッファ層１４側の表面の粗さＳａを上記のように大きくしているので、ＡｌＮ初期層１３上に形成される第１の層１４ａの横方向成長が促進され、第１の層１４ａによるＡｌＮ初期層１３の表面の穴埋めが促進され、その結果、第１の層１４ａ成長後の表面が平坦になり（図３を参照）、第１の層１４ａ上の第１多層膜１５’の平坦性も向上させることができ（図３を参照）、電子デバイスを作製したときの縦方向リーク電流特性を改善することができる。

【0034】

次に、図５（ｃ）に示すように、高抵抗層１６、例えば、Ｃ又はＦｅを含むＧａＮ層、続いて、チャネル層１７、例えば、高抵抗層１６より少なくともＣ又はＦｅが少ないＧａＮ層を、例えばＭＯＶＰＥ法によりエピタキシャル成長させる。

【0035】

次に、バリア層１８、例えば、ＡｌＧａＮ層、その上にキャップ層１９、例えば、ＧａＮ層を、例えばＭＯＶＰＥ法により、エピタキシャル成長させて、図１に示す電子デバイス用エピタキシャル基板１０を製造することができる。
上記のような電子デバイス用エピタキシャル基板の製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、電子デバイスを作製したときの縦方向リーク電流特性が改善される電子デバイス用エピタキシャル基板を製造することができる。

【0036】

次に、本発明の電子デバイスの製造方法の実施態様の一例を説明する。
上記で説明したように、図１の電子デバイス用エピタキシャル基板１０を製造し、さらに、電子デバイス用エピタキシャル基板１０のチャネル層１７とバリア層１８からなる能動層２０上のキャップ層１９上に、ソース電極２６、ドレイン電極２８、ゲート電極３０を形成する。ソース電極２６及びドレイン電極２８は例えば、Ｔｉ／Ａｌの積層膜で形成することができ、ゲート電極３０は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。このようにして、図４に示す電子デバイス１１が得られる。
上記のような電子デバイスの製造方法であれば、ＡｌＮ初期層の上に形成されるバッファ層構造のＶピットが抑制され、縦方向リーク電流特性が改善される電子デバイスを製造することができる。

【実施例】

【0037】

以下、実験例、実施例、及び、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

【0038】

（実験例）
ＡｌＮ初期層表面の粗さを２ｎｍ〜７．５ｎｍの範囲で変えて（６水準作成）、図１に示すような電子デバイス用エピタキシャル基板１０を製造した。バッファ層構造のＶピット密度（箇所／ｃｍ^２）とＡｌＮ初期層表面の粗さＳａとの関係を図６に示す。また、縦方向リーク電流とＡｌＮ初期層表面の粗さＳａとの関係を図７に示す。図６からわかるようにＡｌＮ初期層表面の粗さが４ｎｍ以上でＶピットは無くなり（４ｎｍ以上ではＶピットはほとんどなくなり、図６上にはプロットがない）、図７からわかるようにＡｌＮ初期層上面の粗さが４ｎｍ以上で縦方向リーク電流も改善されている。

【0039】

（実施例）
厚さ１ｍｍ程度のシリコン基板上にＭＯＶＰＥ法によりＡｌＮ初期層１３を１６０ｎｍの厚さで成長させた。ここで、ＡｌＮ初期層を成長温度１１００℃〜１２００℃、例えば、１１３０℃で形成し、ＡｌＮ初期層１３の表面の粗さＳａを４．７９ｎｍとした。
次にバッファ層１４を成長させた。バッファ層１４は厚さ３００ｎｍのＧａＮからなる第１の層１４ａと、第１多層膜１５’とを積層させ、第一多層膜１５’上にさらに、厚さ３００ｎｍのＧａＮからなる挿入層１４ｄと、第２多層膜１５とを交互に積層させた。第１多層膜１５’、第２多層膜１５は、厚さ５ｎｍのＡｌＮ層１４ｂと厚さ３ｎｍのＧａＮ層１４ｃとを交互に積層した。
次にＧａＮからなる高炭素濃度層（高抵抗層１６）、続いて、同じくＧａＮからなる低炭素濃度層（チャネル層１７）を成長させた。続いて、ＡｌＧａＮからなるバリア層１８、その上にＧａＮ層（キャップ層１９）を成長させることで、図１の電子デバイス用エピタキシャル基板１０を製造した。

【0040】

図８にＡｌＮ初期層１３の表面の写真を示す。また、図３にエピタキシャル成長後のバッファ層１４の断面を示す。このようにＡｌＮ初期層１３の表面は凸凹形状であるが、その上の第１の層１４ａの表面は平坦になっているのがわかる。
図９に第１の層１４ａ表面の写真を示す。第１の層１４ａ表面の粗さＳａは、０．６ｎｍ以下になっていた。なお、図９の３つの写真は、異なる３枚のウェーハの写真である。
図１０に第１多層膜１５’表面の写真を示す。第１多層膜１５’表面の粗さＳａは、０．３ｎｍ以下になっていた。なお、図１０の２つの写真は、異なる２枚のウェーハの写真である。
この電子デバイス用エピタキシャル基板に電極を形成し、図４に示す電子デバイス１１を製造し、６００Ｖの電圧をかけて縦方向（厚み方向）リーク電流を測定したところ、４×１０^−９（Ａ）となり、後述する比較例に比べて大幅に縦方向リーク電流を抑制することができた。

【0041】

（比較例）
実施例と同様にして、電子デバイス用エピタキシャル基板１０を製造した。ただし、ＡｌＮ初期層１３を成長温度１２４０℃で形成し、ＡｌＮ初期層の表面の粗さＳａを２．１６ｎｍとし、その他は実施例と同じとした。
図１１にＡｌＮ初期層１３表面の写真を示す。また、図１２にエピタキシャル成長後のＡｌＮ初期層１３及びバッファ層１４の断面を示す。このようにＡｌＮ初期層１３の表面は平らであるが、その上の第１の層１４ａ表面、及び、第１多層膜１５’表面は凸凹形状になっているのがわかる。この半導体エピタキシャルウェーハに電極を形成し、図４に示す電子デバイス１１を製造し、６００Ｖの電圧をかけて縦方向リーク電流を測定したところ、８．６×１０^−６（Ａ）となった。

【0042】

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、第１多層膜１５’、第２多層膜１５はＡｌ組成の傾斜を持たせた単一層であってもよい。又、第２多層膜１５又は挿入層１４は設けなくてもよい。

【符号の説明】

【0043】

１０…電子デバイス用エピタキシャル基板、 １１…電子デバイス、
１２…Ｓｉ系基板、 １３…ＡｌＮ初期層、 １４…バッファ層、
１４ｄ…Ａｌ_αＧａ_１−αＮ（ＧａＮ）挿入層（挿入層）、
１４ａ…第１の層（Ａｌ_ｚＧａ_１−ｚＮ層）、
１４ｂ…Ａｌ_ｘＧａ_１−ｘＮ（ＡｌＮ）層、
１４ｃ…Ａｌ_ｙＧａ_１−ｙＮ（ＧａＮ）層、 １５…第２多層膜、
１５’…第１多層膜（多層膜）、 １６…高抵抗層、 １７…チャネル層、
１８…バリア層、 １９…キャップ層、 ２０…能動層、 ２１…二次元電子ガス層、
２６…ソース電極、 ２８…ドレイン電極、 ３０…ゲート電極、
１００…電子デバイス用エピタキシャル基板、 １１２…Ｓｉ基板、
１１３…ＡｌＮ初期層、 １１４…バッファ層、
１１４ｄ…Ａｌ_αＧａ_１−αＮ挿入層、
１１４ａ…第１の層（Ａｌ_ｚＧａ_１−ｚＮ層）、
１１５…第２多層膜、 １１５’…第１多層膜、 １１６…高抵抗層、
１１７…チャネル層、 １１８…バリア層、 １１９…キャップ層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】