特許 6292166 半導体基板の評価方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6292166

(24)【登録日】2018年2月23日

(45)【発行日】2018年3月14日

(54)【発明の名称】半導体基板の評価方法

(51)【国際特許分類】

   H01L 21/66 20060101AFI20180305BHJP

【ＦＩ】

   H01L21/66 L

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2015-96005(P2015-96005)

(22)【出願日】2015年5月8日

(65)【公開番号】特開2016-213329(P2016-213329A)

(43)【公開日】2016年12月15日

【審査請求日】2017年5月19日

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(72)【発明者】

【氏名】大槻 剛

【審査官】 鈴木 和樹

(56)【参考文献】

【文献】 特開２０１３−１２５８８５（ＪＰ，Ａ）

【文献】 特開２０１１−１００９０９（ＪＰ，Ａ）

【文献】 特開２０１３−８８６９（ＪＰ，Ａ）

【文献】 特開２００８−１４７４６０（ＪＰ，Ａ）

【文献】 特開平１１−３１７２５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６６

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面近傍の電気的特性を評価するための半導体基板の評価方法であって、
前記半導体基板の表面近傍にＰＮ接合を形成する工程と、
前記ＰＮ接合に逆方向電圧（Ｖ）を大きさを変化させながら印加し、その時の逆方向電流を５０℃未満の温度で測定する工程と、
前記逆方向電圧の平方根（ｓｑｒｔ（Ｖ））と前記逆方向電流の関係を表すグラフにおける勾配を算出する工程と、
該算出される勾配から前記半導体基板のリーク電流特性を評価解析する工程を有することを特徴とする半導体基板の評価方法。

【請求項2】

前記測定する温度を２０℃以上４０℃以下の範囲とすることを特徴とする請求項１に記載の半導体基板の評価方法。

【請求項3】

前記半導体基板をシリコンウェーハとすることを特徴とする請求項１又は請求項２に記載の半導体基板の評価方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体基板の表面近傍の電気的特性の評価方法に関し、特に、半導体基板の接合リーク電流特性の評価方法に関する。

【背景技術】

【0002】

ＣＣＤ等の固体撮像素子やメモリ等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。固体撮像素子においては、シリコンウェーハの品質がその特性に大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。シリコンウェーハの表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によるグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥の低減、３）エピタキシャル成長ウェーハ等が開発されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平６−９７２４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のシリコンウェーハの表面品質の電気的特性評価法としては、酸化膜耐圧（ＧＯＩ：Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）評価が用いられてきた。これは、シリコンウェーハ表面に熱酸化によりゲート酸化膜を形成し、この上に電極を形成することで絶縁体であるシリコン酸化膜に電気的ストレスを印加し、この絶縁度合いによりシリコンウェーハ表面品質を評価するものである。すなわち、もとのシリコンウェーハの表面に欠陥や金属不純物が存在すると、これが熱酸化によりシリコン酸化膜に取り込まれるので、酸化膜の耐圧を評価することでシリコンウェーハ表面の結晶品質を評価するものである。

【0005】

これは、実デバイスにおいては、ＭＯＳＦＥＴのゲート酸化膜の信頼性評価であり、これの改善に向けていろいろなウェーハの開発が行われてきた。特に酸化膜耐圧を低下させる主な要因として挙げられるＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）は、Ｇｒｏｗｎ−ｉｎ欠陥を起源としており、このＧｒｏｗｎ−ｉｎ欠陥の低減に関連した研究は、ウェーハ、デバイスの改善に大きく寄与している。しかしながら、ＧＯＩで問題がなくても、デバイスの歩留まりが低下するということは当然ありえるわけで、特に近年、デバイスの高集積化に伴い、このような事象が数多くなってきている。とりわけ固体撮像素子においては、空乏層内の発生電流が製品品質に影響するなど、その原理から考えて、ウェーハ起因のリーク電流を低減する必要性がある。

【0006】

上記の問題を解決するため、シリコンウェーハの開発・改善をさらに進める必要があるが、実際に固体撮像素子などのデバイスを作製し評価してみないと効果の判別が出来ないという問題点があった。そこで、従来のシリコンウェーハ表面の結晶品質を評価する方法として、固体撮像素子の心臓部ともいえる受光部の構造に着目し、ウェーハ面内にＰＮ接合を形成し、このリーク電流を測定することが行われている。

【0007】

測定結果の取り扱い方法（処理方法）としては、所定の逆方向電圧印加時の電流値、すなわちリーク電流値を比較する方法が一般的である。
さらに、特許文献１の図４に示されているように、電流密度（電流値を接合面積で除したもの）と空乏層幅とのプロットを行う方法が知られている。特許文献１では空乏層幅をＣ−Ｖ法にて求めることが記載されており、Ｃ−Ｖ特性から求めた空乏層幅と電流密度をプロットすることが述べられている。しかしイオン注入のように不純物濃度のプロファイルが変化する場合は空乏層幅への換算の際に、どのようにプロファイルを扱うか困難が伴うことがある。また、このプロットの傾き（勾配）からリーク電流の発生成分（発生電流成分）を求め、発生キャリアのライフタイムを求めることができるとされているが、特許文献１では発生成分には変化が見られていない。

【0008】

一方で、固体撮像素子の白キズや暗電流の問題を改善するためにはｐＡレベルでリーク電流を評価する必要があり、これまで一般的に行われているリーク電流を単純に比較する方法では、リーク電流の差が非常に小さくウェーハ間の品質差異を見出すことが極めて困難である。

【0009】

本発明は上記問題点に鑑みてなされたもので、高歩留まりが要求される固体撮像素子等の製品に使用される高品質な半導体基板のリーク電流特性を高い分解能で解析し、半導体基板の結晶品質差を明らかにすることができる半導体基板の評価方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するために、本発明は、半導体基板の表面近傍の電気的特性を評価するための半導体基板の評価方法であって、
前記半導体基板の表面近傍にＰＮ接合を形成する工程と、
前記ＰＮ接合に逆方向電圧（Ｖ）を大きさを変化させながら印加し、その時の逆方向電流を５０℃未満の温度で測定する工程と、
前記逆方向電圧の平方根（ｓｑｒｔ（Ｖ））と前記逆方向電流の関係を表すグラフにおける勾配を算出する工程と、
該算出される勾配から前記半導体基板のリーク電流特性を評価解析する工程を有することを特徴とする半導体基板の評価方法を提供する。

【0011】

このように、５０℃未満でＰＮ接合の逆方向電流を測定し、逆方向電圧の平方根（ｓｑｒｔ（Ｖ））と逆方向電流の関係を表すグラフにおける勾配を算出することにより、勾配から近似的に発生キャリアライフタイムを算出することができ、高品質な半導体基板のリーク電流特性を高い分解能で評価解析することができる。

【0012】

このとき、前記測定する温度を２０℃以上４０℃以下の範囲とすることが好ましい。
このような温度範囲であれば、リーク電流は主に発生電流になり、発生電流成分に限定したデータの取得と評価解析が可能となり、さらに一般的なリーク電流測定装置を用いることができる。

【0013】

このとき、前記半導体基板をシリコンウェーハとすることが好ましい。
このように、評価対象の半導体基板をシリコンウェーハとすることで、ＣＣＤ、ＣＭＯＳセンサ等の固体撮像素子用の高品質なシリコンウェーハのリーク電流特性を高い分解能で評価することができる。

【発明の効果】

【0014】

以上のように、本発明によれば、ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される固体撮像素子製品に使用される高品質ウェーハのリーク電流特性を、従来よりも高い分解能で評価することが可能になり、高精度なサンプル間の比較が可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明のＩ／（ｓｑｒｔ（Ｖ））プロットの一例を示す図である。

【図2】リーク電流の温度依存性を示す模式図である。

【図3】本発明の半導体基板の評価方法の工程フローを示す図である。

【図4】ＰＮ接合を含む半導体装置の断面模式図である。

【図5】実施例のＩ／（ｓｑｒｔ（Ｖ））プロットを示す図である。

【図6】比較例のｌｏｇＩ／ｌｏｇ（Ｖ）プロットを示す図である。

【図7】逆方向印加電圧８Ｖにおけるリーク電流値とＩ／（ｓｑｒｔ（Ｖ））プロットの逆方向印加電圧８±１Ｖにおける勾配の逆数の関係を示す図である。

【発明を実施するための形態】

【0016】

以下、本発明をより詳細に説明する。
上記のように、固体撮像素子等用の高品質ウェーハにおいて、半導体基板のリーク電流特性を従来よりも高い分解能で評価することができ、評価対象のウェーハ間の高精度な比較が可能となる半導体基板の評価方法が求められている。

【0017】

本発明者は、上記目的を達成するために鋭意検討を行った結果、半導体基板の表面近傍の電気的特性を評価するための半導体基板の評価方法であって、
前記半導体基板の表面近傍にＰＮ接合を形成する工程と、
前記ＰＮ接合に逆方向電圧（Ｖ）を大きさを変化させながら印加し、その時の逆方向電流を５０℃未満の温度で測定する工程と、
前記逆方向電圧の平方根（ｓｑｒｔ（Ｖ））と前記逆方向電流の関係を表すグラフにおける勾配を算出する工程と、
該算出される勾配から前記半導体基板のリーク電流特性を評価解析する工程を有することを特徴とする半導体基板の評価方法が、上記課題を解決できることを見出し、本発明を完成させた。

【0018】

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

【0019】

以下に、リーク電流（逆方向電流）の中の発生電流成分に関係する式（（１）〜（６）式）をまとめて示す。

【数1】

【0020】

一般に、上記（１）式に示すように、リーク電流Ｉ_ｌｅａｋは発生電流Ｉ_ｇ−ｒ、拡散電流Ｉ_ｓ、及び表面発生電流Ｉ_ｓｕｒｆで構成される。前述のように、固体撮像素子では空乏層内の発生電流成分が製品品質に大きく影響する。

【0021】

上記（３）式より、空乏層幅（Ｗ）は逆方向印加電圧（Ｖ_ｊ）の平方根に比例することが分かる。このため、リーク電流の発生電流Ｉ_ｇ−ｒは、（２）式と（３）式により逆方向印加電圧Ｖ_ｊと発生ライフタイム（発生キャリアライフタイム）τｎに依存することが分かる。そして、図１に例示するように、横軸に逆方向印加電圧の平方根（ｓｑｒｔ（Ｖ_ｊ））を取り、縦軸にリーク電流を取るＩ／（ｓｑｒｔ（Ｖ））プロットを行うと、上記（６）式から分かるように、この勾配の逆数が実質的に発生ライフタイムになる。
このように、Ｉ／（ｓｑｒｔ（Ｖ））プロットを行うことで、特許文献１のように空乏層換算を行わなくても、Ｉ／（ｓｑｒｔ（Ｖ））プロットの勾配から近似的に発生ライフタイムを求めることが可能になる。

【0022】

これに対し、従来のＩ／Ｖプロットでは、両対数をとることで（ｌｏｇＩ／ｌｏｇ（Ｖ）プロット）、上記（６）式から分かるように、発生電流成分であれば勾配が１／２となる。また、発生キャリアライフタイム成分は、切片としてグラフに現れる。この切片には後述するように、拡散電流成分も影響しており、このプロットからの発生キャリアライフタイムを求めることは非常に困難である。

【0023】

このＩ／（ｓｑｒｔ（Ｖ））解析において重要なことは、拡散電流成分などを抑えて発生電流成分のリーク電流測定を行うことである。一般的には図２に示すようなリーク電流の温度依存性が得られる。温度の逆数に対してリーク電流をプロットした際、この勾配が−１となる領域が拡散電流成分が支配的な領域であり、比較的高温側に観察される。本発明者の検討では５０℃以上ではリーク電流は主に拡散電流成分であり、４０℃以下であれば発生電流成分を測定していると考えてよい。尚、測定する温度範囲であるが、０℃を下回る低温での測定も原理的に十分可能であるが、測定装置の温度調節機能を考えると、２０℃くらいを下限とすることが実際的である。すなわち、本発明の半導体基板の評価方法では、リーク電流の測定は５０℃未満の温度で実施する必要があり、２０℃以上４０℃以下の温度範囲とすることが好ましい。

【0024】

このように、本発明のＩ／（ｓｑｒｔ（Ｖ））プロットによる評価方法では、Ｉ／Ｖプロット（ｌｏｇＩ／ｌｏｇ（Ｖ）プロット）で勾配が１／２になる領域（すなわち発生電流が支配的）で、かつ、発生電流成分が見られる逆方向印加電圧の範囲での、Ｉ−（ｓｑｒｔ（Ｖ））特性の勾配から発生キャリアライフタイムを算出して評価することで、ウェーハ間の表面近傍の結晶品質の違いを明確にすることができ、より高精度な半導体基板の評価が可能となる。

【0025】

ここで、本発明の半導体基板の評価方法について、図３を参照して工程順に説明する。
図３は、本発明の半導体基板の評価方法の工程フローを示す図である。本発明の半導体基板の評価方法では、まず、評価対象の半導体基板の表面近傍にＰＮ接合を形成する（Ａ工程）。ＰＮ接合の形成方法は特に限定されないが、例えば、ｐ型のシリコン基板の表面にフォトレジスト等からなる開口部を形成し、Ｐ（リン）等のｎ型不純物をイオン注入して開口部に拡散層を形成すると、ｎ型の拡散層とｐ型のシリコン基板の間（界面）にＰＮ接合を形成することができる。

【0026】

次に、形成したＰＮ接合に逆方向電圧（Ｖ）を大きさを変えながら印加し、その時の逆方向電流を５０℃未満の温度で測定する（Ｂ工程）。このとき、温度が５０℃以上であると、前述のように拡散電流成分が支配的になってくるので好ましくない。また、通常のリーク電流値は非常に小さいので、シールドを施した測定システムを用いることが好ましい。

【0027】

続いて、逆方向電圧の平方根であるｓｑｒｔ（Ｖ）と逆方向電流の関係を表すグラフにおける勾配を算出する（Ｃ工程）。このとき、例えば横軸にｓｑｒｔ（Ｖ）を、縦軸にリーク電流（主に発生電流）を取って実際にグラフを作成して勾配を算出しても良いが、グラフは作成せずに測定結果の数値から直接勾配を算出してもよい。上記（６）式に示されているように、横軸にｓｑｒｔ（Ｖ）、縦軸にリーク電流を取ったグラフの勾配の逆数が実質的に発生キャリアのライフタイムを表している。

【0028】

さらに、Ｃ工程で算出される勾配を用いて評価対象の半導体基板のリーク電流特性を評価解析する（Ｄ工程）。

【0029】

以上が本発明の半導体基板の評価方法の工程フローであるが、Ｂ工程でのリーク電流の測定は２０℃以上４０℃以下で行うことが好ましい。前述のように、４０℃以下とすることで、リーク電流は実質的に空乏層内の発生キャリアによる発生電流成分に限定することができ、２０℃以上とすることで特別なリーク電流測定装置を準備しなくとも本発明の半導体基板の評価方法を実施することができる。

【0030】

また、評価対象の半導体基板はシリコンウェーハとすることが好ましい。本発明の半導体基板の評価方法をシリコンウェーハに適用することで、最先端固体撮像素子等用に製造した高品質なシリコンウェーハを高い精度で評価することができる。

【実施例】

【0031】

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

【0032】

（実施例）
まず、シリコンウェーハに図４に示すＰＮ接合を含む半導体装置を以下のようにして作製した。
抵抗率１０Ω・ｃｍのボロンドープの直径２００ｍｍのシリコンウェーハを材料として、これにパイロジェニック雰囲気、１０００℃、９０分の処理で厚さ２００ｎｍの酸化膜を形成した。この後、フォトレジストを塗布し、フォトリソグラフィー工程を実施した。フォトレジストはネガレジストを選択した。マスクには各種面積の開口部を準備しておき、接合リークの面積依存性が測定できるように工夫した。また同一面積で周辺長を変えたものも準備した。

【0033】

このフォトレジスト付きシリコンウェーハをバッファードＨＦ溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このウェーハに加速電圧（加速エネルギー）５５ｋｅＶ、ドーズ量２Ｅ１２ａｔｏｍｓ／ｃｍ^２でボロン（Ｂ）をイオン注入し、１０００℃、窒素雰囲気下で回復アニールを実施した。その後、リンガラスを塗布拡散し、リンを表面より拡散することで、図４に示したＰＮ接合を含む半導体装置を作製した。

【0034】

図４に示した半導体装置について説明する。シリコンウェーハ４の表面側に、上述のように酸化膜１をマスクとしたボロンのイオン注入によりｐ型のウェル２が形成され、このウェルの中にリンを拡散することによりｎ型の接合拡散層５が形成される。ｐ型のウェル２とｎ型の接合拡散層５が接することによりＰＮ接合が形成される。ＰＮ接合近傍では電子と正孔が結合してキャリアが存在しない空乏層３が形成される。尚、酸化膜１の下には、寄生効果によりチャネルが形成されるのを防ぐために、基板と同一の導電型不純物をより高濃度に添加したチャネルストップ（チャネルストッパー）６が形成されていてもよい。

【0035】

そして、図４に断面構造を示した半導体装置（ＰＮ接合）の中で、接合面積が４ｍｍ^２のものについて温度２０℃で逆方向印加電圧の大きさを変化させながらリーク電流を測定した。この測定結果をもとに、図５に示すように、横軸にｓｑｒｔ（Ｖ_ｊ）、縦軸にリーク電流（Ｉ_ｇ−ｒ）を取り、Ｉ／（ｓｑｒｔ（Ｖ））プロット図を作成した。尚、図５に示された多数の測定結果は、それぞれ異なるシリコンウェーハから測定されたリーク電流を示している。

【0036】

（比較例）
実施例において取得したリーク電流のデータを用いて、従来のＩ／Ｖプロット図を作成して、図６に示した。図６は横軸に逆方向印加電圧Ｖｊ、縦軸にリーク電流を取り、両軸とも対数で表したグラフである（ｌｏｇＩ／ｌｏｇ（Ｖ）プロット）。

【0037】

これまでに説明したように、勾配がほぼ１／２の領域が発生電流成分が支配的な領域である。また、切片は発生キャリアライフタイムを表しているが、図６では拡散電流成分も影響しており、ここから発生キャリアライフタイムを求めるのは困難である。

【0038】

図５から、Ｉ／（ｓｑｒｔ（Ｖ））プロットにおいて逆方向印加電圧８±１Ｖ（すなわち７〜９Ｖ）の区間での勾配を算出した。また、図６から逆方向印加電圧８Ｖのときのリーク電流値を求めた（従来法）。そして、求めたリーク電流値を横軸に、算出した勾配の逆数を縦軸に取り、両者の関係を示したグラフが図７である。ここで、勾配の逆数は実質的に発生キャリアライフタイムを表している。尚、図５において、一つの測定データだけ強い電界成分を示しているが、本発明の評価方法においては、このようなデータは除外して評価解析を行うことが好ましい。

【0039】

図７に示されたプロットにおいて、横軸に示したリーク電流値がおよそ１．００Ｅ−１１から３．００Ｅ−１１程度の比較的狭い範囲に集中しているのに対して、縦軸に示した発生キャリアライフタイムは１．００Ｅ＋１１から１．００Ｅ＋１２の広い範囲に分布している。すなわち単純なリーク電流値による従来の評価方法に対して、Ｉ／（ｓｑｒｔ（Ｖ））プロットの勾配による本発明の評価方法では、分解能がおよそ５倍程度に改善された。

【0040】

このように、本発明の半導体基板の評価方法によれば、空乏層外の中性領域から流れ込む拡散電流よりもデバイス特性に影響の大きい空乏層内の発生電流のみを選択的に測定し、さらにウェーハ間の違いが明確になるＩ／（ｓｑｒｔ（Ｖ））プロットの勾配を算出して半導体基板のリーク電流特性を評価解析することで、精度の高いリーク電流の評価を行うことができる。それにより、最先端固体撮像素子等のデバイスを高い歩留まりで製造できる高品質の半導体基板を提供することができる。

【0041】

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【符号の説明】

【0042】

１…酸化膜、 ２…ウェル、 ３…空乏層、 ４…シリコンウェーハ、
５…接合拡散層、 ６…チャネルストップ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】