特許 6321021 薄膜電気化学デバイスのパターニングのための回折光学素子及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6321021

(24)【登録日】2018年4月13日

(45)【発行日】2018年5月9日

(54)【発明の名称】薄膜電気化学デバイスのパターニングのための回折光学素子及び方法

(51)【国際特許分類】

   H01M 10/04 20060101AFI20180423BHJP

   H01M 10/0585 20100101ALI20180423BHJP

   B23K 26/00 20140101ALI20180423BHJP

   B23K 26/351 20140101ALI20180423BHJP

   B23K 26/073 20060101ALI20180423BHJP

   B23K 26/36 20140101ALI20180423BHJP

   B23K 26/57 20140101ALI20180423BHJP

【ＦＩ】

   H01M10/04 Z

   H01M10/0585

   B23K26/00 H

   B23K26/351

   B23K26/073

   B23K26/36

   B23K26/00 N

   B23K26/57

【請求項の数】13

【全頁数】18

(21)【出願番号】特願2015-539865(P2015-539865)

(86)(22)【出願日】2013年10月25日

(65)【公表番号】特表2015-535387(P2015-535387A)

(43)【公表日】2015年12月10日

(86)【国際出願番号】US2013066934

(87)【国際公開番号】WO2014066832

(87)【国際公開日】20140501

【審査請求日】2016年9月30日

(31)【優先権主張番号】61/718,656

(32)【優先日】2012年10月25日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林特許業務法人

(72)【発明者】

【氏名】ソン， タオイン

(72)【発明者】

【氏名】クワック， レオ ビー．

(72)【発明者】

【氏名】アダムズ， ブルース イー．

(72)【発明者】

【氏名】モフィット， シーオドア ピー．

【審査官】 式部 玲

(56)【参考文献】

【文献】 特表２００９−５４４１４１（ＪＰ，Ａ）

【文献】 特開２０００−２８８７６５（ＪＰ，Ａ）

【文献】 国際公開第２０１２／００４２３０（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００９／０２０８６７１（ＵＳ，Ａ１）

【文献】 特開２００９−１７７１８６（ＪＰ，Ａ）

【文献】 特開２０１０−２３１９６９（ＪＰ，Ａ）

【文献】 特表２０１１−５０１３８８（ＪＰ，Ａ）

【文献】 特開２００１−０１５１５３（ＪＰ，Ａ）

【文献】 特開２００９−０１８３３５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｍ １０／００−１０／０５８７

Ｂ２３Ｋ ２６／００−２６／７０

(57)【特許請求の範囲】

【請求項1】

電気化学デバイスを製造する方法であって、
電極、対応する電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積することと、
デバイス層の間にパターニング補助層を堆積することと、
少なくとも１つのデバイス層を直接パターニングすることと、を含み、
レーザからのビームを回折光学素子に入射して生成したレーザ光パターンによって、直接パターニングがなされ、１回のレーザショットで少なくともダイ全体がレーザ光パターンで直接パターニングされ、
ダイパターニング補助層は、少なくとも１つの直接隣接デバイス層とダイパターニング補助層との間で熱応力をミスマッチさせる材料層を含み、
直接パターニングは、パターニング補助層を加熱して、パターニング補助層の上でデバイス層のレーザ光被照射部分の層間剥離を引き起こす、方法。

【請求項2】

電気化学デバイスを製造する方法であって、
電極、対応する電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積することと、
デバイス層の堆積の前に、基板上にダイパターニング補助層を堆積すること、
少なくとも１つのデバイス層を直接パターニングすることと、を含み、
レーザからのビームを回折光学素子に入射して生成したレーザ光パターンによって、直接パターニングがなされ、１回のレーザショットで少なくともダイ全体がレーザ光パターンで直接パターニングされ、
ダイパターニング補助層は、基板及び直接隣接デバイス層のうち少なくとも１つとダイパターニング補助層との間で熱応力をミスマッチさせる材料層を含み、
直接パターニングは、ダイパターニング補助層を加熱して、パターニング補助層の上でデバイス層のレーザ光被照射部分に層間剥離を引き起こす、方法。

【請求項3】

少なくとも１つのデバイス層の直接パターニングは、少なくとも１つのデバイス層の一部のレーザアブレーションである、請求項１または２に記載の方法。

【請求項4】

直接パターニングは、対応する電流コレクタの上方からの、１つの電極の一部の選択的アブレーションである、請求項１または２に記載の方法。

【請求項5】

直接パターニングは、対応する電流コレクタの少なくとも１つの上方からの、電解質層の一部の選択的アブレーションである、請求項１または２に記載の方法。

【請求項6】

直接パターニングは、基板上のスクライビングアレイであって、個々のダイを定義するスクライビングアレイの上方からの、全堆積デバイス層の一部のアブレーションである、請求項１または２に記載の方法。

【請求項7】

デバイス層上に保護被覆を堆積することをさらに含み、
直接パターニングは、電流コレクタの上方からの、保護被覆の一部の選択的アブレーションである、請求項１または２に記載の方法。

【請求項8】

電気化学デバイスへのレーザ光パターンの放射フルエンスは、０．１〜１．０Ｊ／ｃｍ^２の範囲内にある、請求項１から７のいずれか一項に記載の方法。

【請求項9】

基板はレーザ光に対して透明であり、レーザ光パターンは基板を通って一部に入射する、請求項１から８のいずれか一項に記載の方法。

【請求項10】

レーザ光パターンは、１回のレーザパルスで少なくともダイ全体を直接パターニングする、請求項１から９のいずれか一項に記載の方法。

【請求項11】

直接パターニングは、ビームを回折光学素子に第１のパターンで入射させて生成した第１のレーザ光パターンによる第１のデバイス層の直接パターニング、及びビームを回折光学素子に第２のパターンで入射させて生成した第２のレーザ光パターンによる第２のデバイス層の直接パターニングである、請求項１から１０のいずれか一項に記載の方法。

【請求項12】

レーザ光パターンは、１回のレーザショットで基板上のすべてのダイを直接パターニングする、請求項１から１１のいずれか一項に記載の方法。

【請求項13】

レーザ光パターンは、成形ビームを含み、成形ビームは、直接パターニング中に電気化学デバイスの作業面全体にわたってラスター方向に沿って動かされ、成形ビームはラスター方向に平行な方向に沿ってシルクハット型エネルギー分布を有する、請求項１から１２のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本願は、２０１２年１０月２５日出願の米国仮特許出願第６１／７１８，６７５６号の利益を主張する。

【0002】

本発明の実施形態は、回折光学素子を使用した、薄膜バッテリなどの薄膜電気化学デバイス及びエレクトロクロミックデバイスのレーザ光パターニングに関し、さらなる実施形態では成形ビームに関する。

【背景技術】

【0003】

最高の特性を有する薄膜バッテリ（ＴＦＢ）は、マイクロエネルギー応用の分野で優位に立つものと予測されている。しかしながら、ＴＦＢを高い費用対効果で大量生産できるようにするためには、克服しなければならない課題がある。最も困難な課題の１つは、デバイス層の堆積中に様々な物理シャドウマスクが使用される現在の最先端デバイスパターニング技術に関わるものである。シャドウマスクを使用すると、以下の不都合：（１）特に大面積基板用のマスクの取扱い（精密な位置合わせを含む）及び洗浄には莫大な設備投資が必要とされること、（２）シャドウマスクの使用は（位置合わせ機能及び処理中の位置合わせの安定性が低いため）基板面積の利用率を制限し、（主として粒状物質の生成により）製品歩留まりを損なうこと、さらに（３）潜在的な熱膨張が誘発する位置合わせの問題によって引き起こされる処理の位置の制約（具体的には、低出力及び低温度に制限される処理）に影響されて、処理は複雑で費用のかかるものとなる。物理シャドウマスクに代わってＴＦＢデバイスを製造するため、フォトリソグラフィ／エッチング及びレーザスクライビングが現在試験中又は提唱されている。しかしながら、これらの処理にも課題がある。例えば、リソグラフィでは、フォトレジストや関連の乾式又は湿式エッチングでの新しい材料、並びに洗浄化学薬品や洗浄処理が必要となるため、様々な接触面で潜在的に有害な物質との相互作用を引き起こすことがあり、デバイスの機能及び性能を損ない、言うまでもなく大きな追加費用の原因となる。レーザスクライビング／パターニングは、リソグラフィ処理の複雑さを回避し、リソグラフィ及び物理マスクによるパターニングのいずれよりも大幅なスケーラビリティと費用優位性をもたらすが、正確な検流計スキャナを必要とし、レーザビームの典型的なガウス分布は（ビーム断面積と比べて）比較的大面積のアブレーションには十分に適しておらず、機器と処理に対して費用を増大させる。

【0004】

高いスループットと低コストで製造を行うためには、ＴＦＢ、ＥＣ（エレクトロクロミック）などの電気化学デバイス並びに同様な構造及びデバイスのレーザ直接パターニングには、アプローチを改善するニーズがある。

【発明の概要】

【0005】

概して、本発明は、薄膜バッテリ（ＴＦＢ）及びエレクトロクロミック（ＥＣ）デバイスなどの薄膜電気化学デバイスのマスクレスレーザ直接パターニングに関し、より具体的には、薄膜電気化学デバイスのレーザパターニングのための回折光学素子の応用に関する。本発明は、回折光学素子を使用したレーザ直接パターニングを含み、レーザ直接パターニングとしては、たとえば、すべてのアクティブ層が堆積された後の薄膜電気化学デバイスのダイパターニングや、対応する電流コレクタからのカソード／アノード材料の選択的アブレーションや、電流コレクタからの電解質材料の選択的アブレーションや、透過防止被覆を含む、電流コレクタからの保護被覆材料の選択的アブレーションなどがある。回折光学素子は、本発明により、レーザパターニングのための従来のレーザスクライビング機器と組み合わせ可能である。多くの各種薄膜電気化学デバイスの統合スキームは、本発明による回折光学素子に基づいて開発可能であり、幾つかのスキームは、電気化学デバイスの大量生産において所望の高スループットと低コストを実現する。例えば、本発明により、デバイス層のブランケット堆積、その後の回折光学素子によるレーザデバイスパターニングが可能になり、シャドウマスク使用時の煩雑さ及び費用を低減し、直接パターニングに基づく小さなガウス分布ビームに関連した問題及び限界を軽減することができる。

【0006】

本発明の態様によれば、電気化学デバイスの製造方法は、電極、対応する電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積することと、少なくとも１つのデバイス層を直接パターニングすることとを含み、レーザからのビームを回折光学素子に入射して生成したレーザ光パターンによって、直接パターニングがなされ、１回のレーザショットで少なくともダイ全体が直接パターニングされる。ここに、ショットとは、少なくとも１つのデバイス層の深さ／厚みをアブレートする（前面パターニング）のに要するレーザパルス数として、或いは少なくとも１つのデバイス層を剥離する（背面パターニング）のに要するレーザパルス数として定義される。（各１回のレーザパルスによるレーザ光パターンはダイ全体をカバーすることに留意されたい）。さらに、実施形態によっては、レーザ光パターンは１回のレーザパルスで少なくともダイ全体を直接パターニングすることができる。さらにまた、パターニング補助層はデバイス層の間又は基板とデバイス層との間に堆積されてもよく、ダイパターニング補助層は、少なくとも１つの直接隣接デバイス層とダイパターニング補助層との間で熱応力をミスマッチさせる材料層を含む。さらに、光ブロッキング層と熱ブロッキング層は、特定の一又は複数の層をアブレートする能力を改善するため、デバイススタックに組み込まれてもよい。

【0007】

本発明のさらなる態様によれば、電気化学デバイスを製造する方法は、電極、電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積することと、少なくとも１つのデバイス層を直接パターニングすることを含み、レーザからのビームを光学素子に入射して生成した成形ビームによって直接パターニングがなされ成形ビームは直接パターニング中に前記電気化学デバイスの作業面全体にわたってラスター方向に沿って動かされ、成形ビームはラスター方向に平行な方向に沿ってシルクハット型エネルギー分布を有する。さらに、このビームは、ラスター方向に垂直で作業面に平行な第２の方向でシルクハット型エネルギー分布を有してもよい。さらにまた、このビームは矩形の形状であってもよい。

【0008】

本発明のさらに別の態様によれば、電気化学デバイスの製造のためのツールは、電極、電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積するための第１のシステムと、レーザ、基板ステージ、及び回折光学素子を含む第２のシステムを含み、第２のシステムは、レーザからのビームを回折光学素子に入射して生成したレーザ光パターンによって、少なくとも１つのデバイス層を直接パターニングするように構成されており、レーザ光パターンは１回のレーザショットで少なくともダイ全体を直接パターニングする。

【0009】

本発明のさらな態様によれば、電気化学デバイスの製造のためのツールは、電極、対応する電流コレクタ、及び電解質層を含むデバイス層を基板上へ堆積するための第１のシステム、レーザ、基板ステージ、及び回折光学素子を含む第２のシステムを含み、第２のシステムは、レーザからのビームを回折光学素子に入射して生成した成形ビームによって、少なくとも１つのデバイス層を直接パターニングするように構成されており、レーザ光パターンは１回のレーザショットで少なくともダイ全体を直接パターニングする。

【0010】

本発明の上記及びその他の態様並びに特徴は、添付の図と併せて、発明の特定の実施形態の以下の説明を確認することで、当業者に明らかになるであろう。

【図面の簡単な説明】

【0011】

【図1】図１のＡの部分は、本発明の幾つかの実施形態により、回折光学機器を含むレーザパターニングツール構成の概略表示であり、図１のＢの部分はＡの部分の回折光学素子の平面図である。

【図2】本発明の幾つかの実施形態による、デバイスダイパターニング後の薄膜バッテリ（ＴＦＢ）基板の平面図表示である。

【図3】第１の構成を有する薄膜バッテリ（ＴＦＢ）の断面表示で、基板を通るレーザパターニングを示している。

【図4】本発明の幾つかの実施形態による、第１の構成及びアブレーション補助層を有する薄膜バッテリ（ＴＦＢ）の断面表示で、基板を通ってＴＦＢ構造に入射するレーザビームを示している。

【図5】本発明の幾つかの実施形態による、ブランケット堆積電解質層のレーザパターニング後の薄膜バッテリ（ＴＦＢ）基板の平面図表示である。

【図6】第２の構成を有する薄膜バッテリ（ＴＦＢ）の断面表示である。

【図7】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図8】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図9】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図10】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図11】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図12】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図13】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図14】本発明の幾つかの実施形態による、ＴＦＢ製造のための処理フローの順次ステップの平面表示である。

【図15】本発明の幾つかの実施形態による、回折光学機器を有するレーザパターニングツールの概略図である。

【図16】本発明の幾つかの実施形態による、電気化学デバイス製造のための薄膜堆積クラスタツールの概略図である。

【図17】本発明の幾つかの実施形態による、電気化学デバイス製造のための複数のインラインツールを有する薄膜堆積システムの表示である。

【図18】本発明の幾つかの実施形態による、電気化学デバイス製造のための１つのインライン堆積ツールの表示である。

【図19】本発明の幾つかの実施形態による、成形ビームを定義するための光学機器を含み、所望のパターンを生成するため電気化学デバイスの作業面全体にわたって動かされる、レーザパターニングツール構成の概略表示である。

【発明を実施するための形態】

【0012】

本発明の実施形態について、図面を参照しながら詳細に次に説明する。これらの図面は、当業者が本発明を実行できるように本発明の例示として提供される。特に、これらの図及び以下の例は、本発明の範囲を単一の実施形態に限定することを意味するものではなく、記載又は図示の要素の一部又はすべてを入れ替えることによって、他の実施形態も可能である。さらに、既知の構成要素を使用して本発明の特定の要素を部分的又は完全に実施できる場合、そのような既知の構成要素のうち、本発明の理解に必要な部分のみについて説明し、そのような既知の構成要素の他の部分に関する詳細な説明は、本発明を曖昧にしないために省略する。本明細書では、本書に別段の明示がない限り、単数の構成要素を示す一実施形態は限定的と見なされるべきではなく、むしろ、本発明は、複数の同じ構成要素を含む他の実施形態を包括すると意図され、逆も同様である。さらに、本出願人は、そのように明示しない限り、本明細書または特許請求の範囲内のいかなる用語も、一般的でない又は特殊な意味を有すると見なされることを意図しない。さらに、本発明は、本書で例示のために参照される既知の構成要素の、現在既知の、及び将来知られることになる均等物も、包括する。

【0013】

図１のＡ及びＢは、薄膜バッテリ（ＴＦＢ）又はエレクトロクロミック（ＥＣ）デバイスなどの電気化学デバイスの作業面３０に入射される回折ビーム１２を生成する、回折光学素子２０上に入射するレーザビーム１０を有するレーザパターニングツール構成の概略図を示している。さらに、ビーム拡張器、ミラー、屈折レンズなど、当業者によって好まれる回折光学素子の前後に、他の光学素子が使用されることがある。さらにまた、必要に応じて、基板は矢印で示されるように（また、ページの平面に垂直な方向に）移動される。例えば、ある時点で１つのダイにパターニングが行われると、すべてのダイがパターニングされるまで、１つのダイから次のダイまで基板は１ステップずつ送り出される。

【0014】

回折光学素子は、作業面上に所定の光強度の分布を生成するため、ビームの干渉及び回折によって動作する工学素子である。幾何学パターン及び光強度分布は、回折光学素子の設計によって個別に調整可能である。回折光学素子を使用して、ＴＦＢ及びＥＣデバイスなどの電気化学デバイスをパターニングするため、回折光学素子は光源（一般的にレーザ）と電気化学デバイスとの間に配置され、回折光学素子の位置を適切に調整することによって、幾何学パターンはデバイスに位置合わせすることが可能である。パターンが決定されて作業面に到達するレーザフルエンスは、作業距離、すなわち回折光学素子と作業面との間の距離を変えることによって、拡大縮小可能である。マルチプルパターンジェネレータは、単一の回折光学素子基板に設計されてもよい。例えば、図１のＢの部分のパターン２１、２２、２３及び２４に設計され、フルエンスは従来の手段でレーサの出力を調整することによって制御される。（ステップ及び露光方法が基板の作業面全体のパターニングに対して使用される場合には必要となるため、図１のＢの矢印は、回折光学素子２０に対する基板／ステージの運動方向を示すことに留意されたい。さらに、パターン２１〜２４はすべて同じであってもよく、実施形態によっては一部或いはすべてが異なっていてもよい）。回折光学素子２０上でパターンの大きさと比較するため、レーザビーム１０は図１のＢでは断面で示されており、この具体的な実施例では、スポットはパターンよりも小さく、基板上の所望の領域をカバーするため、回折光学機器は入射ビーム／スポットをパターン全体に変換することに留意されたい。１回のパターニングのアブレーション領域は、例えば、パターニング要件及びレーザフルエンスに依存する。回折光学素子及び基板の作業面の両方での具体的なパターニング要求を満たすように要求されるため、スポットは容易に拡大又は縮小可能であるが、典型的には、レーザスポットは数ミリメートル程度の直径になる。好適なレーザは、例えば３５５ｎｍ、５３２ｎｍ及び１０６４ｎｍの波長を有し、さらに高出力（＞２５Ｗ）及び／又は高パルスエネルギーレーザが使用されることがある。レーザ波長、出力、パルス持続時間などは、処理のニーズを満たすように選択され、例えば、アブレートされる材料の種類及び厚みによって決定される。さらに、回折光学素子に使用される材料は、レーザの波長及びフルエンスに適合することが必要で、例えば、ＵＶレーザが使用されるときには、材料は溶融ケイ素又は石英となることがある。

【0015】

アブレーションパターニングは、光の強度が閾値を超えるときにアブレーションの事象が起こるデジタル処理である。アブレーションに要求される強度を実現するためには、レーザ光は数ナノ秒を超えない、数百フェムト秒程度の非常に短い持続時間で提供される。瞬間電力は典型的には、ギガワット以上のオーダーで、処理フィールドの放射フルエンスは０．１〜１０Ｊ／ｃｍ^２の範囲内にある。これとは対照的に、従来の光リソグラフィは光エネルギーを供給して、レジスト材料に化学反応を引き起こす。化学反応の程度は供給されるエネルギー量に比例するため、多くのレジストはアナログ的に応答する。従来の光リソグラフィは露光時間が比較的長い高分解能、低エネルギー処理である。高い分解能を得るためには、光源は紫外線から深紫外線スペクトルの非常に短い波長でなければならず、大口径光学機器を使用しなければならない。加えて、レーザ源の空洞共振器は、フォトマスクの回折限界イメージングを実現するため、単一モード（低Ｍ^２）のみに対応していなければならない。フォトマスク自体は、従来のリソグラフィ処理で供給されるフルエンスを制限する。クロムマスクは５３２ｎｍの光２０ｎｓのパルスで８０ｍＪ／ｃｍ^２のフルエンスでアブレーションを行う。この制限は、シリコンなどの半導体材料のアブレーション閾値を下回る程度の大きさである。

【0016】

回折素子アブレーティブパターニングは、レーザ源に関して以下の要件を有する。低解像度処理に関しては、回折光学素子によって形成された画像内の強度モジュレーション（スペックル）を低減するように高モードレーザ（高Ｍ^２、例えば、Ｍ^２が２０を超えるＮｄＹＡＧレーザ）が使用されてもよい。高モードレーザは、１回のショットで比較的大面積のアブレーションに望ましい、１パルス当たり高いエネルギーに対応することができる。高エネルギーレーザは、必然的に低パルス反復率（５〜５０Ｈｚ）を示す。回折光学素子を使用すると、高反復（ｋＨｚ、ＭＨｚ以上）レーザを使用してパターンをスクライブするビームのラスタースキャニングとは対照的に、１回のレーザショットでダイパターン全体（基板上のすべてのダイ）をアブレーティングすることによって、処理時間は短縮可能であるが、本発明の幾つかの実施形態は、例えば、１回のショットでのアブレーション領域が小さく〜２００μｍ^２程度で、レーザエネルギーが所望の領域内に一様に分布している場合には、デバイスをパターニングするため、高反復レーザと回折光学素子を一緒に使用することがある。より一般的には、本発明の実施形態は、「パターニングされた」領域に一様でクリーンなアブレーションを実現するための十分なエネルギーが供給され、レーザ特性がこの所望の最終結果を実現するために変更されるパラメータであるような処理を含む。例えば、１０個のダイを含む基板で、各ダイが６．２５ｃｍ^２の面積を有し、基板の作業面上でダイパターニングを行うレーザフルエンスが０．１Ｊ／ｃｍ^２の場合、パルスエネルギーが６．２５Ｊを超えるレーザは、１回のレーザパルスで基板上のすべてのダイパターニングを仕上げることができる。好適な１０Ｊのパルスファイバレーザが、ＩＰＧ Ｐｈｏｔｏｎｉｃｓ Ｃｏｒｐ．から市販されている。

【0017】

回折光学素子は、素子全体にわたって位相変調又は振幅変調のどちらかを利用する、工業的な投影ホログラムであってもよい。回折光学素子のための例示的な設計仕様は、２つの主要な要因、すなわち、入射レーザ場（ビーム径、発散角、ビーム入射のフルエンスと角度）と基板上に形成される所望のパターンとによって決定される仕様である。１次パターン及び非回折照射ビームに対して、２次パターン輝度の大きさに制限が設定されることがある。差分輝度は、アブレーション閾値周辺の処理ウィンドウの許容範囲を決定する。回折光学素子は、光学的に透明な基板表面上の正確なガラスエッチングに関連するウエハベースのリソグラフィ法で製造されてもよい。一実施形態では、回折光学素子は、複数のビーム経路（複数のレンズ厚を経由する）、位相シフトビームの干渉によって形成される所望のパターンを提供する位相シフトマスクであってもよい。別の実施形態では、回折光学素子は、素子の光学密度が（吸収変動及び位相シフトに関して）変動する位相シフトマスクであってもよい。さらに別の実施形態では、回折光学素子は、ビームが「回折」し、個々のビームの干渉によって、集合的に所望のアブレーションパターンを形成する、素子上の回折アレイによる振幅マスクであってもよい。

【0018】

回折光学素子は、所望のパターンを生成するために材料をピクセル単位で連続的に取り除くのではなく、１回又は数回の露光で一又は複数の層のパターン領域全体を取り除くことにより、ＴＦＢなどの電気化学素子のパターニング、特に比較的大面積のパターニングに関しては、非常に効率的である。典型的なスポットレーザスクライビング処理とは対照的に、アブレーションがレーザスポットの運動に基づいていて、ターゲット領域全体にわたる複数のレーザスポットによって領域アブレーションが実現される場合には、回折光学素子はレーザエネルギーをターゲット領域全体に分配し、さらに所望の層／パターンのアブレーションは、所望のパターンを生成する回折光学素子及びアブレーションを実現するレーザビーム出力の制御によるレーザ光の再分配によって実現される。回折光学素子によって実現されるアブレーションは、比較的高いスループットで、一般的にクリーンで滑らかなラインと一様にアブレーションされた領域を生成するが、これをスポットレーザに基づくスクライビング技術で実現することは極めて困難である。一般的に、シルクハット型エネルギー分布の使用は、滑らかで一様なパターンの生成にも役立つ。本発明の態様によれば、パターニング処理は、（円形の）小さなスポットアブレーションが使用され、スポットをつなぎ合わせることによって連続的なラインを形成する連続的な処理とは対照的に、ライン全体のアブレーション及びラインの複合を同時に含む。

【0019】

回折光学素子によるレーザパターニングは、電気化学デバイスに一又は複数のデバイ層をパターニングするように適応可能である。各電気化学デバイス層の厚みは、典型的には０．１〜３ミクロンの範囲内にあるが、ＴＦＢの電極（例えば、カソード）層は３０ミクロン或いは５０ミクロンの厚みであってもよい。（エレクトロクロミックデバイス内の透明な導電酸化物を含む金属層は、光学的に透明になるように、一般的にこの範囲内で薄めの値をとり、すべての電気化学デバイスで電解質層は、一般的にこの範囲内で厚めの値をとる）。例えば、基板／デバイスの上面のＴＦＢダイパターニング、ＴＦＢアクティブスタックの保護被覆層の選択的パターニング、電流コレクタのカソード及び／又は電解質層の選択的パターニング、基板／デバイスの底面のＴＦＢダイパターニングでは、１回のショット（走査しない）でクリーンなデバイスパターンの領域を定義するため、上層を「吹き飛ばす」、デバイス面の「第１の底面層」のアブレーションによって、ダイアウトラインの形成を考慮することができる。本発明は、デバイス層のすべてのブランケット堆積を高め、その後レーザデバイスパターニングによって、シャドウマスク使用時の煩雑さと費用をいくぶん除去することができる。幾つかのより詳細な実施例を以下に示す。

【0020】

図２は、薄膜電気化学デバイスのダイパターニングの実施例で、ダイシング領域２３４によって分離される複数のダイ２３２を有する基板２３０を示す。デバイスダイパターニングは、小さなフルエンスしか必要としない基板側から実施可能である。必要なアブレーションフルエンスは、図４を参照して以下で説明されるように、付加的な犠牲層が使用されるとさらに低くなる。回折光学素子を使用することにより、レーザエネルギーをダイシングの準備で堆積材料から除去される「アレイ」に一様に分布させることができ、これによってスループットを大幅に高めるだけでなく、従来のレーザスクライビングに対してダイシング品質を高めることもできる（ここで、従来のレーザスクライビングは、例えば、ガウス分布を有する、スキャンされたレーザスポットを使用している）。実施形態によっては、図２のパターンは、１回のレーザショットで生成されることがあり、さらなる実施形態では、１回のレーザパルスによって生成されることがある。他の実施形態では、ステップと露光アプローチが使用され、隣接パターンと共にステッチされることがあり、例えば、１回のレーザショットは１個のダイに対してスクライブアレイをパターニングし、すべてのダイに対してすべてのスクライブアレイがパターニングされるまで、基板は次のダイのスクライブアレイをパターニングするため次のダイまで移動される。

【0021】

図３は、ＴＦＢデバイスダイパターニングの断面表示である。ＴＦＢスタックは、基板３０１、ＣＣＣ３０２、カソード３０３、電解質３０４、アノード３０５、ＡＣＣ３０６、及び保護被覆３０７を含む。レーザ３１０は、任意選択により透明な基板を通ってスタックに入射するように示されている。従来技術のＴＦＢデバイスパターニング処理では、カソード電流コレクタは一般的に、ＣＣＣの基板への接着を良好にするため、ＣＣＣと基板との間にチタニウム接着層を含む。レーザアブレーション処理によるダイ分離の観点から、２つの異なるアプローチ、前面アブレーションと背面アブレーションがある。ＴＦＢスタックは、光学的及び熱的特性が異なる、いくつかの金属層、誘電体層及び半導体層を含む。ＴＦＢデバイスの総厚みは最大数十ミクロンになる。これにより前面のアブレーションは困難になり、ＴＦＢスタック全体を取り除くためには、異なる波長のレーザ、高レーザフルエンス及び複数のレーザアブレーションステップが必要となる可能性がある。加えて、このような複雑なレーザアブレーション処理は、ＴＦＢデバイスを損ない、アブレーショントレンチ上のリッジ（拡張熱影響域での溶融及び再凝固による）、及びデバイス層間の劣悪な電気的遮蔽（アブレーション中のレーザスミアリングによる）を形成する。裏側からの（基板を通り抜ける）レーザアブレーションでは、底部の１層をアブレートし、次いですべてのＴＦＢスタックを「吹き飛ばす」のに要するレーザフルエンス及びステップはより少ない。この場合、幾つかの小さな熱損傷は、チタニウム接着層と基板との間の強力な接着により得るのがきわめて困難な良好な電気的遮蔽、及び上層を「吹き飛ばす」のに必要となるスタックの底面層の気化／昇華によって、ＴＦＢデバイスにも作用する。一方、本発明の態様による図４のＴＦＢデバイススタックにおいて、薄いレーザアブレーション補助層４２０は基板とカソード電流コレクタとの間に挿入されるが、レーザアブレーション補助層はアブレーション領域内で犠牲層となる。アブレーション補助層として使用される材料は、アモルファスシリコンで、微結晶シリコン及びＬｉＣｏＯ_２であってもよい。アブレーション補助層の厚みは５０Åから３０００Åの範囲内にある。レーザアブレーションが裏側からの場合には、基板とアブレーション補助層との間に熱応力を誘発し、それによってスタックを剥離して所望のパターンを形成するのに必要なレーザフルエンスは少量にすぎない。（アブレーション補助層の気化／昇華も起こることがあり、アブレーション補助層上方のスタックの「吹き飛ばし」に役立つ）。本発明の幾つかの実施形態によれば、回折光学素子を使用する大面積パターニングに関しては、アブレーション補助層を使用する場合には、標準的なアブレーションでの１．０〜１０Ｊ／ｃｍ^２と比較して、約０．１〜１．０Ｊ／ｃｍ^２の低いレーザフルエンス要件で充分に機能する。アブレーションが所望される層によっては、アブレーション補助層はスタック内の別の位置に組み込まれることがあるが、一般的には、除去することが必要な層の直下に配置されることに留意されたい。さらに、アブレーション補助層の詳細は、ＰＣＴ国際公開公報第ＷＯ２０１３／１０６０８２Ａ２に記載されている。

【0022】

さらなる実施例として、図５は電流コレクタからの電解質の選択的アブレーションの結果を図解しており、各ダイ内のパターンは以下で詳細に説明される図１２のダイに対応している。電解質は、電流コレクタ及びカソードに堆積されるブランケットである（例えば、ＬｉＣｏＯ_２）。電解質を取り除くことによって、比較的大面積の電流コレクタを露光するためには、回折光学素子はアブレーションパターンの幾何形状を提供するように設計されている。ターゲット基板／デバイス上のレーザフルエンスは、レーザ出力の制御によって制御される。レーザ滞留時間及びレーザフルエンスは、特に、本発明の方法で超高速レーザを使用するときには、作業領域上でのレーザエネルギー分布がより一様であることによって、従来技術のアブレーション処理と比較して、コレクタに対して少ない損傷で電流コレクタを露光する電解質アブレーションの制御に使用可能である。ある実施形態では、パターニングは１回のレーザショットで実現されることがあり、他の実施形態では、１回のレーザパルスによって、さらなる実施形態では、図２のパターンに関してすべて上述されているように、１回のステップ及び露光処理によって実現されることがある。

【0023】

図６は、基板６０１の上に形成されたアノード電流コレクタ６０３及びカソード電流コレクタ６０２、これに続くカソード層６０４、電解質層６０５及びアノード層６０６を有する、典型的な薄膜バッテリ（ＴＦＢ）構造６００の断面表示を示しているが、デバイスはカソード、電解質及びアノードを逆順にして製造されてもよい。さらに、カソード電流コレクタ（ＣＣＣ）及びアノード電流コレクタ（ＡＣＣ）は別々に堆積されてもよい。例えば、ＣＣＣはカソードの前に堆積され、ＡＣＣは電解質の後に堆積されてもよい。環境に敏感な層を酸化剤から保護するため、デバイスは封入層１０７によって覆われていてもよい。例えば、Ｎ．Ｊ．Ｄｕｄｎｅｙ，ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇＢ１１６，（２００５）２４５−２４９を参照。図１に示したＴＦＢデバイスでは、コンポーネント層は縮尺どおりには描かれていないことに留意されたい。

【0024】

図７〜１４は、ブランケット電解質堆積の回折光学素子を有するレーザパターニングを利用するＴＦＢデバイス製造のための処理フローの一実施例を図解している。この処理フローは１個のダイのパターニングのみを示しているが、本発明の実施解体は、１回のレーザショットで複数のダイの同時パターニングを含む。さらに、この処理フローは、図６に示すようなデバイスアーキテクチャに対する一実施例であるが、他の実施形態は図３及び４に示すように構成されるデバイス層を有するデバイスのパターニングを含む。ブランク基板６０１の１つのダイを図７に示す。図８は基板上にパターニングされたＣＣＣ層６０２を図解している。図９は基板上にパターニングされたＡＣＣ層６０３を示す。図１０はＣＣＣ層及び基板の上にパターニングされたカソード層６０４を図解している。図１１は図１０の構造上に堆積されたブランケット電解質層６０５１を示す。図１２はレーザパターニングされた電解質層６０５２を図解している。図１３は図１２の構造上に堆積され、パターニングされたアノード層６０６を図解している。図１４は、ＡＣＣとＣＣＣの接触領域を除き、図１３の構造を覆うパターニングされた保護層６０７を示す。（露光されたスタックのエッジはまた、ＰＣＴ国際公開公報第ＷＯ２０１３／１０６０８２Ａ２に記載されているように、好適な材料の被覆によって保護されてもよいことに留意されたい）。一又は複数の層のパターニングは、本発明の幾つかの実施形態による回折光学素子を使用するレーザアブレーション処理によるものであってもよい。幾つかの実施形態では、電解質を除くすべての層はシャドウマスクによってパターニングされてもよく、また電解質層は、回折光学素子を使用して、本発明のレーザアブレーション処理によってパターニングされてもよい。

【0025】

さらに、本発明の幾つかの実施形態は、回折光学素子、並びにアブレーションによって除去される特定の層の直下のデバイス／構造スタック内の熱ブロッキング層と光ブロッキング層を使用するレーザ直接パターニングによる、特定の層の選択的な除去を含む。（ここで、「下」はレーザビームの方向によって定義されており、レーザビームは特定の層を最初に通過した後、ブロッキング層に到達する）。光ブロッキング層は、融点が高く且つ特定の層を貫通するすべてのレーザ光を吸収及び／又は反射する十分な厚みを有する金属層であってもよく、さらに光ブロッキング層はミラー状の面を有してもよく、又は粗面を有してもよい。熱ブロッキング層は、レーザの熱の大部分が誘電体層／半導体層に確実に含まれるように、十分に低い熱拡散率を有する層となることがある。光ブロッキング層と熱ブロッキング層の厚み並びに熱ブロッキング層の熱拡散率は、レーザアブレーション処理の間、下位層の温度が融点Ｔ_ｍを確実に下回るように指定されることがある。さらに、光ブロッキング層と熱ブロッキング層の厚み並びに熱ブロッキング層の熱拡散率は、レーザアブレーション処理の間、下位層の温度が再結晶温度を、金属であれば一般にＴ_ｍ／３を確実に下回るように指定されることがある。金属層と誘電体層又は半導体層との間で、さらには下位金属層に影響を及ぼすこと／損傷を与えることなく異なる金属層の間で、光ブロッキング層と熱ブロッキング層が両者の間に組み込まれているという条件で、選択性が実現されることがある。幾つかの実施形態では、熱ブロッキング層と光ブロッキング層は１つの層、例えば、熱電金属材料の１つの層であってもよい。他の実施形態では、スタック内での光ブロッキング層と熱ブロッキング層の順序は逆になることがある。光ブロッキング層と熱ブロッキング層はスタック内に組み込まれ、スタック内に応力又は表面形態の問題が入り込むのを回避することがある。幾つかの実施形態では、デバイスの機能性に関しては、例えば、デバイススタック内のＣＣＣ直上で使用されるときには、ＴＦＢ内で、光ブロッキング層と熱ブロッキング層は共に電導性でなければならない。さらに、本発明の幾つかの実施形態では、光ブロッキング層と熱ブロッキング層の複数の対は、構造又はデバイススタック内に組み込まれることがあり、各対は異なるパターニングを定義してもよい。さらにまた、本発明の幾つかの実施形態では、スタックの上面からの直接レーザパターニング及び基板を通る直接レーザパターニング、すなわち基板上に個別のデバイスを定義するために使用される基板を通るパターニング、及び光ブロッキング層と熱ブロッキング層上方のスタックをパターニングするために使用されるスタック上面からのパターニングによって、２つの異なるパターニングを生成するため、１対の光ブロッキング層と熱ブロッキング層を使用することを含む。２つのパターンを生成するためには、異なるレーザが必要とされることがある。熱ブロッキング層と光ブロッキング層のさらなる詳細は、ＰＣＴ国際公開公報第ＷＯ２０１３／０２２９９２Ａ２に記載されている。

【0026】

図１５は、本発明のいくつかの実施形態による、選択的レーザパターニングツールの概略図である。ツール１５００は、基板１５４０上のパターニングデバイス１５３０用のレーザ１５０１を含む。さらに、基板１５４０を通るパターニング用のレーザ１５０２が示されているが、基板が反転されるときには、基板１５４０を通るパターニング用にレーザ１５０１が使用されてもよい。レーザ１５０１及びレーザ１５０２によって生成されるレーザビーム１５１０は、デバイス１５３０のパターニングのための回折ビーム１５１２を生成する回折光学機器１５２０を通るように方向付けされる。回折光学機器１５２０は、上面又は底面からのパターニングに関して異なること、或いは回折光学機器が同じになることがあるが、異なるパターニングステップに用いられる異なるパターンを生成するように使用される複数の異なる領域を有する。基板ホルダ／ステージ１５５０は、基板１５４０の保持及び／又は移動のために提供される。ステージ１５５０は、基板を通るレーザパターニングを収容する開口部を有してもよい。ツール１５００は、レーザアブレーション中又は移動中に、基板が固定されるように構成されてもよく、レーザ１５０１／１５０２はまた、固定式又は可動式でもよい。幾つかの実施形態では、基板とレーザは共に運動が制御システムによって連携されている場合には、可動式であってもよい。幾つかの実施形態では、一又は複数のレーザを含むステップ及び反復処理が使用される。ＳＭＦ及びグローブボックス並びにアンテチャンバを含むスタンドアロン版のツール１５００を図１５に示す。グローブボックスの複雑さを最小限に抑え、露光された層と環境中の酸化剤との反応を抑制するため、ツール全体はドライルーム中に配置されることがある。図１５に示す実施形態は、本発明によるツールの一実施例であるが、本ツールの他の構成も数多く想定される。例えば、リチウムフリー（分離して堆積されたリチウム陰極層リザーバがない）ＴＦＢの場合には、必ずしもグローブボックスは必要ではない。さらに、ツール１５００は、リチウム箔製造で使用されるドライルームのような、好適な環境を有する部屋に配置されてもよい。

【0027】

図１６は、本発明のいくつかの実施形態によるＴＦＢデバイスを製造するため処理システム１６００の概略図である。処理システム１６００は、上述した処理ステップで利用されうる、反応性プラズマ洗浄（ＲＰＣ）チャンバ及び処理チャンバＣ１〜Ｃ４（１６４１、１６４２、１６４３及び１６４４）を備えるクラスタツール１６２０に対する標準の機械インターフェース（ＳＭＩＦ）を含む。クラスタツールには、グローブボックス１６５０を取り付けることもできる。グローブボックスは、不活性環境内で（例えばＨｅ、Ｎｅ、またはＡｒなどの希ガス下で）基板を保存することが可能であり、これは、アルカリ金属／アルカリ土類金属の堆積後に有用である。必要であれば、グローブボックスへのアンテチャンバ１６６０が使用される。アンテチャンバは、グローブボックス内の不活性環境を汚染することなく、グローブボックスとの間で基板を出し入れすることを可能にする、ガス交換チャンバ（不活性ガスから空気へ、及びその逆）である。（グローブボックスは、リチウム箔の製造者によって使用されるのに十分なほど露点が低い乾燥室雰囲気に置換されることが可能であることに、留意されたい。）チャンバＣ１〜Ｃ４は、例えば、上述のスタックの堆積及び回折光学機器を使用するスタックの選択的レーザパターニングを含みうる、薄膜バッテリ又はＥＣデバイスなどの電気化学デバイスの製造のための処理ステップ用に構成可能である。好適なクラスタツールプラットフォームの実施例には、Ｇｅｎｅｒａｔｉｏｎ１０ディスプレイクラスタツールとしてＡｐｐｌｉｅｄ Ｋｏｍａｔｚｕ Ｔｅｃｈｎｏｌｏｇｙ（ＡＴＫ）のディスプレイクラスタツール、Ａｐｐｌｉｅｄ ＭａｔｅｒｉａｌｓのＮｅｗ Ａｒｉｓｔｏプラットフォーム、並びに小型基板用のＡｐｐｌｉｅｄ ＭａｔｅｒｉａｌｓのＥｎｄｕｒａ（商標）及びＣｅｎｔｕｒａ（商標）プラットフォームがある。処理システム１６００に対するクラスタ構成が示されているが、基板が１つのチャンバから次のチャンバへ連続的に移動するように、処理チャンバが、移送チャンバなしで直線状に配設される、線形システムが利用されうることを、理解されたい。

【0028】

図１７は、本発明の幾つかの実施形態による、複数のインラインツール１７１０、１７２０、１７３０、１７４０などを有するインライン製造システム１７００を示している。インラインツールは、ＴＦＢ又はＥＣデバイスなどの電気化学デバイスの層すべてを堆積及びパターニングするためのツールを含みうる。さらに、インラインツールは、事前調整チャンバ及び事後調整チャンバを含みうる。たとえば、ツール１７１０は、基板が真空エアロック１７１５を通って堆積ツール１７２０内へ動く前に真空を確立するポンプダウンチャンバであってもよい。インラインツールの一部又はすべては、真空エアロック１７１５によって分離される真空ツールであってもよい。プロセスライン内のプロセスツール及び特定のプロセスツールの順序は、使用されている特定のデバイス製造方法―上記で提供される特定の実施例によって決定されることに、留意されたい。さらに、基板は、水平か垂直のいずれかに配向されるインライン製造システムを通って移動される。さらにまた、回折光学機器を使用する選択的レーザパターニングモジュールは、レーザパターニング中又は移動中に動かないように基板に対して構成されてもよい。

【0029】

図１７に示すようなインライン製造システムを通る基板の動きを説明するために、所定の場所に１つのインラインツール１７１０のみを有する基板コンベヤ１７５０を図１８に示す。図のように、基板１８１０を包含する基板ホルダ１７５５（基板ホルダは、基板が見えるように部分的に切り取られて示されている）が、ホルダと基板がインラインツール１７１０を通って移動するために、コンベヤ１７５０、又は同等のデバイス上に装着される。処理ツール１７１０に適したインラインプラットフォームは、Ａｐｐｌｉｅｄ ＭａｔｅｒｉａｌｓのＡｔｏｎ（商標）及びＮｅｗ Ａｒｉｓｔｏ（商標）であってもよい。

【0030】

本発明の実施形態による、薄膜バッテリなどの電気化学デバイスを形成するための装置は、アブレーション補助層（使用する場合）、カソード電流コレクタ層、カソード層、電解質層を含むスタックを基板上にブランケット堆積するための第１のシステム、アノード層、アノード電流コレクタ層及び保護被覆層、並びに上述のように回折光学機器を使用する、スタックの直接レーザパターニング、又は上述のように成形ビームレーザパターニングによるパターニングのための第２のシステム、を含む。第１のシステムは、クラスタツール、インラインツール、スタンドアロンツール、或いは一又は複数の前記ツールの組み合わせであってもよく、第２のシステムはスタンドアロンツールであってもよく、又は第１のシステムに組み込まれてもよい。ＥＣデバイスなどの他の電気化学デバイスの製造に同様の装置が使用されうるが、第１のシステムは特定のデバイスに要求されるスタック、及びアブレーション補助層（使用する場合）を堆積するように構成されており、さらに第２のシステムは、上述のように回折光学機器を使用する、スタックの直接レーザパターニング、或いは上述の整形ビームレーザパターニングによるパターニング用のものとなっている。さらに、装置は本明細書で記載されているように、広範囲に及ぶ様々な処理用に構成されてもよい。

【0031】

さらに、実施形態によっては、少なくとも１つの電気化学デバイス層は、光学素子上に入射するレーザビームによって生成される成形ビームによって直接パターニングされることがあり、光学素子は屈折レンズ及び開孔部などを含むことがある。成形ビームは、前記直接パターニング中に電気化学デバイスの作業面全体にわたって動かされることがある。例えば、成形ビームはラスタライズされることがある。図１９は、レーザビーム１０、光学素子２５、成形ビーム１４、及び矢印で示されているように基板３０の作業面全体にわたってビーム１６を動かすように、軸４２の周りに回転するスキャニング／ラスタリングミラー４０を含む、成形ビームレーザパターニングツールの実施例の概略図を示している。ラスタライズされた成形ビームに対して、１ＭＨｚの高いパルス反復率で動作するレーザが使用されることがある。成形ビームは、ラスター方向に平行な第１の方向に沿ってシルクハット型エネルギー分布を有することがあり、ラスター方向に垂直で、電気化学デバイスの作業面に平行な第２の方向のビームエネルギー分布は、ガウス分布になることがある。さらに、実施形態によっては、成形ビームは、ラスター方向に垂直で、電気化学デバイスの作業面に平行な第２の方向に、シルクハット型エネルギー分布を有することがある。さらにまた、成形ビームは、例えば、幅に対して高アスペクト比の長さをさらに有しうる矩形を有してもよく、実施形態によっては５を超えるアスペクト比、さらなる実施形態では１０を超えるアスペクト比を有してもよい。成形ビームは、作業面全体にわたってスキャンされ／ラスタライズされることを除いて、回折光学素子を利用する方法に対して上述の電気化学デバイスの種々の層をパターニングするために使用されることがある。例えば、成形ビームは、デバイス層の一部のアブレーションに、デバイス層の一部の選択的アブレーションに、パターニング補助層を使用するデバイス層除去などに利用されることがあり、成形ビームは電気化学デバイスに直接、又は透明基板を通って入射されることがある。

【0032】

さらに、実施形態によっては、上述の成形ビーム露光は、電気化学デバイスのデバイス層の一部又はすべてをパターニングするため、上述の回折光学素子を使用するパターニングと組み合わされることがある。

【0033】

ＴＦＢダイの面積は、約１ｍｍ×１ｍｍから約５インチ×５インチまで変化することがあり、典型的なサイズは約１インチ×１インチとなることに留意されたい。ＴＦＢ基板は複数のダイを含み、典型的にはより大きな辺サイズを有してもよく、シリコン基板では約２００ｍｍ×３００ｍｍ、マイカ基板では約１５０ｍｍ×１５０ｍｍ、ガラス、ポリマー及び金属基板ではさらに大きなサイズ（処理ツールによって制限される）となることがある。ＥＣデバイスダイはデバイスのアプリケーションによってはサイズが大きく変化することがある。例えば、リアビューミラーは典型的には、約２インチ×４〜５インチのダイ領域を有することがあり、ＥＣディスプレイダイはさらに小さくなることがあり、ＥＣウィンドウでは非常に大きくなり、基板１枚あたりの数は少なくなることがある。ＥＣデバイス用の基板はサイズが大きく変化することがあり、およそ３ｍ×３ｍのＧＥＮ１０基板と同程度に大きくてもよい。小さなＥＣデバイスでは、一般的に基板１枚あたりのダイの数は多くなるが、ウィンドウのような大きなデバイスでは、基板１枚あたりのダイは比較的少なり、基板１枚あたり１つのデバイスになることもある。

【0034】

本発明について、本発明の特定の実施形態を参照して特に説明したが、本発明の精神及び範囲から逸脱することなく、形態及び詳細に変更及び修正を加えることができることは、当業者には容易に明らかになるはずである。添付の特許請求の範囲は、かかる変更及び修正を包括することが意図されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】