特許 6325057 半導体素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6325057

(24)【登録日】2018年4月20日

(45)【発行日】2018年5月16日

(54)【発明の名称】半導体素子の製造方法

(51)【国際特許分類】

   H01L 21/318 20060101AFI20180507BHJP

   C23C 16/44 20060101ALI20180507BHJP

【ＦＩ】

   H01L21/318 B

   C23C16/44 J

【請求項の数】10

【全頁数】10

(21)【出願番号】特願2016-217692(P2016-217692)

(22)【出願日】2016年11月8日

(65)【公開番号】特開2017-98543(P2017-98543A)

(43)【公開日】2017年6月1日

【審査請求日】2016年11月8日

(31)【優先権主張番号】10-2015-0163271

(32)【優先日】2015年11月20日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】316008145

【氏名又は名称】ウォニク アイピーエス カンパニー リミテッド

(74)【代理人】

【識別番号】100079049

【弁理士】

【氏名又は名称】中島 淳

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(72)【発明者】

【氏名】ハン、 ドン ウォク

(72)【発明者】

【氏名】チョ、 ビュン チュル

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２０１２−０６００３６（ＪＰ，Ａ）

【文献】 特開２００１−１２７０６８（ＪＰ，Ａ）

【文献】 特開平１１−２２４８５８（ＪＰ，Ａ）

【文献】 国際公開第２００８／０３５６７８（ＷＯ，Ａ１）

【文献】 特開２００２−０６０９５１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３１８

Ｃ２３Ｃ １６／４４

(57)【特許請求の範囲】

【請求項1】

プロセスチャンバ内部に蒸着された物質を除去するために、真空状態を保持しながら、フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う段階と、
前記プロセスチャンバ内部にシーズニング層を形成する段階と、
水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階と、
前記プロセスチャンバ内部に配された基板上に対象膜を形成する段階と、
を含み、
前記フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階は、前記シーズニング層を形成する段階の以後に行われるか、または以前と以後の両方で行われる、
半導体素子の製造方法。

【請求項2】

前記フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスは、ＮＦ_３またはＣｌＦ_３を含む請求項１に記載の半導体素子の製造方法。

【請求項3】

前記水素（Ｈ）を含有するが、炭素を含有しないガスは、ＳｉＨ_４、Ｂ_２Ｈ_２、ＮＨ_３またはＨ_２を含む請求項１に記載の半導体素子の製造方法。

【請求項4】

前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン酸化膜を形成する段階を含む請求項１に記載の半導体素子の製造方法。

【請求項5】

前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン酸化膜を形成する段階、及び前記シリコン酸化膜の上にシリコン窒化膜を形成する段階を含む請求項１に記載の半導体素子の製造方法。

【請求項6】

シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスを用いてプロセスチャンバ内部に配された基板上に対象膜を蒸着する段階と、
前記プロセスチャンバ内部に蒸着された物質を除去するために、真空状態を保持しながら、フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う段階と、
前記プロセスチャンバ内部に酸化膜からなるシーズニング層を形成する段階と、
を含む単位サイクルを少なくとも一回以上行い、
前記単位サイクルは、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階をさらに含むが、
前記フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階は、前記シーズニング層を形成する段階の以後に行われるか、または以前と以後の両方で行われる、
半導体素子の製造方法。

【請求項7】

前記酸化膜からなる前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン（Ｓｉ）を含有するが、塩素（Ｃｌ）を含有しないガスを用いてシリコン酸化膜からなるシーズニング層を形成する段階を含む請求項６に記載の半導体素子の製造方法。

【請求項8】

前記単位サイクルは、前記シリコン酸化膜からなるシーズニング層を形成する段階以後に、シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスと水素（Ｈ）を含有するガスとを活性化して、前記シリコン酸化膜の上にシリコン窒化膜からなるシーズニング層を形成する段階をさらに含む請求項７に記載の半導体素子の製造方法。

【請求項9】

前記対象膜と前記シリコン窒化膜とからなるシーズニング層は、同じガスを用いて形成された同じ物質からなる請求項８に記載の半導体素子の製造方法。

【請求項10】

前記シリコン酸化膜からなるシーズニング層を形成する段階で、前記シリコン（Ｓｉ）を含有するが、塩素（Ｃｌ）を含有しないガスは、シラン（ＳｉＨ_４）を含み、
前記シリコン窒化膜からなるシーズニング層を形成する段階で、前記シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスは、ＤＣＳ（ＳｉＨ_２Ｃｌ_２）またはＨＣＤＳ（Ｓｉ_２Ｃｌ_６）を含み、前記水素（Ｈ）を含有するガスは、ＮＨ_３を含み、
前記対象膜を蒸着する段階で、前記シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスは、ＤＣＳ（ＳｉＨ_２Ｃｌ_２）またはＨＣＤＳ（Ｓｉ_２Ｃｌ_６）を含む請求項９に記載の半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の製造方法に関し、より詳細には、薄膜蒸着工程を含む半導体素子の製造方法に関する。

【背景技術】

【0002】

半導体素子の薄膜は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法、蒸気蒸着（ｅｖａｐｏｒａｔｉｏｎ）方法、ＣＶＤ方法、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、以下、ＡＬＤ）方法などによって半導体基板上に形成される。このような方法を行うための薄膜蒸着装置は、通常、チャンバと、チャンバ内部に各種のガスを供給するガスラインと、チャンバ内部に各種のガスを噴射するシャワーヘッドと、半導体基板を載置させるためのサセプタと、を含む。

【0003】

ところで、薄膜蒸着装置を用いて薄膜形成工程を進行する間に、薄膜形成処理時に生成される反応生成物は、半導体薄膜の表面だけではなく、チャンバ内部表面にも堆積（付着）されてしまう。半導体量産用薄膜蒸着装置は、多量の半導体基板を処理するために、チャンバ内部に反応生成物が付着された状態で薄膜形成処理を続けば、反応生成物が剥離されてパーティクル（ｐａｒｔｉｃｌｅ）が発生する。

【0004】

このようなパーティクルは、蒸着工程の不良を引き起こし、半導体基板に付着されて半導体素子の収率を低下させることがある。このために、一定時間または一定枚数の半導体基板蒸着工程が終了した後には、チャンバ内部を洗浄しなければならない。最近、フッ素（Ｆ）または塩素（Ｃｌ）を用いたインサイチュ（ｉｎ−ｓｉｔｕ）洗浄方法が使われている。しかし、洗浄工程以後に残留するフッ素（Ｆ）または塩素（Ｃｌ）を効果的に除去することができなければ、基板にチャージング（ｃｈａｒｇｉｎｇ）を誘発し、基板上にパーティクルを誘導する問題点が発生する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、前記問題点を含んで多様な問題点を解決するためのものであって、パーティクルの発生を減少させ、工程再現性を確保することができる半導体素子の製造方法を提供することを目的とする。しかし、このような課題は、例示的なものであって、これにより、本発明の範囲が限定されるものではない。

【課題を解決するための手段】

【0006】

前記課題を解決するための本発明の一観点による半導体素子の製造方法が提供される。前記半導体素子の製造方法は、プロセスチャンバに蒸着された薄膜を除去するために、真空状態を保持しながら、フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う段階と、前記プロセスチャンバ内部にシーズニング層（ｓｅａｓｏｎｉｎｇ ｌａｙｅｒ）を形成する段階と、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階と、前記プロセスチャンバ内部に配された基板上に対象膜を形成する段階と、を含む。

【0007】

前記半導体素子の製造方法で、前記フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスは、ＮＦ_３またはＣｌＦ_３を含みうる。
前記半導体素子の製造方法で、前記水素（Ｈ）を含有するが、炭素を含有しないガスは、ＳｉＨ_４、Ｂ_２Ｈ_２、ＮＨ_３またはＨ_２を含みうる。
前記半導体素子の製造方法で、前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン酸化膜を形成する段階を含みうる。
前記半導体素子の製造方法で、前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン酸化膜を形成する段階、及び前記シリコン酸化膜上にシリコン窒化膜を形成する段階を含みうる。
前記半導体素子の製造方法で、前記フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階は、前記シーズニング層を形成する段階の以前に行われるか、以後に行われるか、または以前と以後の両方で行われる。

【0008】

前記課題を解決するための本発明の他の観点による半導体素子の製造方法が提供される。前記半導体素子の製造方法は、シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスを用いてプロセスチャンバ内に配された基板上に対象膜を蒸着する段階と、前記プロセスチャンバ内部に蒸着された薄膜を除去するために、真空状態を保持しながら、フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う段階と、前記プロセスチャンバ内部に酸化膜からなるシーズニング層を形成する段階と、を含む単位サイクルを少なくとも一回以上行う。

【0009】

前記半導体素子の製造方法で、前記酸化膜からなる前記シーズニング層を形成する段階は、前記プロセスチャンバ内部にシリコン（Ｓｉ）を含有するが、塩素（Ｃｌ）を含有しないガスを用いてシリコン酸化膜からなるシーズニング層を形成する段階を含みうる。
前記半導体素子の製造方法で、前記単位サイクルは、前記シリコン酸化膜からなるシーズニング層を形成する段階以後に、シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスと水素（Ｈ）を含有するガスとを活性化して、前記シリコン酸化膜上にシリコン窒化膜からなるシーズニング層を形成する段階をさらに含みうる。
前記半導体素子の製造方法で、前記対象膜と前記シリコン窒化膜とからなるシーズニング層は、同じガスを用いて形成された同じ物質からなりうる。

【0010】

前記半導体素子の製造方法で、前記シリコン酸化膜からなるシーズニング層を形成する段階で、前記シリコン（Ｓｉ）を含有するが、塩素（Ｃｌ）を含有しないガスは、シラン（ＳｉＨ４）を含み、前記シリコン窒化膜からなるシーズニング層を形成する段階で、前記シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスは、ＤＣＳ（ＳｉＨ_２Ｃｌ_２）またはＨＣＤＳ（Ｓｉ_２Ｃｌ_６）を含み、前記水素（Ｈ）を含有するガスは、ＮＨ_３を含み、前記対象膜を蒸着する段階で、前記シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスは、ＤＣＳ（ＳｉＨ_２Ｃｌ_２）またはＨＣＤＳ（Ｓｉ_２Ｃｌ_６）を含みうる。
前記半導体素子の製造方法で、前記単位サイクルは、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階をさらに含むが、前記フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階は、前記シーズニング層を形成する段階の以前に行われるか、以後に行われるか、または以前と以後の両方で行われる。

【発明の効果】

【0011】

前記のようになされた本発明の一実施形態によれば、インサイチュ洗浄工程後に残留する不純物を十分に除去し、チャンバ内の基板上に対象膜を形成するに当って、パーティクルの発生を減少させ、ウェーハ間の工程再現性を確保することができる。もちろん、このような効果によって、本発明の範囲が限定されるものではない。

【図面の簡単な説明】

【0012】

【図1】本発明の一実施形態による半導体素子の製造方法を図解する図面である。

【図2】本発明の実験例による半導体素子の製造方法で形成される対象膜に対してウェーハ間の厚さ差を示すグラフである。

【図3】本発明の実験例による半導体素子の製造方法でシーズニング層条件によってフッ素不純物が残留する程度を比較したグラフである。

【図4】本発明の実験例による半導体素子の製造方法でシーズニング層条件によって塩素不純物が残留する程度を比較したグラフである。

【発明を実施するための形態】

【0013】

以下、添付図面を参照して、本発明の多様な実施形態を例示的に説明する。
明細書の全体に亘って、膜、領域または基板のような１つの構成要素が、他の構成要素“上に”位置すると言及する時は、前記１つの構成要素が、直接に前記他の構成要素“上に”接触するか、その間に介在されるさらに他の構成要素が存在することができると解釈されうる。一方、１つの構成要素が、他の構成要素“直接上に”位置すると言及する時は、その間に介在される他の構成要素が存在しないと解釈される。
以下、本発明の実施形態は、本発明の理想的な実施形態を概略的に図示する図面を参照して説明する。図面において、例えば、製造技術及び／または公差（ｔｏｌｅｒａｎｃｅ）によって、示された形状の変形が予想される。したがって、本発明思想の実施形態は、本明細書に示された領域の特定形状に制限されたものと解釈されてはならず、例えば、製造上招かれる形状の変化を含まねばならない。また、図面で、各層の厚さやサイズは、説明の便宜及び明確性のために誇張されたものであり得る。同じ符号は、同じ要素を指称する。
本発明の一実施形態による半導体素子の製造方法で言及される薄膜は、化学的気相蒸着法（ＣＶＤ）または原子層蒸着法（ＡＬＤ；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などとして具現可能である。一方、本発明の一実施形態による半導体素子の製造方法で言及される‘励起（ｅｘｃｉｔｅ）’とは、プラズマや熱によって活性化された状態を意味する。

【0014】

図１は、本発明の一実施形態による半導体素子の製造方法を図解する図面である。
図１を参照すれば、本発明の実施形態による半導体素子の製造方法は、プロセスチャンバ内部に蒸着された物質を除去するために、真空状態を保持しながら、フッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う段階（ステップＳ１００）と、前記プロセスチャンバ内部にシーズニング層を形成する段階（ステップＳ３００）と、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ２００、ステップＳ４００）と、前記プロセスチャンバ内部に配された基板上に対象膜を形成する段階（ステップＳ５００）と、を含む。
薄膜蒸着装置を用いて薄膜形成工程を進行する間に、薄膜形成処理時に生成される反応生成物は、半導体薄膜の表面だけではなく、チャンバ内部表面にも堆積（付着）されてしまう。半導体量産用薄膜蒸着装置は、多量の半導体基板を処理するために、チャンバ内部に反応生成物が付着された状態で薄膜形成処理を続けば、反応生成物が剥離されてパーティクルが発生する。このようなパーティクルは、蒸着工程の不良を引き起こし、半導体基板に付着されて半導体素子の収率を低下させることができる。このために、一定時間または一定枚数の半導体基板蒸着工程が終了した後には、チャンバ内部を洗浄しなければならない。

【0015】

インサイチュクリーニングを行う段階（ステップＳ１００）は、薄膜を形成した以後に真空を保持した状態でプロセスチャンバ内部を洗浄する段階であって、薄膜蒸着装置を用いて薄膜形成工程を進行する間に、チャンバ内部（例えば、チャンバ内壁、サセプタ、シャワーヘッド）表面に意図しないように形成（付着）された反応生成物及び／または以前蒸着工程で反応し、チャンバ内部に残っている残留物を除去するために行われる。インサイチュクリーニングを行う段階（ステップＳ１００）は、フッ素（Ｆ）または塩素（Ｃｌ）を含有する洗浄ガスを用いて行われうるが、例えば、ＮＦ_３またはＣｌＦ_３を含みうる。その他にも、洗浄ガスは、Ｃ_３Ｆ_８、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_３Ｆ_８、ＳｉＦ_４、及びＦ_２のうち何れか１つの洗浄ガスを含みうる。

【0016】

フッ素（Ｆ）または塩素（Ｃｌ）が含有されたガスを用いてクリーニングを行えるならば、設備内部に残っている薄膜や不純物を除去するために、オーバーエッチ（ｏｖｅｒ ｅｔｃｈ）を進行する。オーバーエッチが進行しながら、クリーニングガスに含まれていたフッ素（Ｆ）または塩素（Ｃｌ）元素がチャンバ内壁やシャワーヘッドまたはヒーティングブロックに積層されて、クリーニング以後進行する工程に対して厚さ減少（ｄｒｏｐ）や異常蒸着現象を起こしうる。
例えば、シリコン窒化物（ＳｉＮ）をメイン蒸着する工程において、クリーニング段階で、洗浄ガスとしてＮＦ_３を使えるが、ＮＦ_３ガスは、通常の熱的反応によってクリーニングされることではなく、リモートプラズマジェネレーター（Ｒｅｍｏｔｅ Ｐｌａｓｍａ Ｇｅｎｅｒａｔｏｒ；ＲＰＧ）を通じてプラズマで励起させて、チャンバ内に残っているシリコン窒化膜を除去する。クリーニング工程でチャンバ内に残っているシリコン窒化物が全部除去された時、オーバーエッチングによってプラズマで励起されたフッ素（Ｆ）がチャンバ内部表面に残っており、チャンバ内に残っているフッ素（Ｆ）が後続のメイン蒸着工程でシリコン窒化膜の蒸着を妨害して、初期蒸着されるシリコン窒化膜の厚さを減少させる問題点を誘発する恐れがある。

【0017】

このような問題点を解消するために、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ２００、ステップＳ４００）と、前記プロセスチャンバ内部にシーズニング層を形成する段階（ステップＳ３００）と、を行うことができる。
水素（Ｈ）を含有するが、炭素を含有しないガスは、例えば、ＳｉＨ_４、Ｂ_２Ｈ_２、ＮＨ_３またはＨ_２を含みうる。このようなガスをプラズマや熱によって活性化させれば、励起された水素（Ｈ）が、チャンバ内に残留するフッ素（Ｆ）または塩素（Ｃｌ）と反応してチャンバから除去される。例えば、励起された水素（Ｈ）が、チャンバ内に残留するフッ素（Ｆ）と反応すれば、ガス状のＨＦで生成されてチャンバから除去され、励起された水素（Ｈ）が、チャンバ内に残留する塩素（Ｃｌ）と反応すれば、ガス状のＨＣｌで生成されてチャンバから除去される。

【0018】

一方、チャンバ内部の洗浄後に、後続して蒸着される物質と同じ物質で、後続工程進行時にも落ちない接着性が強い物質またはパーティクルが発生するとしても、後続して蒸着される薄膜に影響を大きく及ぼさない物質でチャンバ内部をシーズニング処理することによって、チャンバ洗浄以後、チャンバの雰囲気を最適の条件で構成して安定した半導体装置の生産を図りうる。本発明で、シーズニング層は、シリコン酸化膜からなる単一シーズニング層であるか、シリコン酸化膜及び前記シリコン酸化膜上のシリコン窒化膜からなる複合シーズニング層であり得る。

【0019】

本発明の一実施形態によれば、図１の（ａ）のように、クリーニング段階（ステップＳ１００）後に、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ２００）は、シーズニング層を形成する段階（ステップＳ３００）の以前に行われる。
本発明の他の実施形態によれば、図１の（ｂ）のように、クリーニング段階（ステップＳ１００）後に、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ４００）は、シーズニング層を形成する段階（ステップＳ３００）の以後に行われる。
本発明のさらに他の実施形態によれば、図１の（ｃ）のように、クリーニング段階（ステップＳ１００）後に、水素（Ｈ）を含有するが、炭素を含有しないガスを活性化して、フッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ２００、ステップＳ４００）は、シーズニング層を形成する段階（ステップＳ３００）の以前及び以後にいずれも行われることもある。

【0020】

図２は、図１に示された各実施形態による半導体素子の製造方法で形成される対象膜に対してウェーハ間の厚さ差を示すグラフである。横軸は、実験例の条件を区分し、縦軸は、メイン蒸着工程で最初の基板に蒸着した薄膜の厚さと二番目の基板に蒸着した薄膜の厚さとの差を示す。縦軸で示される厚さ差が小さいほど、フッ素（Ｆ）または塩素（Ｃｌ）の除去効果が高いと理解することができる。クリーニング以後に、フッ素（Ｆ）または塩素（Ｃｌ）の除去効果が高いほど、基板にソースが吸着される確率を高めて蒸着率が向上し、パーティクルの発生を低減して工程再現性を確保することができるためである。
図２を参照すれば、条件１は、水素（Ｈ）を含有するガスを用いてフッ素（Ｆ）または塩素（Ｃｌ）の残留物を除去する段階（ステップＳ２００、ステップＳ４００）は行わず、インサイチュクリーニングを行う段階（ステップＳ１００）とシーズニング層を形成する段階（ステップＳ３００）のみを行った実験例である。条件２は、図１の（ａ）に該当する実験例であり、条件３は、図１の（ｂ）に該当する実験例であり、条件４は、図１の（ｄ）に該当する実験例である。

【0021】

これら実験例よれば、メイン蒸着工程で、最初の基板に蒸着した薄膜の厚さと二番目の基板に蒸着した薄膜の厚さとの差が、条件１では０．４１Å、条件２では０．３８Å、条件３では０．１３Å、条件４では０．０２Åであることを確認した。
すなわち、水素（Ｈ）含有ガスを用いて処理（ｔｒｅａｔｍｅｎｔ）する段階をシーズニング段階前後に進行した場合、フッ素（Ｆ）または塩素（Ｃｌ）の除去効果が最も高く、水素（Ｈ）含有ガスを用いて処理する段階が、シーズニング段階以前に行うよりも以後に行う場合、相対的にフッ素（Ｆ）または塩素（Ｃｌ）の除去効果が高かった。
以下、前述した本発明の技術的思想を反映したものであって、本発明の理解のために、さらに具体的な例をあげて説明する。

【0022】

本発明の具体的な実施形態による半導体素子の製造方法は、プロセスチャンバ内に配された基板上に対象膜を蒸着する段階と、前記プロセスチャンバ内部に蒸着された物質を除去するために、真空状態を保持しながら、インサイチュクリーニングを行う段階と、前記プロセスチャンバ内部にシリコン酸化膜からなるシーズニング層を形成する段階と、を含む単位サイクルを少なくとも一回以上行う。

【0023】

さらに具体的に、対象膜は、シリコン窒化膜であり、シリコン窒化膜は、シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスとアンモニア（ＮＨ_３）ガスとをプラズマを用いて形成しうる。シリコン（Ｓｉ）と塩素（Ｃｌ）とを含有するガスは、ＤＣＳ（Ｄｉｃｈｌｏｒｏ ｓｉｌａｎｅ、ＳｉＨ_２Ｃｌ_２）またはＨＣＤＳ（Ｈｅｘａｃｈｌｏｒｏ ｄｉｓｉｌａｎｅ、Ｓｉ_２Ｃｌ_６）などを含みうる。

【0024】

メイン蒸着工程で、基板上にシリコン窒化物薄膜を形成する工程を繰り返す過程で蒸着反応生成物は、基板表面だけではなく、チャンバ内部表面にも意図しないように形成（付着）されてパーティクルが発生し、蒸着工程の不良を引き起こす。したがって、チャンバ内部に蒸着された物質を除去するために、真空状態を保持しながら、ＮＦ_３またはＣｌＦ_３のようなフッ素（Ｆ）または塩素（Ｃｌ）を含有するガスを用いてインサイチュクリーニングを行う。
クリーニング工程以後にも、残留するフッ素（Ｆ）または塩素（Ｃｌ）で起因する問題点を防止するために、チャンバ内部にシーズニング層を形成する。シーズニング層は、シリコン酸化膜からなる単一膜であるか、シリコン酸化膜とシリコン窒化膜とからなる複合膜であり得る。

【0025】

シーズニング層が単一膜である場合、シリコン窒化膜よりはシリコン酸化膜で構成されることが望ましい。もし、シーズニング層が対象膜と同じシリコン窒化膜の単一膜である場合、シリコン窒化膜のソースガスに含まれる塩素（Ｃｌ）成分がチャンバ内の部品を構成するアルミニウム（Ａｌ）と反応して、ＡｌＣｌ_４のような不純物が形成されるためである。特に、チャンバ内のシャワーヘッドのフレームにＡｌＣｌ_４のような不純物が形成される場合、蒸着工程の工程再現性が著しく不良になることを確認した。一方、シリコン酸化膜は、シラン（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）とをプラズマを用いて形成されうるので、チャンバ内の部品を構成するアルミニウム（Ａｌ）との反応問題が発生しない。また、シリコン酸化膜は、シリコン窒化膜よりもパーティクルの発生防止に有利であり、実際にシリコン酸化膜でシーズニング層を構成する場合、パーティクルの発生個数が初期から著しく減少することを確認することができた。

【0026】

一方、本発明者は、シリコン酸化膜からなる単一シーズニング層を形成した後に、別途の他の処理をせず、メイン蒸着工程の薄膜を形成する場合、形成された前記薄膜の表面で少量の塩素（Ｃｌ）が検出されることもあるということを確認した。このような塩素（Ｃｌ）は、以前単位サイクルでのメイン蒸着工程を行い、残留する塩素（Ｃｌ）であるか、現単位サイクルでのインサイチュクリーニングで発生した塩素（Ｃｌ）であると推定される。

【0027】

このような理由で、シーズニング層は、シリコン酸化膜を１次で形成した後に、前記シリコン酸化膜上にシリコン窒化膜を２次で形成した複合シーズニング層で構成することもできる。シリコン酸化膜とシリコン窒化膜とからなる複合シーズニング層を導入する場合、メイン蒸着工程で形成した薄膜から塩素（Ｃｌ）が検出される問題が表われないことを確認した。シリコン酸化膜からなる１次シーズニング層の表面上に存在する塩素（Ｃｌ）は、シリコン窒化膜を形成する過程でプラズマ状態のアンモニア（ＮＨ_３）と反応して、ガス状のＨＣｌで除去されるためである。

【0028】

それを検討すれば、シリコン酸化膜からなる単一シーズニング層を形成した後に、シリコン窒化膜からなる追加的なシーズニング層を形成せず、水素（Ｈ）を含有するガスを活性化して、シリコン酸化膜からなる単一シーズニング層上に供給することによって、塩素（Ｃｌ）を除去するという類似した効果が期待されることが分かる。シリコン酸化膜からなる１次シーズニング層の表面上に存在する塩素（Ｃｌ）は、活性化された水素（Ｈ）を含有するガスと反応して、ガス状のＨＣｌで除去されるためである。前記水素（Ｈ）を含有するガスは、例えば、ＳｉＨ_４、Ｂ_２Ｈ_２、ＮＨ_３またはＨ_２を含みうる。ＳｉＨ_４、Ｂ_２Ｈ_２またはＮＨ_３ガスは、プラズマや熱を用いて励起し、例えば、ＮＨ_３ガスは、６５０℃以上の高温で励起され始める。一方、Ｈ_２ガスは、熱によって励起することは実質的に難しく、プラズマを用いて励起することができる。

【0029】

前述した、水素（Ｈ）を含有するガスを活性化して処理（ｔｒｅａｔｍｅｎｔ）する工程は、図１の段階（ステップＳ２００）及び／または段階（ステップＳ４００）と理解され、シーズニング段階（ステップＳ３００）の前、後または前後に行われる。もちろん、シーズニング段階（ステップＳ３００）で形成されるシーズニング層は、シリコン酸化膜からなる単一シーズニング層であるか、シリコン酸化膜及びシリコン窒化膜からなる複合シーズニング層であり得る。

【0030】

図３は、本発明の実験例による半導体素子の製造方法でシーズニング層条件によって対象膜にフッ素不純物が残留する程度を比較したグラフであり、図４は、本発明の実験例による半導体素子の製造方法でシーズニング層条件によって対象膜に塩素不純物が残留する程度を比較したグラフである。
図３及び図４で、‘Ｎｏ Ｓｅａｓｏｎｉｎｇ’条件は、シーズニング層を形成していない場合であり、‘ＳｉＮ １Ｋ’条件は、厚さ１０００Åのシリコン窒化膜からなる単一シーズニング層を形成した場合であり、‘ＰＥ−ＯＸ ２Ｋ’条件は、ＰＥＣＶＤ工程で形成した厚さ２０００Åのシリコン酸化膜からなる単一シーズニング層を形成した場合であり、‘ＰＥ−ＯＸ ２Ｋ＋ＳｉＮ １００Å’条件は、ＰＥＣＶＤ工程で形成した厚さ２０００Åのシリコン酸化膜とＰＥＡＬＤ工程で形成した厚さ１００Åのシリコン窒化膜とからなる複合シーズニング層を形成した場合である。

【0031】

‘Ｎｏ Ｓｅａｓｏｎｉｎｇ’条件によれば、フッ素（Ｆ）が残留検出され、‘ＰＥ−ＯＸ ２Ｋ’条件では、塩素（Ｃｌ）が残留検出され、‘ＳｉＮ １Ｋ’条件では、シーズニングタイムロス（ｓｅａｓｏｎｉｎｇ ｔｉｍｅ ｌｏｓｓ）が表われることが分かり、‘ＰＥ−ＯＸ ２Ｋ＋ＳｉＮ １００Å’条件では、残留されるフッ素（Ｆ）または塩素（Ｃｌ）がほとんどなく、シーズニング時間改善効果もあることを確認することができる。

【0032】

本発明は、図面に示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。

【産業上の利用可能性】

【0033】

本発明は、半導体素子の製造方法関連の分野に適用可能である。

【図1】

【図2】

【図3】

【図4】