(58)【調査した分野】(Int.Cl.,DB名)
前記磁電変換素子の感磁面は、前記第1経路を形成するリードフレームの底面から上面までの高さに収まるように設定されることを特徴とする請求項4に記載の電流センサ。
前記磁電変換素子および前記信号処理ICは、それぞれ独立のチップからなるハイブリッド形態で構成されることを特徴とする請求項1ないし7のいずれか1項に記載の電流センサ。
前記各磁電変換素子は前記信号処理IC上に形成され、前記各磁電変換素子および前記信号処理ICは、モノリシック形態として一体的に構成されることを特徴とする請求項1または2に記載の電流センサ。
【発明を実施するための形態】
【0013】
<第1実施形態>
以下、本発明の電流センサの一実施形態を
図1〜
図5を参照して説明する。実施形態に係る電流センサ1は、例えばホール素子等の磁電変換素子を有するパッケージ型センサである。
【0014】
[電流センサの構成]
図1は、第1実施形態に係る電流センサ1の内部構造の一例を示す図である。
図1に示すように、この電流センサ1は、2本の被測定電流端子12a,12bと、電流経路の幅が途中で狭くなるように形成された電流経路10と、電流経路10に流れる被測定電流に応じた磁束を検出する2つの磁電変換素子13a,13bと、各磁電変換素子13a,13bの出力に基づいて電流値を算出する信号処理IC20と、10本の信号端子41とを備える。この実施形態では、電流経路10は、例えば半導体パッケージで使用されるリードフレームの形態で説明する。
【0015】
なお、被測定電流端子12a,12bおよび信号端子41の数は、
図1に示した例に限られず、変更することもできる。また、磁電変換素子の数は、1つ(例えば、磁電変換素子13a,13bのいずれか1つ)としてもよいし、3つ以上とすることもできる。
【0016】
電流経路10は、被測定電流端子12a側から、被測定電流端子12b側に向かうX方向に被測定電流Iが流れるように形成されている。この実施形態では、電流経路10には、例えば2つのギャップ101a,101bが形成されており、各ギャップ101a,101b内にそれぞれ、磁電変換素子13a,13bが配置される。これにより、磁電変換素子13a,13bは、電流経路10に流れる被測定電流Iに応じた電流検出を行うようになっている。
【0017】
磁電変換素子13a,13bとしては、例えば、ホール素子、磁気抵抗素子、ホールIC、磁気抵抗IC等がある。
【0018】
この実施形態の電流センサ1では、電流経路10、磁電変換素子13a,13bおよび信号処理IC20は、
図1に示すように、エポキシ樹脂等のモールド樹脂80で封止され、同一の半導体パッケージ(以下、単に「パッケージ」という。)として形成される。
【0019】
電流経路10は、
図1に一例を示すように、3つの経路10a,10b,10cからなる。各経路10a〜10cは直線状に形成され、被測定電流Iが流れる電流経路10の総和の長さが短くなるようになっている。これにより、電流経路10の抵抗値が小さくなるため電力損失を抑制でき、内部発熱も抑えられるため、高温対応が可能となる。
【0020】
図1では、経路10b(以下、「第1経路10b」と称する。)の導体幅W1は、他の経路10a,10cの導体幅W2よりも狭くなるように設定される。この第1経路10bによって、第1経路10bを流れる被測定電流Iが導体幅W1に集中し、その結果、第1経路10b周囲の磁界密度が高められて、磁電変換素子13a,13bのS/N比が向上する。なお、第1経路10bの形状として、
図1に示した形状に限られず、適宜変更してもよい。
【0021】
第1経路10b以外の各経路10a,10cは、磁電変換素子13a、13bが配置されるギャップ101a,101b側に突出する突出部16を備える。突出部16は、第一経路10bに接続される経路10aから、磁電変換素子13a、13bが配置される領域を囲むように、経路10c側へ突出するようにしてもよい。あるいは、突出部16は、第一経路10bに接続される経路10cから、磁電変換素子13a、13bが配置される領域を囲むように、経路10a側へ突出するようにしてもよ。あるいは、突出部16は、第一経路10bに接続される経路10a及び10cから、磁電変換素子13a、13bが配置される領域を囲むように、両側から突出してもよい。
この突出部16によって、絶縁部材14と電流経路10との接触面積が増加し、絶縁部材14の接着力が向上する。なお、突出部16の数は変更可能である。
【0022】
磁電変換素子13a,13bの表面に、パッケージ応力変化を緩衝させるための低弾性材料の塗布を行う場合、この突出部16を備えることで、その表面張力により突出部16と第一経路10bとで囲まれたエリアからはみでることなく塗布を行うことが可能となる。これにより、低弾性材料の塗布のばらつきを低減させることが可能となる。
【0023】
各磁電変換素子13a,13bは、電流経路10に囲まれるように各ギャップ101a,101b内に配置される。そのため、磁電変換素子13a,13bでは、電流経路10からの被測定電流Iに応じて生じる磁界が強くなり、結果として、磁束密度も高くなる。
【0024】
また、各磁電変換素子13a,13bは、第1経路10bを挟んで対向するようにギャップ101a,101b内に配置される。これにより、磁電変換素子13a,13bの位置では、被測定電流Iによって形成される磁束の向きが異なり(負または正側のZ方向)、その結果、電流センサ1では、磁電変換素子13a,13bの出力の差分を取ることで高いS/Nを得ることが可能となっている。
【0025】
磁電変換素子13a,13bは、被測定電流Iによって発生する磁束密度を検出し、磁束密度に応じた電気信号を信号処理IC20に出力することになる。
【0026】
信号処理IC20は、絶縁材(例えば、ダイアタッチフィルム)を介して前述の経路10aの上に配置される。この電流センサ1では、各磁電変換素子13a,13bおよび信号処理IC20は、同一のパッケージ内で、それぞれ独立のチップからなるハイブリッド形態で構成される。
【0027】
各磁電変換素子13a,13bは、電流経路10と離間して配置されており、常に電流経路10と接触しない状態となっている。これにより、電流経路10と磁電変換素子13a,13bとの間は電気的に導通せず、絶縁を維持するための隙間(クリアランス)が確保される。
【0028】
磁電変換素子13a,13bは、ワイヤ(金属線)60a,60bを介して信号処理IC20と電気的に接続され、信号処理IC20は、ワイヤ(金属線)50を介して信号端子41と電気的に接続される。
【0029】
各信号端子41は、信号処理IC20の出力(電流値)を取り出すように構成される。本実施形態では、信号端子41および被測定電流端子12a,12は、それぞれパッケージから外部に突出して構成される。被測定電流端子12a,12bと信号端子41との間の沿面距離(パッケージ表面における被測定電流端子12a,12bと信号端子41との最短距離)が予め設定された規定値を満たすようになっている。これにより、電流センサ1のパッケージ外部における高い絶縁性能が実現する。
【0030】
信号処理IC20は、例えばLSI(Large Scale Integration)で構成され、この実施形態では、例えば、メモリ、プロセッサ、バイアス回路、補正回路および増幅回路などを備える。この信号処理IC20の回路構成については、後述で詳細に説明する。
【0031】
図2は、電流センサ1内部の側面の一例を示す図である。
【0032】
図2に示すように、絶縁部材14は、第1経路10bを形成するリードフレーム裏面の一部と接合されて、磁電変換素子13a,13bを支持するように形成される。
【0033】
絶縁部材14は、例えば絶縁性に優れたポリイミド材の絶縁テープからなり、
図2に示すような状態で、第1経路10aを含む電流経路10を形成するリードフレーム裏面に貼られ、磁電変換素子13a,13bを裏面から支持する。
図2では、磁電変換素子13a,13bは、絶縁材70a,70bを介して、絶縁部材14と接着される。絶縁材70a,70bは、例えばダイアタッチフィルムとする。
【0034】
信号処理IC20は、絶縁材70cを介して、
図1に示した経路10aの上に接着される。絶縁材70cも、例えばダイアタッチフィルムとしても良い。信号処理IC20は、予め経路10a上に絶縁性の高い絶縁部材を敷いておき、その上にボンディング材を介してダイボンドしても良いし、あるいは、ダイアタッチ材を介して配置しても良い。
【0035】
図2において、磁電変換素子13a,13bはそれぞれ、各ギャップ101a,101bに、電流経路10を形成するリードフレームの厚み分落とし込んで配置される。これにより、電流センサ1では、磁電変換素子13a,13bの感磁面131a,131bの高さ位置が、リードフレームの底面から上面までの高さの間(好ましくは、中央)に設定されるため、磁電変換素子13a,13bの感磁面131a,131bでは、電流経路10(この実施形態では、第1経路10b)に流れる被測定電流Iによって発生する磁束をより多く捉えることが可能となり、その結果、電流検出感度が向上する。
【0036】
図3は、電流センサ1のパッケージ外観の一例を示す図であって、(a)はパッケージ上面図、(b)はパッケージ側面図を示す。
【0037】
図3(a)および
図3(b)に示すように、電流センサ1は、モールド樹脂80で封止されたパッケージとして形成される。
【0038】
被測定電流端子12a,12bおよび信号端子41は、パッケージの4つの側面から取り出される。
図3では被測定電流端子12a,12bおよび信号端子41は、パッケージの4つの側面から取り出されているが、これに限らず、たとえば被測定電流端子12a,12bが1側面に配置され、信号端子41は、その側面と対向した面に配置されるようにしても良い。
【0039】
図4は、信号処理IC20の一例の機能ブロック図である。この信号処理IC20は、バイアス回路201、補正回路202および増幅回路203を備える。バイアス回路201は、磁電変換素子13a,13bと接続され、磁電変換素子13a,13bに電源を供給するようになっている。換言すれば、バイアス回路201は、磁電変換素子13a,13bに励起電流を印加(流入)するための回路である。
【0040】
補正回路202は、磁電変換素子13a,13bの出力の差分に基づいて、外部で生じる磁界の影響をキャンセル(同相のノイズを相殺)して電流値を算出するようになっている。この場合、磁電変換素子13a,13bのゲイン係数をk、磁電変換素子13aの入力をs1,磁電変換素子13bの入力をs2とすると、補正回路202は、{k・(s1-s2)}の関係から、外来磁場の影響をキャンセルして電流値を算出する。
【0041】
また、補正回路202は、例えば、動作温度に基づいて、予めメモリに記憶されている温度補正係数に従い磁電変換素子13a,13bの出力値を補正するようになっている。このため、温度依存性が少なく高精度な電流検出が可能となる。
【0042】
増幅回路203は、補正回路202からの出力値を増幅するようになっている。
【0043】
[電流センサの作製方法]
次に、電流センサ1の作製方法について、
図1および
図5を参照して説明する。
図5は、電流センサ1の作製方法の一例を示す図である。
【0044】
図5では、電流センサ1を作製する工程の一例として、(A)から(F)までの順序で実施し、
図5(A)〜(F)において、リードフレーム100を上方からみた上面図、リードフレーム100を側方からみた断面図または側面図を示している。
【0045】
まず、
図5(A)において、リードフレーム100をパンチング加工またはエッチング加工して、ギャップ101a,101bにより形成された3つの経路10a〜10cを含む電流経路10を形成する。そして、
図5(B)では、リードフレーム100の下面に絶縁部材としての例えば絶縁テープ14を貼り付ける。
【0046】
図5(C)では、ダイボンディングにより、絶縁テープ14の上に、絶縁材としての例えばダイアタッチフィルム70a,70b(
図1)を介して、磁電変換素子13a,13bを固着する。また、ダイボンディングにより、経路10aの上に、絶縁材としての例えばダイアタッチフィルム70c(
図1)を介して、信号処理IC20を固着する。
【0047】
絶縁性を高めるために、経路10a上に絶縁テープ等の絶縁部材を予め貼り付けておき、その絶縁部材の上から信号処理IC20をダイアタッチフィルム、絶縁ペーストまたは導電性ペーストを介して固着してもよい。
【0048】
図5(D)では、ワイヤボンディングにより、信号端子41側のリードフレームと信号処理IC20とをワイヤ50で接続する。また、ワイヤボンディングにより、磁電変換素子13a,13bと信号処理IC20とをワイヤ60a,60bで接続する。
【0049】
図5(E)では、モールディングにより、電流経路10、磁電変換素子13a,13bおよび信号処理IC20をモールド樹脂80で封止して覆う。
【0050】
図5(F)では、リードフォーミングにより、リード端子をカットして被測定電流端子12a,12bおよび信号端子41を形成する。これにより、電流センサ1のパッケージが完成する。
【0051】
以上説明したように、本実施形態の電流センサ1によれば、他の経路10a,10cよりも幅の狭い第1経路10bからの被測定電流Iに応じた電流検出が行われる。
【0052】
したがって、第1経路10の全体の抵抗値が小さく抑えられ、このため電流密度を高めることができ、第1経路10bが磁電変換素子13a、13bに与える磁束が大きくなる。これにより、磁電変換素子13a、13bのS/N比が向上する。
【0053】
特に、大電流のアプリケーションに好適である。
【0054】
また、電流経路10は直線状に形成されるので、電流経路10の総和の長さが短くなるので、電流経路10の抵抗値が小さくなる。これにより、電流値の大きい電流検出を行うことが可能となる。
【0055】
さらに、磁電変換素子13a,13bは、相互に逆向きの磁束を検出し、磁電変換素子13a,13bの出力の差分を取るようにして電流値を検出する。これにより、磁電変換素子13a,13bの出力は磁電変換素子13aまたは13bの2倍になり、電流センサ1の電流検出感度が2倍に増加するため、磁電変換素子13a,13bの感度が上がる。また、上述の差分検出により外来磁場ノイズをキャンセルすることができるため、電流センサ1の電流検出精度を向上させることができる。
【0056】
<第2実施形態>
次に、第2実施形態の電流センサ1Aについて、
図6〜
図7を参照して説明する。
前述の電流センサ1では、磁電変換素子および信号処理ICのハイブリッド形態を例にとって説明したが、磁電変換素子と信号処理ICが、シリコンウェハー上に一体成型されたシリコン
モノリシック形態を適用するようにしてもよい。
【0057】
図6は、かかる
モノリシック形態で形成された電流センサ1Aの一例として、
図1と同様の電流経路10を有する電流センサ1Aを示している。
図7は、
図6と同一の電流センサ1Aの側面の一例を示す図である。
【0058】
図6および
図7において、
モノリシック形態以外は、本実施形態において、
図1および
図2に示したものとほぼ同様である。以下では、本実施形態の電流センサ1Aの構成について、
図1および
図2のものとの差異を中心に説明する。
【0059】
図6および
図7の構成例では、電流経路10の領域10a上に、絶縁材70b(例えばダイアタッチフィルム)を介して、信号処理IC20aが積層される。この信号処理IC20aは、本実施形態においても
図1で示したものと同一の機能を有する。
【0060】
図6に示すように、2つの磁電変換素子113a,113bは、
図1に示したものと同様に、平面視においてギャップ101a,101b内で電流経路10に囲まれるように配置され、電流経路10を流れる被測定電流Iに応じた磁束を検出するようになっている。しかしながら、この実施形態では、各磁電変換素子113a,113bと信号処理IC20が、シリコンウェハー上に一体成型されたシリコン
モノリシック形態となっているため、
図7に示すように、信号処理IC20a内には、各磁電変換素子113a,113bが形成されている。そして、各磁電変換素子113a,113bは、ギャップ101a,101b上方に配置され、電流経路10を流れる被測定電流Iに基づいて発生する磁束を検出する。
【0061】
この場合、
図1に示したものと同様に、第1経路10bの導体幅W1は、他の経路10a,10cの導体幅W2よりも狭くなるように形成されているので、第1経路10bに流れる被測定電流Iを集中させ、磁電変換素子113a,113bの位置における第1経路10b周辺の磁界を強めることができる。したがって、磁電変換素子113a,113bの感度が高まる。
【0062】
この実施形態では、磁電変換素子113a,113bの感磁面の上に、例えば磁性体メッキによって磁性材料80が形成されている。なお、磁性材料80の構成例として、フェライトなどの磁性体チップであってもよい。これにより、電流経路10に被測定電流Iが流れると、被測定電流Iによって生じる磁束が磁電変換素子113a,113bの感磁部に収束されやすくなる。したがって、電流センサ1Aの電流検出感度が向上する。
【0063】
また、この電流センサ1Aにおいても、電流経路10に被測定電流Iが流れると、磁電変換素子113a,113bは、第1経路10bを流れる被測定電流Iの向きに応じて、逆向きの磁束を検出する。これにより、第1実施形態のものと同様に、電流検出時には、磁電変換素子113a,113bの磁束の差分を利用して、外乱磁界の影響をキャンセルすることが可能となる。
【0064】
また、本実施形態の電流センサ1Aでも、電流経路10は直線状に形成されるので、電流値の大きい電流検出を行うことが可能となる。
【0065】
なお、本実施形態の電流センサ1Aは、
モノリシック形態であるので、電流経路10の突出部16は形成しないようにしてもよい。
【0066】
[変形例]
上述した各実施形態に係る電流センサ1,1Aは例示に過ぎず、以下に示すような変更を行うことが可能である。
【0067】
各実施形態の電流経路10の大きさや形状は、電流センサの仕様に応じて変更するようにしてもよい。例えば、第1経路10bの幅は、段階的または連続的に狭くなるように形成するようにしてもよい。
【0068】
各実施形態の電流センサ1,1Aは、半導体パッケージを例にとって説明したが、基板上に上述の電流経路、磁電変換素子および信号処理ICを備えたモジュール形態としてもよい。