特許 6349058 Ｓパラメータのリサンプリング方法及びシリアル・データ・リンク分析装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6349058

(24)【登録日】2018年6月8日

(45)【発行日】2018年6月27日

(54)【発明の名称】Ｓパラメータのリサンプリング方法及びシリアル・データ・リンク分析装置

(51)【国際特許分類】

   G01R 13/20 20060101AFI20180618BHJP

【ＦＩ】

   G01R13/20 M

   G01R13/20 Z

【請求項の数】4

【外国語出願】

【全頁数】15

(21)【出願番号】特願2013-132990(P2013-132990)

(22)【出願日】2013年6月25日

(65)【公開番号】特開2014-6259(P2014-6259A)

(43)【公開日】2014年1月16日

【審査請求日】2016年5月12日

(31)【優先権主張番号】13/531,917

(32)【優先日】2012年6月25日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】110001209

【氏名又は名称】特許業務法人山口国際特許事務所

(72)【発明者】

【氏名】カン・タン

(72)【発明者】

【氏名】ジョーン・ジェイ・ピカード

【審査官】 小川 浩史

(56)【参考文献】

【文献】 特開２００６−５０５５０（ＪＰ，Ａ）

【文献】 橋本洋志，「Ｓｃｉｌａｂで学ぶ 統計・スペクトル解析と同定」，株式会社オーム社，２００８年１１月２０日，第１版，ｐ．１６４−１６６

【文献】 Rick LYONS，“How to Interpolate in the Time-Domain by Zero-Padding in the Frequency Domain”，２０１２年 ４月２２日，ＵＲＬ，http://web.archive.org/web/20120422232313/http://www.dspguru.com/dsp/howtos/how-to-interpolate-in-time-domain-by-zero-padding-in-frequency-domain

【文献】 John PICKERD, Kan TAN，“Validation & Analysis of Complex Serial Bus Link Models (DesignCon 2013)”，２０１３年 ２月２１日，ＵＲＬ，http://jp.tek.com/dl/55W-28839-0%2520%2520DesignCon%25202013_SparameterCascade.pdf

【文献】 Kan TAN, John PICKERD，“Interpolation procedure for cascading S-parameters to prevent aliasing”，ICEMI' 2013 Proceedings of 2013 IEEE 11th IEEE International Conference on Electronic Measurement & Instruments，２０１３年 ８月１６日，pp.37-42

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ １３／００−１３／４２

Ｇ０１Ｒ ２７／００−２９／２６

(57)【特許請求の範囲】

【請求項1】

夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数の第１Ｓパラメータ・セットを記憶するステップと、
上記第１Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めるステップと、
折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記第１Ｓパラメータ・セット夫々のインパルス応答の上記リップルがないとみなして良い所定の条件を満たす位置にゼロを充填し、上記増加した時間インターバルをカバーする上記第１Ｓパラメータ・セットよりも高い周波数分解能のリサンプルされた複数の第２Ｓパラメータ・セットを生成するステップと
を具えるシリアル・データ・リンク分析用Ｓパラメータのリサンプリング方法。

【請求項2】

ＤＣ値を持たない全ての上記第１Ｓパラメータ・セットについて、上記第１Ｓパラメータ・セットの夫々をＤＣまで外挿するステップを更に具える請求項１記載の方法。

【請求項3】

夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数の第１Ｓパラメータ・セットを記憶するよう構成されたメモリと、
上記第１Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めるよう構成されたプロセッサとを具え、
該プロセッサは、折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記第１Ｓパラメータ・セット夫々のインパルス応答の上記リップルがないとみなして良い所定の条件を満たす位置にゼロを充填し、上記増加した時間インターバルをカバーする上記第１Ｓパラメータ・セットよりも高い周波数分解能のリサンプルされた複数の第２Ｓパラメータ・セットを生成するよう構成されていることを特徴とするシリアル・データ・リンク分析装置。

【請求項4】

夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数の第１Ｓパラメータ・セットを記憶するステップと、
上記第１Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めるステップと、
折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記第１Ｓパラメータ・セット夫々のインパルス応答の上記リップルがないとみなして良い所定の条件を満たす位置にゼロを充填し、上記増加した時間インターバルをカバーする上記第１Ｓパラメータ・セットよりも高い周波数分解能のリサンプルされた複数の第２Ｓパラメータ・セットを生成するステップと
を具えるシリアル・データ・リンク分析用Ｓパラメータのリサンプリング方法を実施するためのプロセッサで実行されるコンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概して言えば、信号取込み及び分析システムに関し、特に、シリアル・データ・リンク分析のためのＳパラメータ・リサンプリングにかかるシステム、装置及び方法に関する。

【背景技術】

【0002】

ハイスピード・シリアル・データ・リンク・システム及びＲＦシステムにおいては、Ｓパラメータは、システム特有の振る舞いである。Ｓパラメータは、一般に、ｎポート・ネットワークの特性を記述するために使用される。複雑なシステムも、複数のサブシステム（そのシステムのより小さい複数の部分）から構成されていることがある。各サブシステム は、Ｓパラメータの１セット（集合、グループ）で表すことができる。これらＳパラメータの複数セットを合成して、完全なシステムを表すＳパラメータ・モデルを得るという要求がある。例えば、一緒に接続されている複数デバイスを表す合成された全体特性を得るために、Ｓパラメータの複数セットが縦続接続されることがある。Ｓパラメータ・データは、関心のある特定帯域をカバーする必要がある。また、Ｓパラメータ・データは、時間領域におけるエイリアスを防止できるように、周波数分解能が十分に高い必要もある。これは、システムのインパルス応答持続時間をカバーするのに十分な長さの時間インターバルを提供できるほどに、周波数分解能が十分に高い必要があることを意味する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３−２９４７９４

【特許文献2】特開２００４−１０９１２８

【非特許文献】

【0004】

【非特許文献1】アジレント・テクノロジー社、アジレント・アプリケーション・ノートＡＮ１５４ 「S-Parameter Design」インターネット、２０１３年６月２５日検索<http://cp.literature.agilent.com/litweb/pdf/5952-1087.pdf>

【非特許文献2】Rajesh Mongia、Inder Bahl 及びPrakash Bhartia著、Artech House発行、１９９９年、「RF and Microwave Coupled-Line Circuits」

【発明の概要】

【発明が解決しようとする課題】

【0005】

個々のサブシステムに関するＳパラメータ・データの全てが適切な周波数分解能を持っているとしても、その同じ周波数分解能では、縦続接続でそれらを合成した場合には不十分となることがある。例えば、合成したシステムでは、伝播時間がより長くなり、複数の反射があるために、インパルス応答持続時間がより長いものとなることがある。そこで、例えば、エイリアス・エラーのようなエラーを生じさせることなく、複数のＳパラメータ・セットの合成を可能にするＳパラメータ・データの改善されたリサンプリング技術が必要とされている。

【課題を解決するための手段】

【0006】

本発明は、シリアル・データ・リンク分析に関する複数のＳパラメータをリサンプリングする方法に関する。この方法は、複数のＳパラメータ・セットを記憶することを含み、このとき、各Ｓパラメータ・セットは、１つのサブシステムに関連し、関連する複数のインパルス応答と１つの時間インターバルを有している。Ｓパラメータ・セットに関連する時間インターバルに基づいて、増加した時間インターバルを求める。Ｓパラメータ・セット夫々において、任意の折り返されたリップルを維持し、時間インターバルを増加させるために、インパルス応答にゼロが充填される。複数のリサンプルされたＳパラメータ・セットが、その増加した時間インターバルをカバーするように、更に高い周波数分解能で生成される。

【0007】

各Ｓパラメータ・セット中の複数のインパルス応答は、リップルしきい値に基づくゼロ充填位置にゼロが充填されるようにしても良い。各Ｓパラメータ・セット中の複数のインパルス応答は、各Ｓパラメータ・セットに関連する時間インターバルのパーセントに基づくゼロ充填位置にゼロが充填されるようにしても良い。ＤＣ値を持たない全てのＳパラメータ・セットについて、ＤＣまで各Ｓパラメータ・セットを外挿するようにしても良い。この方法は、全てのＳパラメータ・セットに関する最大共通周波数を求めることと、この最大共通周波数を超えて各Ｓパラメータ・セットを外挿することとを更に含んでいても良い。

【0008】

外挿された周波数領域Ｓパラメータを、逆高速フーリエ変換（ＩＦＦＴ）を用いて時間領域インパルス応答へ変換しても良い。実際の共通サンプル期間は、複数のＳパラメータ・セットの夫々と関連するサンプル・レートに基づき、インパルス応答とインパルス応答の間に定めても良い。時間領域ゼロ充填Ｓパラメータ・インパルスを、高速フーリエ変換（ＦＦＴ）を用いて、周波数領域に変換しても良い。外挿された低周波数ポイント及び高周波数ポイントは、切り捨てても良い。外挿とは、一般的に、推定値が既知の値から論理的に続くと仮定し、既知の範囲外の変数の値を既知の範囲内の値から推定することであることに注意されたい。

【0009】

シリアル・データ・リンク分析装置も開示される。この装置は、複数のＳパラメータ・セットを記憶するように構成されるメモリを含み、各Ｓパラメータ・セットは、１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有している。この装置は、各Ｓパラメータ・セットに関連する時間インターバルに基づく増加させた時間インターバルを求めるよう構成されたプロセッサも含んでいる。このプロセッサは、また、折り返された任意のリップルを維持し、時間インターバルを増加させるために各Ｓパラメータ・セット中の複数のインパルス応答にゼロを充填し、そして、増加した時間インターバルをカバーする更に高い周波数分解能を有する複数のリサンプルされたＳパラメータ・セットを生成するように構成される。

【0010】

プロセッサは、リップルしきい値に基づくゼロ充填位置において、各Ｓパラメータ・セット中のインパルス応答にゼロを充填するよう構成されても良い。プロセッサは、各Ｓパラメータ・セットに関連する時間インターバルのパーセントに基づくゼロ充填位置において、各Ｓパラメータ・セット中のインパルス応答にゼロを充填するよう構成されても良い。プロセッサは、ＤＣ値を持たない全てのＳパラメータ・セットについて、ＤＣまで各Ｓパラメータ・セットを外挿するようにしても良い。プロセッサは、全てのＳパラメータ・セットに関する最大共通周波数を求め、この最大共通周波数を超えて各Ｓパラメータ・セットを外挿するように構成されていても良い。

【0011】

プロセッサは、逆高速フーリエ変換（ＩＦＦＴ）を用いて外挿された周波数領域Ｓパラメータを時間領域インパルス応答に変換するよう構成されていても良い。プロセッサは、複数のＳパラメータ・セットの夫々に関連するサンプル・レートに基づいて、インパルス応答とインパルス応答の間に実際の共通サンプル期間を求めるよう構成されても良い。プロセッサは、高速フーリエ変換（ＦＦＴ）を用いて、時間領域ゼロ充填Ｓパラメータ・インパルスを周波数領域に変換するよう構成されていても良い。プロセッサは、外挿された低周波数ポイント及び高周波数ポイントを切り捨てるように構成されていても良い。

【0012】

より具体的には、本発明の概念１は、シリアル・データ・リンク分析用の複数のＳパラメータをリサンプリングする方法であって、
夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数のＳパラメータ・セットを記憶することと、
上記Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めることと、
折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記Ｓパラメータ・セット夫々のインパルス応答にゼロを充填し、上記増加した時間インターバルをカバーする更に高い周波数分解能のリサンプルされた複数のＳパラメータ・セットを生成することとを具えている。

【0013】

本発明の概念２は、上記概念１の方法であって、上記Ｓパラメータ・セットの夫々中のインパルス応答は、リップルしきい値に基づくゼロ充填位置でゼロが充填されることを特徴としている。

【0014】

本発明の概念３は、上記概念１の方法であって、上記Ｓパラメータ・セットの夫々中のインパルス応答は、上記Ｓパラメータ・セットの夫々に関連する上記時間インターバルのパーセントに基づくゼロ充填位置でゼロが充填されることを特徴としている。

【0015】

本発明の概念４は、上記概念１の方法であって、ＤＣ値を持たない全てのＳパラメータ・セットについて、上記Ｓパラメータ・セットの夫々をＤＣまで外挿することを更に具えている。

【0016】

本発明の概念５は、上記概念１の方法であって、
上記Ｓパラメータ・セットの全てに関する最大共通周波数を求めることと、
上記最大共通周波数を超えて上記Ｓパラメータ・セットの夫々を外挿することとを更に具えている。

【0017】

本発明の概念６は、上記概念５の方法であって、
逆高速フーリエ変換（ＩＦＦＴ）を用いて、外挿された周波数領域Ｓパラメータを時間領域インパルス応答に変換することを更に具えている。

【0018】

本発明の概念７は、上記概念１の方法であって、
複数の上記Ｓパラメータ・セットの夫々に関連するサンプル・レートに基いて、複数のインパルス応答の中から現実の共通サンプル期間を求めることを更に具えている。

【0019】

本発明の概念８は、上記概念１の方法であって、高速フーリエ変換（ＦＦＴ）を用いて、時間領域ゼロ充填Ｓパラメータ・インパルスを周波数領域に変換することを更に具えている。

【0020】

本発明の概念９は、上記概念５の方法であって、外挿された低周波数ポイント及び高周波数ポイントを切り捨てることを更に具えている。

【0021】

本発明の概念１０は、シリアル・データ・リンク分析装置であって、
夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数のＳパラメータ・セットを記憶するよう構成されたメモリと、
上記Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めるよう構成されたプロセッサとを具え、
該プロセッサは、折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記Ｓパラメータ・セット夫々のインパルス応答にゼロを充填し、上記増加した時間インターバルをカバーする更に高い周波数分解能のリサンプルされた複数のＳパラメータ・セットを生成するよう構成されていることを特徴としている。

【0022】

本発明の概念１１は、上記概念１０の装置であって、このとき、上記Ｓパラメータ・セットの夫々中のインパルス応答は、リップルしきい値に基づくゼロ充填位置でゼロが充填されることを特徴としている。

【0023】

本発明の概念１２は、上記概念１０の装置であって、このとき、上記Ｓパラメータ・セットの夫々中のインパルス応答は、上記Ｓパラメータ・セットの夫々に関連する上記時間インターバルのパーセントに基づくゼロ充填位置でゼロが充填されることを特徴としている。

【0024】

本発明の概念１３は、上記概念１０の装置であって、このとき、上記プロセッサが、ＤＣ値を持たない全てのＳパラメータ・セットについて、上記Ｓパラメータ・セットの夫々をＤＣまで外挿するよう構成されることを特徴としている。

【0025】

本発明の概念１４は、上記概念１０の装置であって、このとき、上記プロセッサが、上記Ｓパラメータ・セットの全てに関する最大共通周波数を求め、上記最大共通周波数を超えて上記Ｓパラメータ・セットの夫々を外挿するよう構成されることを特徴としている。

【0026】

本発明の概念１５は、上記概念１４の装置であって、このとき、上記プロセッサが、逆高速フーリエ変換（ＩＦＦＴ）を用いて、外挿された周波数領域Ｓパラメータを時間領域インパルス応答に変換するよう構成されることを特徴としている。

【0027】

本発明の概念１６は、上記概念１０の装置であって、このとき、上記プロセッサが、複数の上記Ｓパラメータ・セットの夫々に関連するサンプル・レートに基づいて、複数のインパルス応答の中から現実の共通サンプル期間を求めるよう構成されることを特徴としている。

【0028】

本発明の概念１７は、上記概念１０の装置であって、このとき、上記プロセッサが、高速フーリエ変換（ＦＦＴ）を用いて、時間領域ゼロ充填Ｓパラメータ・インパルスを周波数領域に変換するよう構成されることを特徴としている。

【0029】

本発明の概念１８は、上記概念１４の装置であって、このとき、上記プロセッサが、外挿された低周波数ポイント及び高周波数ポイントを切り捨てるよう構成されることを特徴としている。

【0030】

本発明の概念１９は、シリアル・データ・リンク分析に関する複数のＳパラメータをリサンプリングする方法を実施するためのプロセッサで実行されるコンピュータ・プログラムが記憶されたコンピュータ読み出し可能メディアであって、上記方法が、
夫々が１つのサブシステムと関連し、関連するインパルス応答及び時間インターバルを有する複数のＳパラメータ・セットを記憶することと、
上記Ｓパラメータ・セットの夫々と関連する上記時間インターバルに基づいて、増加した時間インターバルを求めることと、
折り返された全てのリップルを維持し、上記時間インターバルを増加させるために上記Ｓパラメータ・セット夫々のインパルス応答にゼロを充填し、上記増加した時間インターバルをカバーする更に高い周波数分解能のリサンプルされた複数のＳパラメータ・セットを生成することとを具えている。

【0031】

本発明の概念２０は、上記概念１９のコンピュータ読み出し可能メディアであって、このとき、上記Ｓパラメータ・セットの夫々中のインパルス応答は、リップルしきい値に基づくゼロ充填位置でゼロが充填されることを特徴としている。

【0032】

本発明の概念２１は、上記概念１９のコンピュータ読み出し可能メディアであって、上記Ｓパラメータ・セットの夫々中のインパルス応答は、上記Ｓパラメータ・セットの夫々に関連する上記時間インターバルのパーセントに基づくゼロ充填位置でゼロが充填されることを特徴としている。

【図面の簡単な説明】

【0033】

【図1】図１は、シリアル・データ・リンク・アプリケーション（ＳＤＬＡ）の信号パス・ウィンドウのブロック図である。

【図2】図２は、ポートＳパラメータの複数ブロックを縦続接続する機能を含むＳＤＬＡ信号パス・ウィンドウを示すブロック図である。

【図3】図３は、４ポートＳパラメータ・セットにおける全１６個のＳパラメータ・ベクトルに関する周波数領域の大きさのプロットを示すグラフ集である。

【図4】図４は、図３のＳパラメータ・ベクトルの夫々を時間領域のインパルス応答で表現したものを示すグラフ集である。

【図5】図５は、２０ｎｓの持続時間を有する単一ブロックに関するＳ１２インパルス応答のグラフである。

【図6】図６、９０ｎｓの持続時間を有するリサンプルされたＳ１２Ｓパラメータのインパルス応答を示すグラフである。

【図7】図７、Ｓ１１データ・サンプルに関するインパルス応答を示すグラフである。

【図8】図８は、リップルが落ち着いた後のゼロ充填位置を示すグラフである。

【図9】図９は、ゼロ充填位置が特定された後に、ゼロを充填したことを示すグラフである。

【図10】図１０は、オリジナルのＳパラメータと比較しながらリサンプルされたＳパラメータを示すグラフである。

【図11】図１１は、シリアル・データ・リンク分析を実行するよう構成された試験測定装置のブロック図である。

【発明を実施するための形態】

【0034】

シリアル・データ・リンク・アプリケーション（ＳＤＬＡ）は、高性能オシロスコープの重要な機能である。こうしたアプリケーションによって、ユーザは、ユーザのデバイス及びテスト・フィクスチャを表すＳパラメータを使って、所与の設計したものの機能をモデル化できる。ＳＤＬＡ は、これらＳパラメータをＦＩＲフィルタに変換でき、これらが取り込まれた波形に適用されることで、測定値からテスト・フィクスチャ及びプローブを取り除くことが可能になる。これらによって、ユーザは、取り込んだ信号に対してシリアル・チャンネルが与えるであろう影響をシミュレートできる。ユーザは、このアプリケーションを送信器（Ｔｘ）及び受信器（ＲＸ）等価回路をシミュレートするためにも使うことができる。

【0035】

図１は、ＳＤＬＡの信号パス・ウィンドウ１０のブロック図を示す。この例では、ＳＤＬＡが全信号パスをモデル化するように構成される。この例では、信号パスが、フィクスチャ回路ブロック１２、エンファシス回路ブロック１４（送信器Ｔｘ）、チャンネル回路ブロック１６及び等化回路ブロック１８（受信器Ｒｘ）を含む４つの回路ブロックを含んでいる。

【0036】

ＳＤＬＡオシロスコープ・ソース（信号源）の信号が、複数のオシロスコープ・チャンネルの１つ、例えば、チャンネル１（Ｃｈ１）に結合され、フィクスチャ（Fixture：装着装置）を通して送信器出力端子から取り込まれる。このオシロスコープ・ソース信号は、シリアル・データ・リンク分析を動作させる以前に、典型的には、デジタル化され、メモリ中に記憶されている。テスト・ポイントＴｐＡ〜ＴｐＤによって、ユーザは、個々の回路ブロックのソース信号に対する影響をモニタできる。この例では、フィクスチャ回路ブロック１２は、フィクスチャを表す関連する複数のＳパラメータを有し、また、エンファシス回路ブロック１４は送信器等価回路を表すことができる。チャンネル回路ブロック１６は、関連する複数のＳパラメータを有し、伝送チャンネルをシミュレートする。等化回路ブロック１８も、関連する連続時間線形等化器（CTLE：Continuous Time Linear Equalization）、フィード・フォワード型等価器（FFE：Feed Forward Equalization）又は判定帰還型等化器（DFE：Decision Feedback Equalization）の定義を有し、受信器等価回路をシミュレートする。各回路ブロックは、複数のコンポーネントをシミュレートすることがあり、これらの夫々は、複数のＳパラメータと関連づけられていることがあることを理解すべきである。

【0037】

図２は、４ポートＳパラメータの複数ブロックを縦続接続する機能を含むＳＤＬＡ縦続接続ツール（Cascade Tool）２０を示すブロック図である。この例では、Ｓパラメータ・ブロック２４〜４０は、縦続接続（cascade：カスケード）で配置され、フィクスチャ回路ブロック１２（図１）を構成する個々のコンポーネントをシミュレートするのに使用される。また、ＳＤＬＡは、プローブ４４に関するＳパラメータ・セットが、縦続接続中の任意のポイントと並列に配置されることも可能にしている。

【0038】

ソース（信号源）ブロック２２及び負荷ブロック４２は、縦続接続の各端部における負荷を表している。縦続接続中のブロック２４〜４０の夫々は、４ポートＳパラメータで表される。４ポートＳパラメータは、測定データから得ても良いし、シミュレートした回路から導いても良い。各ブロックは、１つの完全な４ポートＳパラメータ・セットとして構成しても良いし、２つの２ポートＳパラメータの組み合わせから構成することもできる。加えて、ＲＬＣ又は伝送ライン回路モデルをブロック中に提供するようしても良く、また、そのブロックに関するＳパラメータを、これらモデルから導くようにしても良い。

【0039】

図３は、４ポートＳパラメータ・セットにおける全１６個のＳパラメータ・ベクトルに関する周波数領域の大きさのプロットを示すグラフ集である。図４は、図３のＳパラメータ・ベクトルの夫々を時間領域のインパルス応答で表現したものを示すグラフ集である。Ｓパラメータは、種々の技術によって測定できる。複数のＳパラメータからなるセットがベクトル・ネットワーク・アナライザ（ＶＮＡ）を用いて測定される場合、正弦波入力信号がある１つのポートに与えられる。反射係数に関しては、反射正弦波の大きさ及び位相が測定される。他の全てのポートは、基準インピーダンス抵抗で終端される。反射信号と入力信号の比は、Ｓ１１、Ｓ２２、Ｓ３３又はＳ４４として表される。このプロセスが、複数の周波数から構成されるある範囲の間で繰り返される。Ｓ２１のためには、正弦波がポート１に与えられてポート２で測定され、これらの比がＳ２１になる。このプロセスは、全ての反射及び伝送が安定した後に、その正弦波が定常状態にあることが求められる。

【0040】

もしＳパラメータ・セットがタイム・ドメイン・リフレクトメータ（ＴＤＲ）の手順（ステップ）で測定されると、入射、反射及び伝達波形は時間領域で得られ、微分処理がそのステップで実施され、図４に示すようなインパルス応答を生じさせる。有効なＳパラメータ・セットの測定には、時間領域波形が安定し、時間インターバルの最後までに定常状態に達していることも要求される。続いて、これら波形は、高速フーリエ変換（ＦＦＴ）を用いて周波数領域へと変換される。この結果は、正弦波を用いてＶＮＡによって作られた測定値と基本的に等化である。

【0041】

ＶＮＡで測定されたデータの周波数間隔は、サンプル・レート周波数に達するまでのサンプル数を決定するが、時間領域波形は、このサンプル・レート周波数で表される。周波数間隔が小さいほど、より多数のサンプルがあり、時間インターバルがより長くなる。もし周波数間隔があまりに大きいと、時間領域データが安定するには、得られる時間インターバルがあまりに短く、そのために、時間領域のエイリアシングが生じる。これは、時間領域信号が間違った位置に折り返されるという結果になる。時間インターバルを定める数式は、以下で与えられる。

【0042】

数式１：Ｔ＝１／Δｆ

【0043】

ここでＴは、Ｓパラメータ・セットがカバーする時間インターバル、Δｆは周波数間隔である。この逆比例の関係は、より長いＴをカバーするには、Δｆがより小さい必要があるという結論を示している。これは、周波数分解能が細かいほど、その結果として、所望サンプル・レートで定まるナイキスト周波数までの周波数領域サンプルの個数がより多数になるという結果になる。

【0044】

サンプル数Ｎは、次の数式から計算できる。

【0045】

数式２：Ｎ＝０．５ｆｓ／Δｆ

【0046】

ここで、ｆｓは、サンプル・レートである。０.５ｆｓは、ナイキスト周波数である。周波数領域サンプルの個数は、時間領域応答を得るためにＩＦＦＴが演算された場合、時間領域サンプルの個数に比例する。従って、所与のサンプル・レートに対してΔｆが小さくなるほど、時間インターバルは長くなる。

【0047】

複数のＳパラメータ・ブロックが合成される場合には、問題が生じる。これらＳパラメータ・ブロックは、異なる信号源（ソース）又は研究所から得られたものかもしないし、同じ周波数間隔又はポイント数でサンプルされたものではないかもしれない。

【0048】

関連する問題を説明するために、以下の例を検討することにするが、ここでは、３つのブロックが縦続接続されている。全てのブロックは同じで、それらのＳ１２データは、図５に示すようなインパルス応答を持っていると仮定する。図から伝播遅延が約１０ナノ秒であることが観測される。５０ＭＨｚのＳパラメータの周波数間隔は、２０ナノ秒の時間インターバルをカバーする。これは、１つだけのブロックを考えると、このＳ１２データ・セットには十分かもしれない。３つのこれらＳパラメータ・ブロックが縦続接続された場合、合計の伝播遅延は３０ナノ秒となろう。同じ周波数間隔を使うのは、縦続接続された複数ブロックをカバーするのには、もはや十分ではない。この例は、本願で解決しようとする課題をはっきりと示している。個々のＳパラメータは、もっと小さな周波数間隔とし、合成された複数Ｓパラメータに関する増加した時間インターバルをカバーするためにリサンプルされなければならない。図６は、９０ナノ秒をカバーするリサンプルされたＳ１２のインパルス応答を示すグラフである。この時間インターバルは、３０ナノ秒の合計伝播遅延をカバーするのに十分である。

【0049】

リサンプルの問題を解決するために、種々の手法を取ることができる。例えば、１つの手法は、周波数領域で補間を行うことである。これは、実数成分及び虚数成分を補間するか、又は、大きさ及び位相成分を補間するかのどちらかで行っても良い。

【0050】

次の手法は、潜在的に異なる周波数間隔及び異なる帯域幅を有する複数のＳパラメータをリサンプルする手法を改善するものである。

【0051】

１．もしＳパラメータ・データがＤＣ値を持っていなければ、そのＳパラメータ・データの全てについてＤＣまで外挿する。ＶＮＡで測定されたＳパラメータは、通常、ＤＣ値を持っていない。ＴＤＲで測定したＳパラメータは、典型的にはＤＣ値を持っている。

【0052】

２．複数のＳパラメータ・セットの全てについての共通最高周波数を求める。この値は、縦続接続中のＳパラメータ・セットの全ての中の最高周波数としても良い。Ｓパラメータ・セットの夫々を共通最高周波数を超えて外挿する。

【0053】

３．逆ＦＦＴ（ＩＦＦＴ）を用いて、外挿された周波数領域Ｓパラメータを時間領域インパルス応答に変換する。

【0054】

４．複数のインパルス応答の中から現実（actual：現存）の共通サンプル期間を求める。現実の共通サンプル期間には、複数のインパルス応答のサンプル期間の中の最小のものが採用できる。続いて、複数のインパルス応答がリサンプルされるので、これらは、同じサンプル・レートを有することになる。

【0055】

５．インパルス応答の適切な位置にゼロを充填し（後述）、増加した時間インターバルを生成する。増加した時間インターバルは、各Ｓパラメータで表される時間インターバルの合計の倍数として求めることができる。

【0056】

６．時間領域ゼロ充填インパルスをＦＦＴを用いて周波数領域に変換する。

【0057】

７．外挿された低周波数ポイント及び高周波数ポイントを切り捨てる（オプション）。

【0058】

８．この時点で、全てのＳパラメータが、十分な周波数分解能で、同じ周波数ポイントでリサンプルされる。各周波数ポイントに関して、縦続接続される各ブロックのＳパラメータを合成する。これは、直接行われるか、又は、Ｔパラメータを介して行われ、合成Ｓパラメータが得られる。Ｓパラメータの合成に関する追加情報が、次の刊行物から得られる。アジレント・テクノロジーズ・アプリケーション・ノート「S-Parameter design」及びRajesh Mongia、Inder Bahl 及びPrakash Bhartia著、Artech House発行、１９９９年、「RF and Microwave Coupled-Line Circuits」

【0059】

上述のように、インパルス応答の適切な位置がゼロで充填されることで、増加させた時間インターバルが得られる。ゼロ充填の位置は任意ではなく、時間領域応答の右側の端部（end：最後部）で始まる必要もない。

【0060】

Ｓパラメータ・セット中の全てのインパルス応答に関して、ゼロ位相時間基準位置は、時間レコードの最初である。もしデータが全て理想的なら、レコードの右側にゼロ充填が加えられるであろう。しかし、ＩＦＦＴ演算からの漏れによって、時間レコードの最初からのリップルが時間レコードの最後へと折り返されるという結果がしばしば生じることがある。従って、ステップ４から得られるインパルス応答は、ある程度のリップル応答を時間レコードの最後に持つことがある。このインパルス応答の最後のリップル応答は、Ｓパラメータの帯域制限の特性によって生じるもので、サンプル・オフセットによって影響される。

【0061】

例えば、図７は、上記ステップ４において得られるＳ１１データ・サンプルに関するインパルス応答を示すグラフである。端部における小さな複数のリップルは、左端部５２から右端部５０へと折り返されている。インパルス応答の右端部にゼロが充填される通常のゼロ充填では、エラーのあるＳパラメータ・セットが生成される。この例は、本願で解決しようとするもう１つの問題をはっきりと示している。折り返されたリップルをインパルス応答の端部に維持するために、適切なゼロ充填位置５４にゼロが充填されなければならない。このゼロ充填の要求を解決するため、適切なゼロ充填位置を見つけるのに、以下の２つのオプションを使用しても良い。

【0062】

オプション１−しきい値ベース：インパルス応答の端部、例えば、右側から始めて、その端部にリップルがあるかどうか判断する。もしリップルがなければ、インパルス応答の最後のポイントの直ぐ後にゼロが充填される。もしリップルがあれば、リップルが落ち着いている位置、例えば、所定のリップルしきい値５６を下回る位置を見つけるために後ろ方向へサーチ（検索）する。ゼロは、図８に示すように、その落ち着いた位置５５に充填しても良い。

【0063】

オプション２−パーセント（割合）ベース：ゼロ充填位置を特定するために、インパルス応答の所定のパーセント（割合）を選択する。例えば、端部から５％の位置でゼロを充填する。例えば、ゼロ充填位置５４は、図７に示す２０ナノ秒サンプルの最後から５％、１９ナノ秒に位置している。

【0064】

図９は、上述のオプションのいずれかを用いてゼロ充填位置が特定された後に、ゼロを充填したグラフを示す。上述した技術を用いて、リサンプルされたＳパラメータは、図１０に示すように、オリジナルのＳパラメータとうまく整合が取られる。

【0065】

これら開示されたリサンプリング技術は、従来知られた技術に対して、種々の利点がある。これらは、十分な周波数分解能と、均一な周波数のサンプルを得るようＳパラメータをリサンプルするのに、堅牢で、実現しやすく、高速な方法を提供する。これによって、エイリアシングなしに複数のＳパラメータを合成できるという結果が得られる。いくつかの手法では、Ｓパラメータ・セットの最も粗い周波数分解能を使うことが初期設定になっている。これは、簡単には検出できないエイリアシングを起こす可能性が最も高い。

【0066】

周波数領域複素Ｓパラメータを時間領域実数インパルス応答を用いてリサンプリングすることは、複素周波数領域データを直接リサンプリングするのに比較して、より堅牢である。演算であるＦＦＴ／ＩＦＦＴを用いるこの処理は、他の手法よりも効率的である。

【0067】

開示したゼロ充填位置決め方法は、既知のゼロ配置方法と異なっている。これら技術は、Ｓパラメータに帯域制限があって、サンプル・オフセットが任意の場合もあるＳパラメータの一般的な使用の場合について、より良い周波数応答を提供する。

【0068】

図１１は、上述した技術を実行するよう構成された試験測定装置のブロック図である。この場合、装置１００は、表示装置１０２及び取込みシステム１０４を有するオシロスコープである。取込みシステム１０４には、関連するメモリ１１０及び入力／出力回路１０８を有するプロセッサ１０６が含まれる。種々のユーザ制御部１１２及び電気入力部１１４が、取込みシステム１０４に結合される。また、プロセッサ１０６は、先に詳しく説明したＳＤＬＡアプリケーションを実行するように構成されている。

【0069】

本願の開示に基づいて、多くの変形が可能であることを理解できるであろう。機能及び構成要素を特定の組み合わせで説明してきたが、各機能及び構成要素は、他の機能及び構成要素なしで単独で利用可能であり、また、他の機能及び構成要素と共に又は他の機能及び構成要素なしで、種々に組み合わせて利用可能である。本願で提供する方法又はフローチャートは、汎用コンピュータ又はプロセッサで実行するようにコンピュータ読み出し可能な（非一時的：non-transitory）記憶媒体に組み込まれたコンピュータ・プログラム、ソフトウェア又はファームウェアで実現されても良い。コンピュータ読み出し可能な記憶媒体の例には、読み出し専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、レジスタ、キャッシュ・メモリ、半導体メモリ・デバイス、内部ハード・ディスクやリムーバブル・ディスクのような磁気媒体、光磁気媒体、ＣＤ−ＲＯＭやデジタル・バーサタイル・ディスク（ＤＶＤ）のような光学式媒体が含まれる。

【0070】

適切なプロセッサには、例として、汎用プロセッサ、特定用途プロセッサ、通常型プロセッサ、デジタル・シグナル・プロセッサ（ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、ＡＳＩＣ（特定用途向けＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、任意形式のＩＣ、ステート・マシーンなどが含まれる。

【符号の説明】

【0071】

１０ 信号パス・ウィンドウ
１２ フィクスチャ回路ブロック
１４ エンファシス回路ブロック
１６ チャンネル回路ブロック
１８ 等化回路ブロック
２０ ＳＤＬＡ縦続接続ツール
２２ ソース・ブロック
２２〜４０ Ｓパラメータ・ブロック
４２ 負荷ブロック

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】