特許 6351073 通信用入出力装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6351073

(24)【登録日】2018年6月15日

(45)【発行日】2018年7月4日

(54)【発明の名称】通信用入出力装置

(51)【国際特許分類】

   G06F 12/02 20060101AFI20180625BHJP

   G06F 12/06 20060101ALI20180625BHJP

   G06F 5/10 20060101ALI20180625BHJP

【ＦＩ】

   G06F12/02 590A

   G06F12/06 550A

   G06F5/10

【請求項の数】4

【全頁数】30

(21)【出願番号】特願2015-34823(P2015-34823)

(22)【出願日】2015年2月25日

(65)【公開番号】特開2016-157284(P2016-157284A)

(43)【公開日】2016年9月1日

【審査請求日】2017年3月17日

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(73)【特許権者】

【識別番号】307020545

【氏名又は名称】公立大学法人岡山県立大学

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(72)【発明者】

【氏名】川村 智明

(72)【発明者】

【氏名】大輝 晶子

(72)【発明者】

【氏名】重松 智志

(72)【発明者】

【氏名】有本 和民

(72)【発明者】

【氏名】佐藤 洋一郎

(72)【発明者】

【氏名】横川 智教

(72)【発明者】

【氏名】松田 吉雄

(72)【発明者】

【氏名】今村 幸祐

【審査官】 酒井 恭信

(56)【参考文献】

【文献】 特開２０１１−０１０１９５（ＪＰ，Ａ）

【文献】 特開２０１０−００３０６７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／０３１９７３０（ＵＳ，Ａ１）

【文献】 特開平０９−２３７４９０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １２／０２

Ｇ０６Ｆ １２／０６

(57)【特許請求の範囲】

【請求項1】

順次入力される通信データに、当該通信データを出力すべき出力系統と対応するキューを示すキュー指定情報を付加して多重化する多重化装置と、前記多重化装置から転送された前記通信データを、データメモリ内に論理的に形成した複数のキューのうち前記キュー指定情報で指定された書込対象キューへ一時蓄積する記録装置と、前記キューのうち優先制御ロジックに基づき選択した出力系統と対応する読出対象キューから前記通信データを読み出し、当該出力系統と対応する出力ポートの通信速度に変換して出力する多重分離装置とを備える通信用入出力装置であって、
前記記録装置は、
バンクごとに複数のロウアドレスを有するＤＲＡＭからなり、前記キューと対応する個別のロウアドレスで当該キューの通信データを記憶する前記データメモリと、
前記書込対象キューに前記通信データを書き込む際、前記バンクのうち当該書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択して当該通信データを書き込み、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化した後に当該通信データを書き込むＤＲＡＭアクセス部と
を備えることを特徴とする通信用入出力装置。

【請求項2】

請求項１に記載の通信用入出力装置において、
前記ＤＲＡＭアクセス部は、
前記キューと前記バンクとの組み合わせごとに、当該キューの通信データを当該バンクに書き込む際にコラムアドレスとして用いる書込ポインタ値を記憶するバンク管理メモリを有し、
前記通信データを書き込む際、前記書込対象ロウアドレスと前記書込対象バンクとの組み合わせに対応する書込ポインタ値を前記バンク管理メモリから取得し、当該書込対象バンクの当該書込対象ロウアドレスのうち、当該書込ポインタ値からなるコラムアドレスに当該通信データを書き込む
ことを特徴とする通信用入出力装置。

【請求項3】

請求項１または請求項２に記載の通信用入出力装置において、
前記記録装置は、
前記データメモリの前記キューに対する書き込み・読み出しを制御する際に用いるキュー制御情報を記憶するキュー制御メモリと、
前記キュー制御メモリのキュー制御情報に基づいて、前記多重化装置から転送された前記通信データの前記書込対象キューに対する書き込みを前記ＤＲＡＭアクセス部に指示する書込制御部と、
前記キュー制御メモリのキュー制御情報に基づいて、前記読出対象キューからの通信データの読み出しを前記ＤＲＡＭアクセス部に指示し、読み出した通信データを前記多重分離装置へ転送する読出制御部とをさらに備え、
前記キュー制御メモリは、仮想データメモリ上で用いられる仮想格納アドレスごとに、当該仮想格納アドレスに書き込まれた通信データに後続する通信データの仮想格納アドレスを示す後続アドレスを記憶し、前記キューごとに、当該キューの通信データが書き込まれている前記仮想格納アドレスの先頭および最終を示すキュー先頭アドレスおよびキュー最終アドレスを記憶し、前記各キューに共通して、次に通信データを書き込むべき仮想格納アドレスを示す次書込アドレスを記憶し、
前記書込制御部は、前記書込対象キューに前記通信データを書き込む際、前記次書込アドレスからなる書込対象仮想アドレスに対する当該通信データの書き込みをＤＲＡＭアクセス部に指示し、当該書込対象キューのキュー最終アドレス、書込前のキュー最終アドレスに関する後続アドレス、および次書込アドレスをそれぞれ更新し、
前記読出制御部は、前記読出対象キューから前記通信データを読み出す際、当該読出対象キューのキュー先頭アドレスからなる読出対象仮想アドレスに対する当該通信データの読み出しをＤＲＡＭアクセス部に指示し、当該読出対象キューのキュー先頭アドレス、次書込アドレス、および新たな次書込アドレスに関する後続アドレスをそれぞれ更新し、
前記ＤＲＡＭアクセス部は、前記書込対象仮想アドレスに対する当該通信データの書き込み指示に対して、書込対象仮想アドレスに対応する書き込み対象バンクを記録するアドレス管理メモリを有し、前記読出対象仮想アドレスに対する当該通信データの読み出し指示に対して、前記読出対象仮想アドレスに対応するバンクを前記アドレス管理メモリより読み出すことにより決定する
ことを特徴とする通信用入出力装置。

【請求項4】

請求項３に記載の通信用入出力装置において、
前記記録装置は、
前記キューごとに、当該キューが使用している前記仮想データメモリ上での仮想格納アドレスの数を示す使用アドレス数を記憶するキュー使用アドレス数メモリと、
前記書込対象キューに前記通信データを書き込む際、当該通信データのデータ長に基づき、書き込みに必要となる仮想格納アドレスの数を示す必要アドレス数を算出し、前記キュー使用アドレス数メモリから取得した当該書込対象キューまたは前記各キューの使用アドレス数に基づき、当該書き込みに使用可能な仮想格納アドレスの数を示す残りアドレス数を算出し、当該必要アドレス数と当該残りアドレス数とを比較することにより当該通信データの書込可否を判定し、書込可の判定に応じて前記書込制御部に対して当該通信データの書き込みを指示するアクセス調停部と
をさらに備えることを特徴とする通信用入出力装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ通信技術に関し、特に通信データ（フレームデータ）の入出力を行う通信用入出力装置で用いられるメモリアクセス制御技術に関する。

【背景技術】

【0002】

従来、インターネット等のデータ通信で使用されて、例えばイーサネット（登録商標）のフレームデータ等の通信データを入出力するための通信用入出力装置として、例えば、特許文献１のような構成が提案されている。図２４は、従来の通信用入出力装置（内蔵メモリ）の構成を示すブロック図である。
この通信用入出力装置は、多重化装置ＭＵＸ、記録装置ＭＥＭ、および多重分離装置ＤＥＭＵＸから構成されている。

【0003】

ＭＵＸは、入力ポートごとに設けられたキュー指定情報付加部により、入力されたフレームデータに対して、当該フレームデータの出力先に対応するキュー指定情報を付加した後、多重化部により多重化して出力する。
ＭＥＭは、ＭＵＸから時分割多重で出力されたフレームデータを書込制御部により受け取り、各フレームデータに付加されているキュー指定情報とキューマップとを参照し、内蔵するデータメモリ内にフレームデータの出力先ごとに論理的に設けたキューのうち、キュー指定情報と対応するキューのアドレスへフレームデータを書き込む。また、ＭＥＭは、ＤＥＭＵＸからの読出指示に応じて、読出制御部により対応するキューからフレームデータを読み出して、ＤＥＭＵＸに出力する。

【0004】

ＤＥＭＵＸは、読出部により、出力ポートごとの優先制御ロジックに基づき、ＭＥＭ内の優先出力ポートに対応する出力先のキューからフレームデータを読み出して、振分部により対応する出力ポートへ振り分け、出力ポートごとに設けられた速度変換部により当該出力ポートの通信速度に変換して出力する。

【0005】

図２５は、キューと出力ポートとの対応を示す説明図であり、出力ポート数が３の場合が示されている。図２５（ａ）では、キューと出力ポートとが１対１に対応付けられているが、図２５（ｂ）のように、１対多に対応付けることにより、１つのフレームデータを複数の出力ポートが出力する場合に対応可能となる。また、図２５（ｃ）のように、出力ポートごとに、読出優先度に応じたキューを対応付けることもできる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１１−０１０１９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

このような通信用入出力装置では、出力系統の増加に応じてＭＥＭで必要とされる記憶容量が増大するため、データメモリとしてＤＲＡＭが用いられる。しかしながら、ＤＲＡＭのアクセスには、各バンクにおけるロウアドレスの活性化に起因して待ち時間が発生するため、場合によっては、ＤＲＡＭアクセスの実効スループットが極端に低下して、フレームデータの処理速度に追従できなくなり、通信品質が劣化するという問題点があった。

【0008】

一般に、ＤＲＡＭでは、任意のバンクの任意のロウアドレスにデータを書き込む場合、当該バンクにおいて当該ロウアドレスを活性化する必要があり、同一バンクの異なるロウアドレスにアクセスする場合には、当該ロウアドレスを用いたアクセスが完了するのを待ってから、新たなロウアドレスを活性化する必要があるため、同一バンクへのアクセスにおいて、ロウアドレスの活性化に起因して比較的大きな待ち時間が発生する。具体的には、同一バンクの異なるロウアドレスへのアクセスが連続した場合である。その他に待ち時間が発生する条件として、読み出し後の同一バンクに書き込みを行う場合、および、書き込み後の同一バンクから読み出しを行う場合がある。

【0009】

したがって、これら待ち時間がＤＲＡＭアクセスに関する実効スループットの低下原因となる。このため、特に、通信用入出力装置においては、短いフレームデータがバースト的に連続して入力される場合があり、このようなケースにおいて、頻繁に同一バンクの異なるロウアドレスへアクセスを行った場合、極端に実効スループットが低下する可能性がある。

【0010】

本発明はこのような課題を解決するためのものであり、ＤＲＡＭアクセスに関する実効スループットの低下を抑制できるメモリアクセス制御技術を提供することを目的としている。

【課題を解決するための手段】

【0011】

このような目的を達成するために、本発明にかかる通信用入出力装置は、順次入力される通信データに、当該通信データを出力すべき出力系統と対応するキューを示すキュー指定情報を付加して多重化する多重化装置と、前記多重化装置から転送された前記通信データを、データメモリ内に論理的に形成した複数のキューのうち前記キュー指定情報で指定された書込対象キューへ一時蓄積する記録装置と、前記キューのうち優先制御ロジックに基づき選択した出力系統と対応する読出対象キューから前記通信データを読み出し、当該出力系統と対応する出力ポートの通信速度に変換して出力する多重分離装置とを備える通信用入出力装置であって、前記記録装置は、バンクごとに複数のロウアドレスを有するＤＲＡＭからなり、前記キューと対応する個別のロウアドレスで当該キューの通信データを記憶する前記データメモリと、前記書込対象キューに前記通信データを書き込む際、前記バンクのうち当該書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択して当該通信データを書き込み、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化した後に当該通信データを書き込むＤＲＡＭアクセス部とを備えている。

【0012】

また、本発明にかかる上記通信用入出力装置の一構成例は、前記ＤＲＡＭアクセス部が、前記キューと前記バンクとの組み合わせごとに、当該キューの通信データを当該バンクに書き込む際にコラムアドレスとして用いる書込ポインタ値を記憶するバンク管理メモリを有し、前記通信データを書き込む際、前記書込対象ロウアドレスと前記書込対象バンクとの組み合わせに対応する書込ポインタ値を前記バンク管理メモリから取得し、当該書込対象バンクの当該書込対象ロウアドレスのうち、当該書込ポインタ値からなるコラムアドレスに当該通信データを書き込むようにしたものである。

【0013】

また、本発明にかかる上記通信用入出力装置の一構成例は、前記記録装置が、前記データメモリの前記キューに対する書き込み・読み出しを制御する際に用いるキュー制御情報を記憶するキュー制御メモリと、前記キュー制御メモリのキュー制御情報に基づいて、前記多重化装置から転送された前記通信データの前記書込対象キューに対する書き込みを前記ＤＲＡＭアクセス部に指示する書込制御部と、前記キュー制御メモリのキュー制御情報に基づいて、前記読出対象キューからの通信データの読み出しを前記ＤＲＡＭアクセス部に指示し、読み出した通信データを前記多重分離装置へ転送する読出制御部とをさらに備え、前記キュー制御メモリは、仮想データメモリ上で用いられる仮想格納アドレスごとに、当該仮想格納アドレスに書き込まれた通信データに後続する通信データの仮想格納アドレスを示す後続アドレスを記憶し、前記キューごとに、当該キューの通信データが書き込まれている前記仮想格納アドレスの先頭および最終を示すキュー先頭アドレスおよびキュー最終アドレスを記憶し、前記各キューに共通して、次に通信データを書き込むべき仮想格納アドレスを示す次書込アドレスを記憶し、前記書込制御部は、前記書込対象キューに前記通信データを書き込む際、前記次書込アドレスからなる書込対象仮想アドレスに対する当該通信データの書き込みをＤＲＡＭアクセス部に指示し、当該書込対象キューのキュー最終アドレス、書込前のキュー最終アドレスに関する後続アドレス、および次書込アドレスをそれぞれ更新し、前記読出制御部は、前記読出対象キューから前記通信データを読み出す際、当該読出対象キューのキュー先頭アドレスからなる読出対象仮想アドレスに対する当該通信データの読み出しをＤＲＡＭアクセス部に指示し、当該読出対象キューのキュー先頭アドレス、次書込アドレス、および新たな次書込アドレスに関する後続アドレスをそれぞれ更新し、前記ＤＲＡＭアクセス部は、前記書込対象仮想アドレスに対する当該通信データの書き込み指示に対して、書込対象仮想アドレスに対応する書き込み対象バンクを記録するアドレス管理メモリを有し、前記読出対象仮想アドレスに対する当該通信データの読み出し指示に対して、前記読出対象仮想アドレスに対応するバンクを前記アドレス管理メモリより読み出すことにより決定するようにしたものである。

【0014】

また、本発明にかかる上記通信用入出力装置の一構成例は、前記記録装置が、前記キューごとに、当該キューが使用している前記仮想データメモリ上での仮想格納アドレスの数を示す使用アドレス数を記憶するキュー使用アドレス数メモリと、前記書込対象キューに前記通信データを書き込む際、当該通信データのデータ長に基づき、書き込みに必要となる仮想格納アドレスの数を示す必要アドレス数を算出し、前記キュー使用アドレス数メモリから取得した当該書込対象キューまたは前記各キューの使用アドレス数に基づき、当該書き込みに使用可能な仮想格納アドレスの数を示す残りアドレス数を算出し、当該必要アドレス数と当該残りアドレス数とを比較することにより当該通信データの書込可否を判定し、書込可の判定に応じて前記書込制御部に対して当該通信データの書き込みを指示するアクセス調停部とをさらに備えるようにしたものである。

【発明の効果】

【0015】

本発明によれば、多重化装置から転送された通信データを、データメモリ内に論理的に形成した複数のキューのうちキュー指定情報で指定された書込対象キューへ一時蓄積する記録装置において、データメモリをＤＲＡＭで構成した場合でも、ロウアドレスの活性化回数を低減することができる。このため、ＤＲＡＭアクセスに関する実効スループットの低下を抑制することが可能となる。

【図面の簡単な説明】

【0016】

【図1】第１の実施の形態にかかる通信用入出力装置の構成を示すブロック図である。

【図2】第１の実施の形態にかかる記録装置の構成を示すブロック図である。

【図3】仮想データメモリの記憶イメージの例である。

【図4】アドレスキュー管理メモリの記憶例である。

【図5】キュー先頭・最終アドレスメモリの記憶例である。

【図6】キュー使用アドレス数メモリの記憶例である。

【図7】第１の実施の形態にかかるＤＲＡＭアクセス部の構成を示すブロック図である。

【図8】バンク管理メモリの記憶例である。

【図9】アドレス管理メモリの記憶例である。

【図10】書込制御部における書込動作を示す説明図である。

【図11】読出制御部における読出動作を示す説明図である。

【図12】データＰ２−１読出直前（データＰ２−３書込直後）のキュー制御情報を示す説明図である。

【図13】データＰ２−１読出時におけるキュー制御情報の変化を示す説明図である。

【図14】データＰ２−１読出直後（データＰ２−２読出直前）のキュー制御情報を示す説明図である。

【図15】データＰ２−２読出時におけるキュー制御情報の変化を示す説明図である。

【図16】データＰ２−２読出直後（データＰ２−４書込直前）のキュー制御情報を示す説明図である。

【図17】データＰ２−４書込時におけるキュー制御情報の変化を示す説明図である。

【図18】データＰ２−４書込直後のキュー制御情報を示す説明図である。

【図19】第１の実施の形態にかかるＤＲＡＭ書込処理を示すフローチャートである。

【図20】第１の実施の形態にかかるＤＲＡＭ読出処理を示すフローチャートである。

【図21】第２の実施の形態にかかるアクセス調停部の構成を示すブロック図である。

【図22】判定用アドレス数情報の構成例である。

【図23】第２の実施の形態にかかる書込可否判定処理を示すフローチャートである。

【図24】従来の通信用入出力装置（内蔵メモリ）の構成を示すブロック図である。

【図25】キューと出力ポートとの対応を示す説明図である。

【発明を実施するための形態】

【0017】

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる通信用入出力装置１について説明する。図１は、第１の実施の形態にかかる通信用入出力装置の構成を示すブロック図である。

【0018】

この通信用入出力装置１は、インターネット通信等で使用されて、例えばイーサネット（登録商標）のフレームデータ等の通信データを入出力するための通信用入出力装置であり、１つまたは複数の入力ポートから入力された通信データを、その通信データを出力すべき出力系統ごとに分離し、当該出力系統と対応する出力ポートの通信速度に変換して出力する機能を有している。

【0019】

図１に示すように、通信用入出力装置１は、多重化装置（ＭＵＸ）１０、メモリアクセス制御機能内蔵型の多重分離装置（ＤＥＭＵＸ）２０、およびアクセス制御機能内蔵型の記録装置（ＭＥＭ）３０から構成されている。以下では、通信用入出力装置１で入出力する通信データがフレームデータである場合を例として説明するが、これに限定されるものではなく、パケットやＡＴＭセルなど各種の通信データを、フレームデータと同様にして入出力することも可能である。

【0020】

多重化装置１０は、外部から順次入力されるフレームデータに、当該フレームデータを出力すべき出力系統と対応するキュー指定情報を付加して多重化する機能を有している。
記録装置３０は、多重化装置１０から転送されたフレームデータを、データメモリ内に論理的に形成した複数のキューのうち、当該フレームデータに付加されているキュー指定情報で指定された書込対象キューへ一時蓄積する機能を有している。
多重分離装置２０は、記録装置３０内のキューのうち優先制御に基づき選択した出力系統と対応する読出対象キューから、当該読出対象キューに一時蓄積されているフレームデータを読み出し、当該出力系統と対応する出力ポートの通信速度に変換して出力する機能を有している。

【0021】

本実施の形態は、記録装置３０において、データメモリ３１Ａをバンクごとに複数のロウアドレスを有するＤＲＡＭから構成して、前記キューと対応するロウアドレスで当該キューのフレームデータを記憶し、ＤＲＡＭアクセス部３１Ｂが、書込対象キューにフレームデータを書き込む際、バンクのうち当該書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択して当該フレームデータを書き込み、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化した後に当該フレームデータを書き込むようにしたものである。

【0022】

本実施の形態では、図１に示すように、入力ポートＰｉｎとして２つの入力ポートＰｉｎ０，Ｐｉｎ１が設けられ、出力ポートＰｏｕｔとして２つの出力ポートＰｏｕｔ０，Ｐｏｕｔ１が設けられている場合を例として説明するが、入力ポートＰｉｎおよび出力ポートＰｏｕｔの数については、これに限定されるものではない。入力ポートＰｉｎおよび出力ポートＰｏｕｔのいずれか一方または両方を３つ以上設けることも可能であり、入力ポート数と出力ポート数が異なっていても良い。なお、入力ポート数は、１つであってもよい。

【0023】

［多重化装置］
次に、図１を参照して、本実施の形態にかかる通信用入出力装置１で用いられる多重化装置１０について詳細に説明する。
多重化装置１０には、主な回路部として、キュー指定情報付加部１１と多重化部１２が設けられている。

【0024】

キュー指定情報付加部１１は、入力ポートＰｉｎ０，Ｐｉｎ１ごとに設けられて、対応する入力ポートＰｉｎから入力されるフレームデータに対して、当該フレームデータの出力先に対応するキュー指定情報と、当該フレームデータのフレーム長情報（Ｂｙｔｅ）とを付加して多重化部１２へ出力する機能を有している。この際、フレーム長情報については、例えば、多重化部１２にフレームデータを出力する際、当該フレームデータの先頭から最終までのＢｙｔｅ数をフレーム長として計数したものを付加すればよい。

【0025】

多重化部１２は、各キュー指定情報付加部１１に共通して１つ設けられて、各キュー指定情報付加部１１から出力されたフレームデータを時分割で多重化して、記録装置３０へ出力する機能を有している。
多重化装置１０において、フレームデータの出力先に対応するキューの指定については、ＩＥＥＥ８０２．１Ｄ等のブリッジ機能により実現すればよく、具体的には、ＭＡＣアドレス学習による出力ポート検索、ＶＬＡＮ−ＩＤによる出力ポート指定等が可能である（特許文献１など参照）。

【0026】

［多重分離装置］
次に、図１を参照して、本実施の形態にかかる通信用入出力装置１で用いられる多重分離装置２０について詳細説明する。
多重分離装置２０には、主な回路部として、読出部２１、振分部２２、および速度変換部２３，２４が設けられている。

【0027】

読出部２１は、記録装置３０から取得した各キューの蓄積状況や速度変換部２３，２４から出力された読出停止指示信号を参照し、出力ポートＰｏｕｔ０，Ｐｏｕｔ１ごとの優先制御ロジックに基づいてフレームデータを優先して出力すべき出力系統を選択する機能と、当該出力系統と対応する読出対象キューからのフレームデータの読み出しを要求する読み出し要求を出力する機能と、これに応じて記録装置３０から転送されたフレームデータを、振分部２２へ出力する機能を有している。
優先制御ロジックについては、例えば各キューの容量が同じ場合であれば、読み出し可能なキューの中でキューに蓄積されている通信データの量が最も多いキューから読み出しを行う等、一般的な優先制御ロジックを用いればよい（特許文献１など参照）。

【0028】

また、読出部２１は、記録装置３０に読み出し要求を出力する際、読み出し対象となるキューを指定するキュー指定情報に加えて、読み出しデータのデータ量を示す読出データ量情報を記録装置３０に指示する。
読出データ量情報については、例えば読み出しを行うキューのデータ蓄積量が予め設定した閾値以下の場合は、データ蓄積量に等しい値を読出データ量情報として出力し、閾値を超えていた場合は、閾値の値を読出データ量情報として出力すればよい。

【0029】

振分部２２は、読出部２１から出力されたフレームデータを、当該フレームデータに付加されているキュー指定情報に基づいて、対応する出力ポートの速度変換部２３，２４へ振り分ける機能を有している。
速度変換部２３，２４は、出力ポートごとに設けられて、振分部２２から振り分けられたフレームデータを当該出力ポートの通信速度に変換して出力する機能と、フレームデータの出力状況に応じて読出停止指示信号を読出部２１に出力する機能とを有している。
なお、フレームデータに付加されているキュー指定情報は、振分部２２もしくは速度変換部２３，２４で削除される。

【0030】

［記録装置］
次に、図２を参照して、本実施の形態にかかる通信用入出力装置１で用いられる記録装置３０について詳細説明する。図２は、第１の実施の形態にかかる記録装置の構成を示すブロック図である。

【0031】

図２に示すように、記録装置３０には、主な回路部として、データメモリ３１Ａ、ＤＲＡＭアクセス部３１Ｂ、キュー制御メモリ３２、書込制御部３３、読出制御部３４、キュー使用アドレス数メモリ３５、およびアクセス調停部３６が設けられている。

【0032】

データメモリ３１Ａは、バンク（Bank）ごとに複数のロウアドレス（Row Address）を有する一般的なＤＲＡＭ（ＤＲＡＭチップ）からなり、キューと対応するロウアドレスで当該キューのフレームデータを記憶する機能を有している。具体的には、データメモリ３１Ａを１つ、もしくは、複数のＤＲＡＭチップで構成して、各出力系統のキューに対応させればよく、出力系統ごとにそれぞれ１つのキューを持たせる構成の他、１つの出力系統に複数のキューを持たせることも可能である。本実施の形態では、キューとロウアドレスとが対応しており、１つのＤＲＡＭチップを複数のキューで共用することになる。

【0033】

データメモリ３１Ａには、固有の格納アドレスを持つ複数の格納領域が設けられている。各キューはデータメモリ３１Ａの格納アドレスと同等な仮想格納アドレスを持つ仮想データメモリの仮想格納領域を、仮想格納アドレスの連続・不連続あるいは昇順・降順に関わらず任意に連結することにより構成されている。なお、仮想格納アドレスは、ＤＲＡＭへのアクセスに用いる実際のロウアドレス、コラムアドレス（Column Address）、およびバンク番号とは独立した、フレームデータの管理に用いられるものであり、仮想的なメモリ空間におけるアドレス情報である。
図３は、仮想データメモリの記憶イメージの例である。ここでは、それぞれ固有の仮想格納アドレスＡＤＭ（０〜Ｎ：Ｎは２以上の整数）を持つ仮想格納領域ごとに、書込制御部３３から書き込まれたデータを記憶している場合のイメージを示している。

【0034】

この際、１フレームが１仮想アドレス分のデータサイズより長い場合、１フレームは、１仮想アドレス分のデータサイズに合わせて複数のデータＤに分割され、それぞれ異なる複数の仮想格納アドレスに書き込まれる。例えば、図３の場合、仮想格納アドレス０，１，４には、キューＰ１のデータＰ１−１，Ｐ１−２，Ｐ１−３が格納されており、仮想格納アドレス２，３，５には、キューＰ２のデータＰ２−１，Ｐ２−２，Ｐ２−３が格納されている。これらデータの前後関係やフレームとの対応関係については、後述するアドレスキュー管理メモリで管理される。なお、１フレームが仮想格納領域のデータサイズより短い場合、フレームデータは１つの仮想格納領域に格納される。

【0035】

ＤＲＡＭアクセス部３１Ｂは、書込制御部３３からのＤＲＡＭ書込指示に応じて、データメモリ３１Ａ内の書込対象キューと対応する書込対象ロウアドレスにフレームデータを書き込む機能と、読出制御部３４からのＤＲＡＭ読出指示に応じて、データメモリ３１Ａ内の読出対象キューと対応する書込対象ロウアドレスからフレームデータを読み出す機能とを有している。

【0036】

ＤＲＡＭアクセス部３１Ｂは、フレームデータを書き込む際、ＤＲＡＭが有するバンクのうち書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択してフレームデータを書き込む機能と、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化した後にフレームデータを書き込む機能とを有している。

【0037】

また、ＤＲＡＭアクセス部３１Ｂは、フレームデータを書き込む際、指定された仮想格納アドレスに対応するバンクとして書込対象バンクを記憶する機能と、フレームデータを読み出す際、指定された仮想格納アドレスと対応するバンクから読出対象バンクを特定する機能と、当該読出対象バンクにおいて読出対象キューに対応する読出対象ロウアドレスが活性化状態にある場合は、当該読出対象バンクの読出対象ロウアドレスからフレームデータを読み出し、当該読出対象バンクで読出対象ロウアドレス活性化状態にない場合は、当該読出対象バンクの読出対象ロウアドレスを活性化した後にフレームデータを読み出す機能とを有している。

【0038】

キュー制御メモリ３２は、例えばＳＲＡＭチップなどの半導体メモリからなり、データメモリ３１Ａ上に形成されている各キューに対するフレームデータの書き込み・読み出しを制御する際に用いる各種のキュー制御情報を記憶する機能を有している。
キュー制御メモリ３２は、レジスタやメモリからなる複数の記憶部を含んでおり、主な記憶部として、空きアドレスレジスタ（ＶＡＲ，ＵＡＲ）３２Ａ、アドレスキュー管理メモリ（ＱＭ）３２Ｂ、キュー先頭・最終アドレスメモリ（ＳＡＲ，ＬＡＲ）３２Ｃ、および作業用アドレスレジスタ（ＴＭＰＶ，ＴＭＰＬ）３２Ｄを有している。なお、以下では理解を容易とするため、レジスタ名を変数名として用いて説明する場合がある。

【0039】

空きアドレスレジスタ（ＶＡＲ，ＵＡＲ）３２Ａは、各キューに共通して、次書込アドレスＶＡＲと未書込アドレスＵＡＲとを記憶する機能を有している。このうち、ＶＡＲ（Valid Address Register）は、多重化装置１０から次に受け取ったフレームデータを書き込む際、当該フレームデータを次に書き込むべき仮想格納アドレスを示すアドレス情報である。また、ＵＡＲ（Unused Address Register）は、初期化後にまだ一度もデータが書き込まれていない未使用の仮想格納アドレスのうちの先頭（若番）を示す格納アドレスである。

【0040】

本実施の形態では、フレームデータ書き込み時、仮想格納アドレスの若番から順に使用することを基本としており、フレームデータの読み出しにより空き状態となった仮想格納アドレスについては、未使用の仮想格納アドレスより優先して再使用するものとする。なお、再使用する仮想格納アドレスの順序については、例えば直近に空き状態となった仮想格納アドレスから順に再使用するなど、任意の順序でよく、若番の順に限定されない。

【0041】

アドレスキュー管理メモリ（ＱＭ）３２Ｂは、仮想格納アドレスＡＤＭごとに、後続仮想アドレスＡＤＤ（ADDress）とポインタＰＮ（Pointer of QM）とを記憶する機能を有している。
図４は、アドレスキュー管理メモリの記憶例である。このうち、ＡＤＤは、当該仮想格納アドレスに書き込まれた通信データに後続する通信データが格納されている仮想格納アドレスである。また、ＰＮは、当該仮想格納アドレスに格納されているデータにフレームデータの最終データを含むか否かを示す情報（フレーム終端フラグ：ＥｏＦ）である。

【0042】

キュー先頭・最終アドレスメモリ（ＳＡＲ，ＬＡＲ）３２Ｃは、キューごとに、キュー先頭アドレスＳＡＲ（Start Address register of PM）およびキュー最終アドレスＬＡＲ（Last Address register of PM）を記憶する機能を有している。
図５は、キュー先頭・最終アドレスメモリの記憶例である。ここでは、キューを識別するためのキューＩＤ（キュー番号）ごとに、ＳＡＲとＬＡＲを記憶している。このうち、ＳＡＲは、当該キューのフレームデータが書き込まれている仮想格納アドレスの先頭を示すアドレス情報である。また、ＬＡＲは、当該キューのフレームデータが書き込まれている仮想格納アドレスの最終を示すアドレス情報である。

【0043】

作業用アドレスレジスタ（ＴＭＰＶ，ＴＭＰＬ）３２Ｄは、各キューに共通して、作業用次書込アドレスＴＭＰＶ（Temporary register for VAR）と作業用キュー最終アドレスＴＭＰＬ（Temporary register for LAR）を記憶する機能を有している。
このうち、ＴＭＰＶは、直前に書き込み・読み出しを行ったキューの次書込アドレスＶＡＲを示すアドレス情報である。また、ＴＭＰＬは、最後に書き込みを行ったキューの直前（更新前）のキュー最終アドレスＬＡＲを示すアドレス情報である。これらは、それぞれのデータの書き込み・読み出し作業の処理手順の関係から一時的にアドレス情報を保持するために使用されるものであるが、次の書き込み・読み出し作業に用いることもある。

【0044】

書込制御部３３は、アクセス調停部３６からの書き込み指示に応じて、キュー制御メモリ３２のキュー制御情報に基づいて、書込対象キューと仮想格納アドレス（ＴＭＰＶ）を指定した、フレームデータの書き込みを指示するＤＲＡＭ書込指示を、ＤＲＡＭアクセス部３１Ｂへ出力する機能を有している。

【0045】

読出制御部３４は、アクセス調停部３６からの読み出し指示に応じて、キュー制御メモリ３２のキュー制御情報に基づいて、読出対象キューと仮想格納アドレス（ＳＡＲ）を指定した、読出対象キューからの先頭データの読み出しを指示するＤＲＡＭ読出指示を、ＤＲＡＭアクセス部３１Ｂへ出力する機能と、当該データをフレーム終端フラグおよびキュー指定情報とともに多重分離装置２０へ転送する機能とを有している。

【0046】

キュー使用アドレス数メモリ３５は、例えばＳＲＡＭチップなどの半導体メモリからなり、キューごとに、当該キューに蓄積されているフレームデータが使用している仮想アドレス数ＮＫを記憶する機能と、多重分離装置２０およびアクセス調停部３６からの要求に応じて、指定されたキューの仮想アドレス数ＮＫを出力する機能とを有している。
図６は、キュー使用アドレス数メモリの記憶例である。ここでは、キューを識別するためのキューＩＤ（キュー番号）ごとに、当該キューの仮想アドレス数ＮＫが記憶されている。

【0047】

アクセス調停部３６は、多重化装置１０から転送されたフレームデータを受け取り、当該フレームデータに付加されているフレーム長情報に基づき、フレームデータを１仮想アドレス分のデータサイズで複数のデータＤに分割することにより書込回数を計算する機能と、この書込回数分だけ、それぞれのデータＤに関する、当該フレームデータに付加されているキュー指定情報で指定された書込対象キューへの書き込みを指示する書き込み指示を書込制御部３３に出力する機能と、当該フレームデータの書き込みにより増加する仮想アドレス数を、キュー使用アドレス数メモリ３５の当該書込対象キューの仮想アドレス数ＮＫに加算する機能とを有している。

【0048】

また、アクセス調停部３６は、多重分離装置２０からの読み出し要求に応じて、当該読み出し要求の読出データ量情報で指定されたデータ量を１仮想アドレス分のデータサイズで分割することにより読出回数を計算する機能と、この読出回数分だけ、当該読み出し要求のキュー指定情報で指定された読出対象キューからのフレームデータの読み出しを指示する読み出し指示を読出制御部３４へ出力する機能と、当該フレームデータの読み出しにより減少する仮想アドレス数を、キュー使用アドレス数メモリ３５の当該書込対象キューの仮想アドレス数ＮＫから減算する機能と、フレームデータの書き込みとの競合を調停し、読み出し可能なタイミングで読み出し指示を出力する機能とを有している。

【0049】

［ＤＲＡＭアクセス部］
次に、図７を参照して、本実施の形態にかかる記録装置３０で用いられるＤＲＡＭアクセス部３１Ｂについて説明する。図７は、第１の実施の形態にかかるＤＲＡＭアクセス部の構成を示すブロック図である。
ＤＲＡＭアクセス部３１Ｂには、主な回路部として、ＦＩＦＯメモリ５１、活性化処理部５２、アクセス種別判定部５３、バンク管理メモリ５４、アドレス管理メモリ５５、ＤＲＡＭ書込部５６、およびＤＲＡＭ読出部５７が設けられている。

【0050】

ＦＩＦＯメモリ５１は、一般的なＦＩＦＯメモリからなり、書込制御部３３からのＤＲＡＭ書込指示および読出制御部３４からのＤＲＡＭ読出指示を混在させて蓄積する機能と、活性化処理部５２によるロウアドレスの活性化完了後、蓄積していたＤＲＡＭ書込指示またはＤＲＡＭ読出指示を入力順に読み出してアクセス種別判定部５３へ出力する機能を有している。この際、アクセス種別判定のための情報として、書込制御部３３からのＤＲＡＭ書込指示なのか、もしくは、読出制御部３４からのＤＲＡＭ読出指示なのかを示す情報を、それぞれの指示と合わせてＦＩＦＯメモリ５１に書き込んで、その情報もアクセス種別判定部５３に出力するようにしてもよい。

【0051】

なお、図２１に示すアクセス調停部３６を使用する場合、書込制御部３３からのＤＲＡＭ書込指示と読出制御部３４からのＤＲＡＭ読出指示が同時に入力されることはないはずであるが、これらが同時に入力された場合には、ＦＩＦＯメモリ５１に対するＤＲＡＭ書込指示の書込みを優先し、ＦＩＦＯメモリ５１に対するＤＲＡＭ読出指示の書込みを待たせるようにすればよい。

【0052】

活性化処理部５２は、ＦＩＦＯメモリ５１にＤＲＡＭ書込指示が蓄積された場合、ＤＲＡＭが有するバンクのうちＤＲＡＭ書込指示で指定された書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択する機能と、書込対象バンクが書込不可の場合は書込対象ロウアドレスが活性化状態にある他のバンクを新たな書込対象バンクとして選択する機能と、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合および書込対象ロウアドレスが活性化状態にある書込可能なバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化する機能とを有している。

【0053】

この際、書込対象バンクを選択する際、空き領域の有無だけでなく、書込対象バンクの書込対象ロウアドレスに、書込対象キューに関するデータが存在しているバンクを、書込対象バンクとして選択するようにしてもよい。
また、各バンクへの書込可否については、例えばバンク管理メモリ５４において、バンクごとに、書込可否を示す書込可否情報を記憶しておき、この書込可否情報に基づき書込可否を判定するようにしもよい。

【0054】

バンク管理メモリ５４において、バンクごと（キュー指定情報ごと）に書込可能情報を記憶する場合、書込可能情報の初期値は書込可とし、例えば、更新された書込ポインタ値ＷＰが、対応する読出ポインタ値ＲＰと同じ値になった時に書込不可（空き領域無し）とすればよい。また、書込不可状態でデータの読み出しが実施されて、読出ポインタ値ＲＰが更新され、書込ポインタ値ＷＰと異なる値となった時に書込可とすればよい。

【0055】

また、活性化処理部５２は、ＦＩＦＯメモリ５１にＤＲＡＭ読出指示が蓄積された場合、ＤＲＡＭ読出指示で指定された仮想格納アドレスと対応する読出対象バンクをアドレス管理メモリ５５により特定する機能と、当該読出対象バンクにおいてＤＲＡＭ読出指示で指定された読出対象キューに対応する読出対象ロウアドレスが活性化状態にない場合には、当該読出対象バンクにおいて読出対象ロウアドレスを活性化する機能と、当該読出対象バンクにおいて読出対象ロウアドレスとは異なるロウアドレスが活性化状態にある場合は、当該ロウアドレスへのアクセス完了に応じて、読出対象ロウアドレスを活性化する機能とを有している。

【0056】

アクセス種別判定部５３は、ＦＩＦＯメモリ５１から出力されたＤＲＡＭ書込指示をＤＲＡＭ書込部５６へ振り分けて出力する機能と、ＦＩＦＯメモリ５１から出力されたＤＲＡＭ読出指示をＤＲＡＭ読出部５７へ振り分けて出力する機能とを有している。

【0057】

バンク管理メモリ５４は、例えばＳＲＡＭチップなどの半導体メモリからなり、キューとバンクとの組み合わせごとに、当該キューの通信データを当該バンクに書き込む際にコラムアドレスとして用いる書込ポインタ値ＷＰを記憶する機能と、キューとバンクとの組み合わせごとに、当該キューの通信データを当該バンクから読み出す際にコラムアドレスとして用いる読出ポインタ値ＲＰとを記憶する機能とを有している。

【0058】

図８は、バンク管理メモリの記憶例である。ここでは、キューを識別するためのキューＩＤ（キュー番号）とバンクを機別するためのバンク番号との組み合わせごとに、書込ポインタ値ＷＰと読出ポインタ値ＲＰとが記憶されている。なお、書込ポインタ値ＷＰと読出ポインタ値ＲＰの初期値は、同じ値からなるものとする。

【0059】

例えば、キューＰ２のうち、バンク＃０において書込ポインタ値はＷＰ２＃０であり、バンク＃０が書込対象バンクである場合、ＷＰ２＃０が示すコラムアドレスにキューＰ２の新たなフレームデータが書き込まれることになる。また、キューＰ２のうち、バンク＃１において読出ポインタ値はＲＰ２＃１であり、バンク＃１が読出対象バンクである場合、ＲＰ２＃１が示すコラムアドレスからキューＰ２のフレームデータが読み出されることになる。

【0060】

アドレス管理メモリ５５は、例えばＳＲＡＭチップなどの半導体メモリからなり、仮想格納アドレスごとに、当該仮想格納アドレスと対応するフレームデータが書き込まれたバンクのバンク番号を記憶する機能を有している。
図９は、アドレス管理メモリの記憶例である。ここでは、仮想格納アドレスＡＤＭごとに、当該仮想格納アドレスと関連付けられたフレームデータが書き込まれているバンクのバンク番号が記憶されている。例えば、仮想格納アドレス「２」と関連付けられたフレームデータは、バンク番号「＃１」に書き込まれており、フレームデータ読出時には、このバンク番号と対応するバンクが読出対象バンクとなる。

【0061】

ＤＲＡＭ書込部５６は、入力されたＤＲＡＭ書込指示における書込対象ロウアドレスと書込対象バンクとの組み合わせに基づき、バンク管理メモリ５４から書込ポインタ値ＷＰを取得する機能と、書込対象バンクの書込対象ロウアドレスのうち、書込ポインタ値ＷＰからなるコラムアドレスに、ＤＲＡＭ書込指示で指定されたフレームデータ（データＤ）を書き込む機能と、１仮想格納アドレス分のデータ長に相当するポインタ値だけ、バンク管理メモリ５４内の当該書込ポインタ値ＷＰを更新する機能と、アドレス管理メモリ５５のうちＤＲＡＭ書込指示で指定された仮想格納アドレスのバンクとして、書込対象バンクを書き込む機能とを有している。

【0062】

この際、１格納アドレス分のフレームデータ（データＤ）の書き込みに、複数のコラムアドレスが必要な場合は、ＤＲＡＭの機能であるバーストモードを用いて、連続するコラムアドレスに書き込みを行うようにしてもよく、書込所要時間を短縮できる。
また、データメモリ３１Ａに対してＥｏＦ値（ＰＮ）の書き込みも行う場合は、フレームデータの書き込みと同時に行えばよい。

【0063】

ＤＲＡＭ読出部５７は、入力されたＤＲＡＭ読出指示における読出対象ロウアドレスと読出対象バンクとの組み合わせに基づき、バンク管理メモリ５４から読出ポインタ値ＲＰを取得する機能と、読出対象バンクの読出対象ロウアドレスのうち、読出ポインタ値ＲＰからなるコラムアドレスからフレームデータ（データＤ）を読み出して、キュー指定情報とともに読出制御部３４へ出力する機能と、１仮想格納アドレス分のデータ長に相当するポインタ値だけ、バンク管理メモリ５４内の当該読出ポインタ値ＲＰを更新する機能とを有している。

【0064】

この際、１仮想格納アドレス分のフレームデータ（データＤ）の読み出しに、複数のコラムアドレスが必要な場合は、ＤＲＡＭの機能であるバーストモードを用いて、連続するコラムアドレスから読み出しを行うようにしてもよく、読出所要時間を短縮できる。
また、データメモリ３１Ａに対してＥｏＦ値（ＰＮ）が書き込まれている場合は、フレームデータの読み出しと同時にＥｏＦ値の読み出しを行えばよい。

【0065】

読み出したＥｏＦ値は、フレームデータおよびキュー指定情報とともに読出制御部３４へ出力すればよい。なお、データメモリ３１ＡにＥｏＦ値を書き込まない場合は、アドレスキュー管理メモリ（ＱＭ）３２ＢにＥｏＦ値を書き込んでおき、読出制御部３４がキュー指定情報とともにこのＥｏＦ値をＤＲＡＭアクセス部３１Ｂに出力し、ＤＲＡＭ読出部５７がデータメモリ３１Ａから読み出したフレームデータとともに、アドレス種別判定部５３を介して受け取ったＥｏＦ値を読出制御部３４へ出力すればよい。

【0066】

［第１の実施の形態の動作］
次に、図１０および図１１を参照して、本実施の形態にかかる通信用入出力装置１で用いられる記録装置３０の動作について説明する。
図１０は、書込制御部における書込動作を示す説明図である。図１１は、読出制御部における読出動作を示す説明図である。

【0067】

［書き込み動作］
まず、図１０を参照して、記録装置３０の書込制御部３３における書き込み動作について説明する。
書込制御部３３は、アクセス調停部３６からの書き込み指示に応じて、図１０の処理動作を実行する。新たなデータを書込対象キューに書き込んだ場合、各キューによるデータメモリ３１Ａの格納アドレスの共用という観点からすれば、キュー制御情報における主な変化としては、書き込み前後において、書込対象キューに関するキュー最終アドレスＬＡＲと、書込前のキュー最終アドレスに関する後続仮想アドレスＡＤＤと、各キューに共通する次書込アドレスＶＡＲとが変化する。なお、書込対象キューに対する最初の書き込みである場合は、書込対象キューに関するキュー先頭アドレスＳＡＲも変化する。

【0068】

このため、図１０の処理動作において、書込制御部３３は、次書込アドレスＶＡＲに対する指定データの書き込み（書き込み指示の出力）、書込対象キューに関するキュー最終アドレスＬＡＲの更新、書込前のキュー最終アドレスに関する後続仮想アドレスＡＤＤの更新、各キューに共通する次書込アドレスＶＡＲの更新を行う。なお、書込対象キューに対する最初の書き込みである場合は、書込対象キューに関するキュー先頭アドレスの更新も行う。これら更新の詳細については動作例に基づいて後述する。

【0069】

この際、書込制御部３３は、キュー制御メモリ３２にアクセスすることにより、図１０に示すステップＷ１〜Ｗ７を実行する。すなわち、ＬＡＲ保持（Ｗ１）、ＬＡＲ，ＳＡＲ更新（Ｗ２）、ＶＡＲ保持（Ｗ３）、ＡＤＤ更新（Ｗ４）、ＶＡＲ更新（Ｗ５）、ＰＮ更新（Ｗ６）、データ等の出力（Ｗ７）の順で処理を実行する。なお、図１０の処理順序は、処理効率を考慮したものであるが、他の処理順序であってもよい。

【0070】

［読み出し動作］
次に、図１１を参照して、記録装置３０の読出制御部３４における読み出し動作について説明する。
読出制御部３４は、アクセス調停部３６からの読み出し指示に応じて、図１１の処理動作を実行する。新たなデータを読出対象キューから読み出した場合、各キューによるデータメモリ３１Ａの格納アドレスの共用という観点からすれば、キュー制御情報における主な変化としては、読み出し前後において、読出対象キューに関するキュー先頭アドレスＳＡＲと、各キューに共通する次書込アドレスＶＡＲと、新たな次書込アドレスＶＡＲに関する後続仮想アドレスＡＤＤとが変化する。

【0071】

このため、図１１の処理動作において、読出制御部３４は、読出対象キューに関するキュー先頭アドレスＳＡＲに対するＥｏＦ（End of Frame：フレーム終端フラグ）の読み出し、読出対象キューに関するキュー先頭アドレスＳＡＲの更新、各キューに共通する次書込アドレスＶＡＲの更新、読出済仮想格納アドレスに関する後続仮想アドレスＡＤＤの更新、読み出し指示の出力を行う。これら更新の詳細については動作例に基づいて後述する。

【0072】

この際、読出制御部３４は、キュー制御メモリ３２にアクセスすることにより、図１１に示すステップＲ１〜Ｒ５を実行する。すなわち、ＥｏＦ出力（Ｒ１）、ＶＡＲ保持（Ｒ２）、ＶＡＲ更新（Ｒ３）、ＳＡＲ更新（Ｒ４）、後続仮想アドレス更新（Ｒ５）、読み出し指示の出力の順で処理を実行する。なお、図１１の処理順序は、処理効率を考慮したものであるが、他の処理順序であってもよい。

【0073】

［動作例］
次に、図１２〜図１８を参照して、記録装置３０におけるフレームデータの書込動作および読出動作について、キューＰ２を読出・書込対象キューとし、このキューＰ２にデータＰ２−３が書込まれた後、データＰ２−１、Ｐ２−２を読み出し、さらにデータＰ２−４を書き込む場合を例に説明する。

【0074】

図１２は、データＰ２−１読出直前（データＰ２−３書込直後）のキュー制御情報を示す説明図である。ここでは、データＰ２−１読出直前すなわちデータＰ２−３が書込まれた直後におけるキュー制御情報が示されている。この状態において、仮想データメモリのうち、仮想格納アドレス「０，１，４」にキューＰ１のデータＰ１−１，Ｐ１−２，Ｐ１−３が書き込まれており、仮想格納アドレス「２，３，５」にキューＰ２のデータＰ２−１，Ｐ２−２，Ｐ２−３が書き込まれている。また、仮想格納アドレス「６〜Ｎ」は未使用である。

【0075】

したがって、次書込アドレスＶＡＲは「６」となり、未書込アドレスＵＡＲも「６」である。また、キューＰ１のデータＰ１−１，Ｐ１−２，Ｐ１−３の順序に応じて、仮想格納アドレス「０，１」に関する後続仮想アドレスＡＤＤは「１，４」となり、キューＰ２のデータＰ２−１，Ｐ２−２，Ｐ２−３の順序に応じて、仮想格納アドレス「２，３」に関する後続仮想アドレスＡＤＤは「３，５」となっている。なお、仮想格納アドレス「０，２」のポインタＰＮが「０」となっており、データＰ１−１，Ｐ２−１には、フレーム終端が含まれていないことがわかる。

【0076】

また、キューＰ１のキュー先頭アドレスＳＡＲは、データＰ１−１の仮想格納アドレス「０」を示し、キュー最終アドレスＬＡＲは、データＰ１−３の仮想格納アドレス「４」を示している。また、キューＰ２のキュー先頭アドレスＳＡＲは、データＰ２−１の仮想格納アドレス「２」を示し、キュー最終アドレスＬＡＲは、データＰ２−３の仮想格納アドレス「５」を示している。なお、作業用次書込アドレスＴＭＰＶと作業用キュー最終アドレスＴＭＰＬには、それぞれ「５」と「３」が格納されている。

【0077】

図１２に示した状態において、キューＰ２のデータＰ２−１を読み出した場合、キュー制御情報は、図１３のように変化する。図１３は、データＰ２−１読出時におけるキュー制御情報の変化を示す説明図である。

【0078】

まず、図１３（ａ）に示すように、キューＰ２に関するキュー先頭アドレスＳＡＲが示す読出対象仮想アドレス「２」からデータＰ２−１が読み出されるため、読出対象仮想アドレス「２」のデータＤは空き状態となり、キューＰ２に関するデータはＰ２−２，Ｐ２−３の２つとなる。これにより、図１３（ｂ）に示すように、Ｐ２−２がキューＰ２の先頭データとなり、キュー先頭位置が仮想格納アドレス「２」から「３」に変化するため、キューＰ２に関するキュー先頭アドレスＳＡＲが「２」から「３」に更新される。

【0079】

また、読出対象仮想アドレス「２」のデータＤは空き状態となったため、図１３（ｃ）に示すように、この仮想格納アドレス「２」が次データの書込位置となる。これにより、次書込アドレスＶＡＲが「６」から「２」に更新される。また、これに伴って、旧次書込アドレスＶＡＲ「６」と新次書込アドレスＶＡＲ「２」との順序関係を維持するため、図１３（ｄ）に示すように、仮想格納アドレス「２」の後続仮想アドレスＡＤＤが「３」から「６」に更新される。

【0080】

これにより、キュー制御情報は、図１４の状態に変化する。図１４は、データＰ２−１読出直後（データＰ２−２読出直前）のキュー制御情報を示す説明図である。なお、作業用次書込アドレスＴＭＰＶと作業用キュー最終アドレスＴＭＰＬには、それぞれ「６」と「３」が格納されている。

【0081】

図１４に示した状態において、キューＰ２のデータＰ２−２を読み出した場合、キュー制御情報は、図１５のように変化する。図１５は、データＰ２−２読出時におけるキュー制御情報の変化を示す説明図である。

【0082】

まず、図１５（ａ）に示すように、キューＰ２に関するキュー先頭アドレスＳＡＲが示す読出対象仮想アドレス「３」からデータＰ２−２が読み出されるため、読出対象仮想アドレス「３」のデータＤは空き状態となり、キューＰ２に関するデータはＰ２−３の１つとなる。これにより、図１５（ｂ）に示すように、Ｐ２−３がキューＰ２の先頭データとなり、キュー先頭位置が仮想格納アドレス「３」から「５」に変化するため、キューＰ２に関するキュー先頭アドレスＳＡＲが「３」から「５」に更新される。

【0083】

また、読出対象仮想アドレス「３」のデータＤは空き状態となったため、図１５（ｃ）に示すように、この仮想格納アドレス「３」が次データの書込位置となる。これにより、次書込アドレスＶＡＲが「２」から「３」に更新される。また、これに伴って、旧次書込アドレスＶＡＲ「２」と新次書込アドレスＶＡＲ「３」との順序関係を維持するため、図１５（ｄ）に示すように、仮想格納アドレス「３」の後続仮想アドレスＡＤＤが「５」から「２」に更新される。

【0084】

これにより、キュー制御情報は、図１６の状態に変化する。図１６は、データＰ２−２読出直後（データＰ２−４書込直前）のキュー制御情報を示す説明図である。なお、作業用次書込アドレスＴＭＰＶと作業用キュー最終アドレスＴＭＰＬには、それぞれ「２」と「３」が格納されている。

【0085】

図１６に示した状態において、キューＰ２のデータＰ２−４を書き込みした場合、キュー制御情報は、図１７のように変化する。図１７は、データＰ２−４書込時におけるキュー制御情報の変化を示す説明図である。

【0086】

まず、図１７（ａ）に示すように、次書込アドレスＶＡＲが示す書込対象仮想アドレス「３」にデータＰ２−４が書き込まれるため、図１７（ｂ）に示すように、Ｐ２−４がキューＰ２の新たな最終データとなり、キュー最終位置が仮想格納アドレス「５」から「３」に変化するため、キューＰ２のキュー最終アドレスＬＡＲが「５」から「３」に更新される。

【0087】

また、書込前にキュー最終データであったＰ２−３にＰ２−４が後続することになるため、図１７（ｃ）に示すように、Ｐ２−３の仮想格納アドレス「５」の後続仮想アドレスとしてＰ２−４の仮想格納アドレス「３」が設定される。
また、書込前の次書込アドレスＶＡＲにＰ２−４が書き込まれたため、図１７（ｄ）に示すように、次書込アドレスＶＡＲが「３」から、仮想格納アドレス「３」の後続仮想アドレス「２」に更新される。

【0088】

これにより、キュー制御情報は、図１８の状態に変化する。図１８は、データＰ２−４書込直後のキュー制御情報を示す説明図である。なお、作業用次書込アドレスＴＭＰＶと作業用キュー最終アドレスＴＭＰＬには、それぞれ「３」と「５」が格納されている。

【0089】

［ＤＲＡＭ書込動作］
次に、図１９を参照して、本実施の形態にかかるＤＲＡＭアクセス部３１ＢにおけるＤＲＡＭ書込動作について説明する。図１９は、第１の実施の形態にかかるＤＲＡＭ書込処理を示すフローチャートである。
ＤＲＡＭアクセス部３１Ｂは、書込制御部３３からのＤＲＡＭ書込指示に応じて、図１９のＤＲＡＭ書込処理を実行する。

【0090】

まず、活性化処理部５２は、ＦＩＦＯメモリ５１に蓄積されたＤＲＡＭ書込指示で指定された書込対象キューと対応する書込対象ロウアドレスを特定し（ステップ１００）、書込対象ロウアドレスが活性化状態にあるバンクの有無を確認する（ステップ１０１）。
ここで、書込対象ロウアドレスが活性化状態にあるバンクが存在した場合（ステップ１０１：ＹＥＳ）、活性化処理部５２は、当該バンクの書込対象ロウアドレスに対する書込可否を確認し（ステップ１０２）、書込対象ロウアドレスに空き領域があり、書込可能な場合（ステップ１０２：ＹＥＳ）、当該バンクを書込対象バンクとしてＤＲＡＭ書込指示に設定し（ステップ１０３）、活性化処理を完了する。

【0091】

活性化処理部５２での活性化処理を完了後、ＤＲＡＭ書込指示はＦＩＦＯメモリ５１から出力され、アクセス種別判定部５３を介してＤＲＡＭ書込部５６に入力される。
ＤＲＡＭ書込部５６は、入力されたＤＲＡＭ書込指示に対応する書込対象ロウアドレスと書込対象バンクとの組み合わせに基づき、バンク管理メモリ５４から対応する書込ポインタ値ＷＰを取得し（ステップ１０４）、書込対象バンクの書込対象ロウアドレスのうち、書込ポインタ値ＷＰからなるコラムアドレスに、ＤＲＡＭ書込指示で指定されたフレームデータ（データＤ）を書き込む（ステップ１０５）。

【0092】

この後、ＤＲＡＭ書込部５６は、１仮想格納アドレス分のデータ長に相当するポインタ値だけ、バンク管理メモリ５４内の当該書込ポインタ値ＷＰを更新するとともに（ステップ１０６）、アドレス管理メモリ５５のうちＤＲＡＭ書込指示で指定された仮想格納アドレスのバンクとして、書込対象バンクを格納し（ステップ１０７）、一連のＤＲＡＭ書込処理を終了する。

【0093】

また、ステップ１０２において、書込対象ロウアドレスに空き領域がなく、書込不可の場合（ステップ１０２：ＮＯ）、活性化処理部５２は、書込対象ロウアドレスが活性化状態にある他のバンクの有無を確認する（ステップ１１０）。
ここで、書込対象ロウアドレスが活性化状態にある他のバンクが存在した場合（ステップ１１０：ＹＥＳ）、活性化処理部５２は、ステップ１０２に戻り、前述と同様に当該バンクでの書込可否を確認する。

【0094】

また、書込対象ロウアドレスが活性化状態にある他のバンクが存在しない場合（ステップ１１０：ＮＯ）、活性化処理部５２は、当該書込対象ロウアドレスが非活性化状態にある任意のバンクを選択して（ステップ１１１）、当該バンクにおいて書込対象ロウアドレスを活性化し（ステップ１１２）、ステップ１０３へ移行して、当該書込対象バンクとしてＤＲＡＭ書込指示に設定し（ステップ１０３）、活性化処理を完了する。

【0095】

また、ステップ１０１において、書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合（ステップ１０１：ＮＯ）、活性化処理部５２は、ステップ１１０に移行して、前述と同様に書込対象ロウアドレスが非活性化状態にあるバンクの活性化を行う。

【0096】

したがって、データメモリ３１Ａを構成するＤＲＡＭにフレームデータを書き込む際、ＤＲＡＭが持つ各バンクのうちから、書込対象ロウアドレスが活性化状態にあるバンクが書込対象バンクとして優先的に選択される。これにより、同一バンクの異なるロウアドレスへの書き込みが発生する確率が低減されることになる。このため、フレームデータ書込時におけるロウアドレスの活性化や、異なるロウアドレスに対するアクセス完了を待つ回数が削減されることになり、ＤＲＡＭアクセスの実効スループットの低下が抑制される。

【0097】

［ＤＲＡＭ読出動作］
次に、図２０を参照して、本実施の形態にかかるＤＲＡＭアクセス部３１ＢにおけるＤＲＡＭ読出動作について説明する。図２０は、第１の実施の形態にかかるＤＲＡＭ読出処理を示すフローチャートである。
ＤＲＡＭアクセス部３１Ｂは、読出制御部３４からのＤＲＡＭ読出指示に応じて、図２０のＤＲＡＭ読出処理を実行する。

【0098】

まず、活性化処理部５２は、ＦＩＦＯメモリ５１に蓄積されたＤＲＡＭ読出指示で指定された読出対象キューと対応する読出対象ロウアドレスを特定し（ステップ１５０）、アドレス管理メモリ５５から、読出対象ロウアドレスと対応する読出対象バンクを取得する（ステップ１５１）。
次に、活性化処理部５２は、読出対象バンクにおいて読出対象ロウアドレスが活性化状態にあるか確認し（ステップ１５２）、読出対象ロウアドレスが活性化状態にある場合（ステップ１５２：ＹＥＳ）、活性化処理を完了する。

【0099】

活性化処理部５２での活性化処理を完了後、ＤＲＡＭ読出指示はＦＩＦＯメモリ５１から出力され、アクセス種別判定部５３を介してＤＲＡＭ読出部５７に入力される。
ＤＲＡＭ読出部５７は、入力されたＤＲＡＭ読出指示に対応する読出対象ロウアドレスと読出対象バンクとの組み合わせに基づき、バンク管理メモリ５４から対応する読出ポインタ値ＲＰを取得する（ステップ１５３）。

【0100】

この後、ＤＲＡＭ読出部５７は、読出対象バンクの読出対象ロウアドレスのうち、読出ポインタ値ＲＰからなるコラムアドレスからフレームデータ（データＤ）を読み出して（ステップ１５４）、１仮想格納アドレス分のデータ長に相当するポインタ値だけ、バンク管理メモリ５４内の当該読出ポインタ値ＲＰを更新し（ステップ１５５）、一連のＤＲＡＭ読出処理を終了する。

【0101】

また、ステップ１５２において、読出対象バンクの読出対象ロウアドレスが活性化状態にない場合（ステップ１５２：ＮＯ）、活性化処理部５２は、読出対象バンクにおいて異なるロウアドレスが活性化状態にあるか確認する（ステップ１５６）。
ここで、異なるロウアドレスが活性化状態にない場合（ステップ１５６：ＮＯ）、活性化処理部５２は、読出対象バンクの読出対象ロウアドレスを活性化し（ステップ１５７）、活性化処理を完了する。これにより、ＤＲＡＭ読出部５７において、活性化された読出対象ロウアドレスからの読み出しが行われることになる。

【0102】

また、ステップ１５６において、異なるロウアドレスが活性化状態にある場合（ステップ１５６：ＹＥＳ）、活性化処理部５２は、異なるロウアドレスへのアクセスが完了するまで待機した後（ステップ１５８）、ステップ１５７へ移行して、前述と同様に読出対象ロウアドレスの活性化を行う。

【0103】

このように、データメモリ３１Ａを構成するＤＲＡＭからフレームデータを読み出す際、読出対象となるフレームデータが特定のバンクに書き込まれていることから、書き込み時のように、ロウアドレスが活性化状態にあるバンクを任意に選択することはできない。このため、同一バンクの異なるロウアドレスからの読み出しや、書き込み後の同一バンクからの読み出しにおいて待ち時間が発生するものとなる。なお、同一バンクの異なるロウアドレスからの読み出しについては、異なるロウアドレスからの読み出しが連続しないように、例えば、両者の間に書き込みが挿入されるよう処理間隔をあけるようにしてもよい。

【0104】

［第１の実施の形態の効果］
このように、本実施の形態は、記録装置３０において、データメモリ３１Ａをバンクごとに複数のロウアドレスを有するＤＲＡＭから構成して、前記キューと対応するロウアドレスで当該キューのフレームデータを記憶し、ＤＲＡＭアクセス部３１Ｂが、書込対象キューにフレームデータを書き込む際、バンクのうち当該書込対象キューに対応する書込対象ロウアドレスが活性化状態にあるバンクを書込対象バンクとして選択して当該フレームデータを書き込み、当該書込対象ロウアドレスが活性化状態にあるバンクが存在しない場合は、当該書込対象ロウアドレスが非活性化状態にあるバンクを書込対象バンクとして選択して当該書込対象ロウアドレスを活性化した後に当該フレームデータを書き込むようにしたものである。

【0105】

一般に、ＤＲＡＭでは、任意のバンクの任意のロウアドレスにデータを書き込む場合、当該バンクにおいて当該ロウアドレスを活性化する必要があり、同一バンクの異なるロウアドレスにアクセスする場合には、当該ロウアドレスを用いたアクセスが完了するのを待ってから、新たなロウアドレスを活性化する必要があるため、同一バンクへのアクセスにおいて、ロウアドレスの活性化に起因して比較的大きな待ち時間が発生する。具体的には、同一バンクの異なるロウアドレスへのアクセスが連続した場合である。その他に待ち時間が発生する条件として、読み出し後の同一バンクに書き込みを行う場合、および、書き込み後の同一バンクから読み出しを行う場合がある。

【0106】

本実施形態によれば、データメモリ３１Ａを構成するＤＲＡＭにフレームデータを書き込む際、ＤＲＡＭが持つ各バンクのうちから、書込対象ロウアドレスが活性化状態にあるバンクが書込対象バンクとして優先的に選択される。
これにより、同一バンクの異なるロウアドレスへの書き込みが発生する確率を低減することができる。したがって、フレームデータ書込時におけるロウアドレスの活性化や、異なるロウアドレスに対するアクセス完了を待つ回数を低減させることができ、ＤＲＡＭアクセスに関する実効スループットの低下を抑制することが可能となる。

【0107】

特に、通信用入出力装置においては、短いフレームデータがバースト的に連続して入力される場合がある。本願発明によれば、各出力系統のキューに対して個別のロウアドレスが割り当てられている。このため、このようなケースにおいては、同一ロウアドレスに対する書き込みが繰り返し行われることになり、ロウアドレスの変更による活性化の回数を削減することができる。したがって、このようなケースにおいても、ＤＲＡＭアクセスに関する実効スループットの低下を抑制することができるため、フレームデータの処理速度に十分追従でき、通信品質の劣化を低減することが可能となる。

【0108】

また、本実施の形態において、ＤＲＡＭアクセス部３１Ｂに、キューとバンクとの組み合わせごとに、当該キューの通信データを当該バンクに書き込む際にコラムアドレスとして用いる書込ポインタ値を記憶するバンク管理メモリ５４を設け、通信データを書き込む際、書込対象ロウアドレスと書込対象バンクとの組み合わせに対応する書込ポインタ値をバンク管理メモリ５４から取得し、当該書込対象バンクの当該書込対象ロウアドレスのうち、当該書込ポインタ値からなるコラムアドレスに当該通信データを書き込むようにしてもよい。

【0109】

これにより、各出力系統のキューに対して個別のロウアドレスが割り当てた場合でも、複数のキューが各バンクを共用することができるとともに、任意のキューにフレームデータを書き込む際、ロウアドレスが活性化状態にあるいずれのバンクが選択されても、極めて迅速に当該バンクで使用すべきカラムアドレスを特定することができ、ＤＲＡＭアクセスの実効スループットを向上させることができる。

【0110】

また、本実施の形態において、記録装置３０において、仮想格納アドレスごとに、当該仮想格納アドレスに書き込まれた通信データに後続する通信データの仮想格納アドレスを示す後続アドレスを記憶し、キューごとに、当該キューの通信データが書き込まれている仮想格納アドレスの先頭および最終を示すキュー先頭アドレスおよびキュー最終アドレスを記憶し、各キューに共通して、次に通信データを書き込むべき仮想格納アドレスを示す次書込アドレスを記憶するようにしてもよい。

【0111】

これに加えて、書込制御部３３が、書込対象キューに通信データを書き込む（書き込み指示を行う）際、次書込アドレスからなる書込対象仮想アドレスに当該通信データを書き込み、当該書込対象キューのキュー最終アドレス、書込前のキュー最終アドレスに関する後続仮想アドレス、および次書込アドレスをそれぞれ更新し、読出制御部３４が、読出対象キューから通信データを読み出す（読み出し指示を行う）際、当該読出対象キューのキュー先頭アドレスからなる読出対象仮想アドレスから当該通信データを読み出し、当該読出対象キューのキュー先頭アドレス、次書込アドレス、および新たな次書込アドレスに関する後続仮想アドレスをそれぞれ更新するようにしてもよい。

【0112】

これにより、各キューのフレームデータが、空き状態にある仮想格納アドレスに順次書き込まれ、フレームデータが読み出された仮想格納アドレスが再び空き状態として管理されることになる。またキューごとに書き込まれた順序でフレームデータの仮想格納アドレスが管理されることになる。空き状態にある仮想格納アドレスについては、複数のキューで共用することができ、従来のキューごとに予めアドレス範囲を固定的に確保しておく場合と比較して、メモリの使用効率を高めることが可能となる。このため、メモリ容量の増大を行う必要がなくなり、結果として回路規模やコストの増大を抑制することが可能となる。

【0113】

また、本実施の形態は、ＱＭ内のＡＤＤ値等の初期値を設定する必要が無いという特徴がある。本実施の形態において、通信用入出力装置の起動時に初期値を設定する必要がある情報はＶＡＲとＵＡＲのみである（図１０の「Initialization」を参照）。従って、初期設定を行うための回路の規模、もしくは、初期設定を行うためのソフトウエアの規模が極めて小さく、初期設定に要する時間も極めて小さいという効果が有る。
なお、図１２等において、ＥｏＦ値格納用のＰＮをＱＭ内に搭載する場合を例示しているが、PNをＤＲＡＭ内に搭載することも可能である。

【0114】

［第２の実施の形態］
次に、図２１を参照して、本発明の第２の実施の形態にかかる通信用入出力装置１について説明する。図２１は、第２の実施の形態にかかるアクセス調停部の構成を示すブロック図である。

【0115】

第１の実施の形態にかかる通信用入出力装置１において、仮想データメモリの仮想格納アドレスを複数のキューで共用するようにした際に、例えば、特定の出力系統に関するフレームデータが多量に入力された場合、仮想データメモリの仮想格納アドレスが当該出力系統のキューにより占有されてしまうという場合がある。このような格納アドレスの占有は、第１の実施の形態に限定されるものではなく、格納アドレスを複数のキューで共用する構成であれば、いずれの構成であっても発生しうる。したがって、このような格納アドレスの占有が発生した場合、他の出力系統のキューが十分な格納アドレス数を使用できず、フレームデータの破棄が発生しやすくなり、通信品質が劣化する原因となる。

【0116】

本実施の形態は、このような複数のキューによる格納アドレスの共用時における、特定キューによる格納アドレスの占有を回避することを目的とし、記録装置３０において、アクセス調停部３６が、書込対象キューにフレームデータを書き込む（書き込み指示を行う）際、当該フレームデータのデータ長に基づき、書き込みに必要となる仮想格納アドレスの数を示す必要アドレス数を算出し、キュー使用アドレス数メモリ３５から取得した当該書込対象キューまたは各キューの使用仮想アドレス数に基づき、当該書き込みに使用可能な仮想格納アドレスの数を示す残りアドレス数を算出し、当該必要アドレス数と当該残りアドレス数とを比較することにより当該フレームデータの書込可否を判定し、書込可の判定に応じて書込制御部３３に対して当該フレームデータの書き込みを指示するようにしたものである。

【0117】

図２１に示すように、本実施の形態において、アクセス調停部３６には、主な回路部として、書込可否判定部４１、書込用ＦＩＦＯ４２、読出受付部４３、読出用ＦＩＦＯ４４、優先制御部４５、キュー使用アドレス数更新部４６、および指示出力部４７が設けられている。

【0118】

書込可否判定部４１は、多重化装置１０から転送されたフレームデータに付加されているキュー指定情報およびフレーム長情報と、キューごとに予め設定されている判定用アドレス数情報と、各キューの使用仮想アドレス数とに基づいて、書込可能か否か判定する機能と、書込可の判定結果に応じて、当該フレームデータを、データメモリ３１Ａに設けられている格納領域の１仮想アドレス分のデータサイズに分割し、得られたデータにキュー指定情報を付加した書き込み指示を、それぞれ書込用ＦＩＦＯ４２に書き込む機能とを有している。

【0119】

判定用アドレス数情報には、当該キュー指定情報で指定された書込対象キューで使用可能な最大仮想アドレス数ＮＫｍａｘと、当該書込対象キューに対して使用が保証されている最低保証仮想アドレス数ＮＫｍｉｎとが含まれている。
図２２は、判定用アドレス数情報の構成例である。ここではキューを識別するためのキューＩＤごとに、最大仮想アドレス数ＮＫｍａｘと最低保証仮想アドレス数ＮＫｍｉｎとが設定されている。これら判定用アドレス数情報は、例えばキュー使用アドレス数更新部４６、あるいはアクセス調停部３６の内部メモリ（図示せず）で記憶されている。

【0120】

読出受付部４３は、多重分離装置２０から出力された読み出し要求の読出データ量情報に基づいて、データメモリ３１Ａに対する読み出し回数を計算し、その読み出し回数だけ当該読み出し要求のキュー指定情報を読み出し指示として読出用ＦＩＦＯ４４に書き込む機能を有している。この計算は、読出データ量情報が示すデータ量をデータメモリ３１Ａの１仮想アドレスあたりのデータサイズで除算した値を読み出し回数とし、剰余がある場合は読み出し回数に１を加算すれば良い。

【0121】

優先制御部４５は、書込用ＦＩＦＯ４２もしくは読出用ＦＩＦＯ４４から、書き込み指示もしくは読み出し指示を読み出して、キュー使用アドレス数更新部４６へ出力する機能と、書込用ＦＩＦＯ４２と読出用ＦＩＦＯ４４の双方に、書き込み指示と読み出し指示が存在する場合は、書込用ＦＩＦＯ４２からの書き込み指示を優先して読み出す機能とを有している。

【0122】

キュー使用アドレス数更新部４６は、優先制御部４５から書き込み指示が入力された場合は、キュー使用アドレス数メモリ３５のうち、当該書き込み指示のキュー指定情報と対応する書込対象キューの使用仮想アドレス数に１を加算し、当該書き込み指示を指示出力部４７へ出力する機能と、優先制御部４５から読み出し指示が入力された場合は、キュー使用アドレス数メモリ３５のうち、当該読み出し指示のキュー指定情報と対応する読出対象キューの使用仮想アドレス数から１を減算し、当該読み出し指示を指示出力部４７へ出力する機能とを有している。

【0123】

指示出力部４７は、キュー使用アドレス数更新部４６から書き込み指示が入力された場合は、当該書き込み指示を書込制御部３３へ出力する機能と、読み出し指示が入力された場合は、当該読み出し指示を読出制御部３４へ出力する機能とを有している。

【0124】

［第２の実施の形態の動作］
次に、図２３を参照して、本実施の形態にかかるアクセス調停部３６の動作として、フレームデータの書き込み時における書込判定動作について説明する。図２３は、第２の実施の形態にかかる書込可否判定処理を示すフローチャートである。
記録装置３０のアクセス調停部３６は、多重化装置１０から転送されたフレームデータごとに、図２３の書込可否判定処理に基づいて、書込可否を判定する。

【0125】

まず、アクセス調停部３６は、キュー使用アドレス数メモリ３５から全キューに関する使用仮想アドレス数ＮＫを取得して（ステップ２００）、全キューが使用している合計仮想アドレス数ＮＫＡを算出し（ステップ２０１）、書込対象となる対象フレームデータの書き込みに要する必要仮想アドレス数ＮＦを算出する（ステップ２０２）。

【0126】

この後、仮想データメモリの仮想格納アドレスの総アドレス数ＮＡからＮＫＡを減算することにより、対象フレームデータの書き込みに使用可能な仮想格納アドレスの数を示す残りアドレス数ＮＲを算出し（ステップ２０３）、ＮＦとＮＲとを比較する（ステップ２０４）。
ここで、ＮＦ＞ＮＲの場合（ステップ２０４：ＹＥＳ）、アクセス調停部３６は、書込不可と判定して対象フレームデータを破棄し（ステップ２１３）、当該対象フレームデータに関する書込判定処理を終了する。

【0127】

一方、ＮＦ≦ＮＲの場合（ステップ２０４：ＮＯ）、アクセス調停部３６は、指定された書込対象キューの最大仮想アドレス数ＮＫｍａｘをキュー使用アドレス数メモリ３５等から取得して（ステップ２０５）、ＮＫｍａｘからＮＫを減算することにより残りアドレス数ＮＲを算出し（ステップ２０６）、ＮＦとＮＲとを比較する（ステップ２０７）。
ここで、ＮＦ＞ＮＲの場合（ステップ２０７：ＹＥＳ）、アクセス調停部３６は、書込不可と判定して対象フレームデータを破棄し（ステップ２１３）、当該対象フレームデータに関する書込判定処理を終了する。

【0128】

一方、ＮＦ≦ＮＲの場合（ステップ２０７：ＮＯ）、アクセス調停部３６は、全キューに関する最低保証仮想アドレス数ＮＫｍｉｎをキュー使用アドレス数メモリ３５から取得し（ステップ２０８）、全キューを一括して最低限保証すべき総保証仮想アドレス数ＮＡｍｉｎを算出する（ステップ２０９）。この際、任意のキューのキュー使用仮想アドレス数ＮＫがその最低保証仮想アドレス数以上である場合は、当該キューの保証仮想アドレス数としてキュー使用仮想アドレス数ＮＫを加算し、キュー使用仮想アドレス数ＮＫがその最低保証仮想アドレス数未満である場合は、当該キューの保証仮想アドレス数として最低保証仮想アドレス数ＮＫｍｉｎを加算する。

【0129】

この後、アクセス調停部３６は、ＮＡからＮＡｍｉｎを減算することにより残りアドレス数ＮＲを算出し（ステップ２１０）、ＮＦとＮＲとを比較する（ステップ２１１）。
ここで、ＮＦ＞ＮＲの場合（ステップ２１１：ＹＥＳ）、アクセス調停部３６は、書込不可と判定して対象フレームデータを破棄し（ステップ２１３）、当該対象フレームデータに関する書込判定処理を終了する。

【0130】

一方、ＮＦ≦ＮＲの場合（ステップ２１１：ＮＯ）、アクセス調停部３６は、対象フレームデータについて書込可と判定し（ステップ２１２）、当該対象フレームデータに関する書込判定処理を終了する。
この後、この書込可の判定に応じて、アクセス調停部３６は、対象フレームデータを１仮想アドレス分のデータサイズに分割し、得られたデータにキュー指定情報を付加した書き込み指示を、それぞれ書込用ＦＩＦＯ４２に書き込むことになる。

【0131】

［第２の実施の形態の効果］
このように、本実施の形態は、記録装置３０において、キュー使用アドレス数メモリ３５が、キューごとに、当該キューが使用している仮想格納アドレスの数を示す使用アドレス数を記憶し、アクセス調停部３６が、書込対象キューに通信データを書き込む（書き込み指示を行う）際、当該通信データのデータ長に基づき、書き込みに必要となる仮想格納アドレスの数を示す必要アドレス数を算出し、キュー使用アドレス数メモリ３５から取得した当該書込対象キューまたは各キューの使用仮想アドレス数等に基づき、当該書き込みに使用可能な仮想格納アドレスの数を示す残りアドレス数を算出し、当該必要アドレス数と当該残りアドレス数とを比較することにより当該通信データの書込可否を判定し、書込可の判定に応じて書込制御部３３に対して当該通信データの書き込みを指示するようにしたものである。

【0132】

したがって、それぞれのキューによる仮想格納アドレスの使用数が制限されるため、任意の出力系統と対応するキューによる仮想格納アドレスの占有を抑止することができる。このため、特定の出力系統に関するフレームデータが多量に入力された場合でも、他の出力系統のキューが十分な仮想格納アドレス数を使用することが可能となる。これにより、フレームデータの破棄やこれによる通信品質の劣化を抑制することが可能となるとともに、これら対策として、メモリ容量の増大を行う必要がなくなり、結果として回路規模やコストの増大を抑制することが可能となる。

【0133】

なお、本実施の形態におけるＮＫＡ及びＮＡｍｉｎの算出は、キュー使用アドレス数メモリを更新する際に同時に算出（加算、減算等）することができる。
本実施の形態において、図２１の構成のアクセス調停部を用いる場合、書込用ＦＩＦＯに書き込み指示データが存在していると誤って書込可能と判定してしまう可能性がある。誤った判定を防止するためには、各キューの使用仮想アドレス数としてキュー使用アドレス数メモリの情報に書込用ＦＩＦＯ内の仮想アドレス数（書き込み指示の数）を加算した値を使用するか、ＮＡもしくはＮＫｍａｘとして書込用ＦＩＦＯ内の仮想アドレス数（書き込み指示の数）を減算した値を使用すれば良い。

【0134】

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

【0135】

上記の各実施の形態において、通信用入出力装置１でマルチキャストフレームを処理する場合、出力系統の１つとしてマルチキャスト用出力系統を設けるとともに多重分離装置２０内の振分部２２にマルチキャストフレームを複数の速度変換部２３に出力する手段を設け、記録装置３０のデータメモリ内に論理的に形成した一部のキューをこのマルチキャスト用出力系統に対応するキューとして割り当てるようにしてもよい。
これにより、外部から多重化装置１０に入力されたマルチキャストフレームが、データメモリ内のマルチキャスト用出力系統に対応するキューに一時格納され、当該キューから多重分離装置２０によりマルチキャストフレームが読み出されて複数の出力ポートから出力される。

【符号の説明】

【0136】

１…通信用入出力装置、１０…多重化装置、１１…キュー指定情報付加部、１２…多重化部、２０…多重分離装置、２１…読出部、２２…振分部、２３，２４…速度変換部、３０…記録装置、３１Ａ…データメモリ、３１Ｂ…ＤＲＡＭアクセス部、３２…キュー制御メモリ、３３…書込制御部、３４…読出制御部、３５…キュー使用アドレス数メモリ、３６…アクセス調停部、４１…書込可否判定部、４２…書込用ＦＩＦＯ、４３…読出受付部、４４…読出用ＦＩＦＯ、４５…優先制御部、４６…キュー使用アドレス数更新部、４７…指示出力部、５１…ＦＩＦＯメモリ、５２…活性化処理部、５３…アクセス種別判定部、５４…バンク管理メモリ、５５…アドレス管理メモリ、５６…ＤＲＡＭ書込部、５７…ＤＲＡＭ読出部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】