特許 6354057 構造を作製するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6354057

(24)【登録日】2018年6月22日

(45)【発行日】2018年7月11日

(54)【発明の名称】構造を作製するための方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20180702BHJP

   H01L 27/12 20060101ALI20180702BHJP

【ＦＩ】

   H01L27/12 B

   H01L21/02 B

【請求項の数】9

【全頁数】10

(21)【出願番号】特願2015-547155(P2015-547155)

(86)(22)【出願日】2013年12月2日

(65)【公表番号】特表2016-506619(P2016-506619A)

(43)【公表日】2016年3月3日

(86)【国際出願番号】IB2013002692

(87)【国際公開番号】WO2014091285

(87)【国際公開日】20140619

【審査請求日】2016年10月12日

(31)【優先権主張番号】12/03428

(32)【優先日】2012年12月14日

(33)【優先権主張国】FR

(73)【特許権者】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(74)【代理人】

【識別番号】100148596

【弁理士】

【氏名又は名称】山口 和弘

(72)【発明者】

【氏名】シブコ， アレクサンドル

(72)【発明者】

【氏名】ベルトラン， イザベル

(72)【発明者】

【氏名】ペルー， シルヴァン

(72)【発明者】

【氏名】ヴァン， ソーサシェット

(72)【発明者】

【氏名】レイノー， パトリック

【審査官】 正山 旭

(56)【参考文献】

【文献】 国際公開第２０１１／０６７３９４（ＷＯ，Ａ１）

【文献】 特開平０４−２３４１１２（ＪＰ，Ａ）

【文献】 特表２０１３−５１３２３４（ＪＰ，Ａ）

【文献】 特表２００７−５０７０９３（ＪＰ，Ａ）

【文献】 特開平１１−１９１５５７（ＪＰ，Ａ）

【文献】 特開平０４−１９６３４０（ＪＰ，Ａ）

【文献】 特開２００６−２１６８０７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／００３２０４０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２７／１２

(57)【特許請求の範囲】

【請求項1】

支持基板（２）、誘電体層（１０）、半導体材料中に生成された活性層（１１）、前記支持基板（２）と前記誘電体層（１０）との間に挿入された多結晶シリコンのセパレータ層（２０）を連続して備える構造（３）を作製するための方法であって、ａ）前記半導体材料中に生成されたドナー基板（１）を用意するステップと、ｂ）前記ドナー基板（１）中に脆化領域（１３）を形成して、前記脆化領域（１３）の両側に前記ドナー基板（１）の第１の部分（１１）及び第２の部分（１２）を画成するステップであり、前記第１の部分（１１）が前記活性層を形成するように意図されている、ステップと、ｃ）所定値よりも大きな抵抗率を有する前記支持基板（２）を用意するステップと、ｄ）前記支持基板（２）上に前記セパレータ層（２０）を形成するステップと、ｅ）前記ドナー基板（１）の前記第１の部分（１１）上及び／又は前記セパレータ層（２０）上に前記誘電体層（１０）を形成するステップと、ｆ）前記誘電体層（１０）及び前記セパレータ層（２０）を介して前記ドナー基板（１）及び前記支持基板（２）を組み立てるステップと、ｇ）前記脆化領域（１３）に沿って前記ドナー基板（１）を破砕して前記構造（３）を得るステップと、ｈ）前記ステップｇ）の後に前記構造（３）を少なくとも１０分の強化アニールにかけるステップとを含む方法において、前記ステップｄ）が、前記セパレータ層（２０）の前記多結晶シリコンが実質的に前記支持基板（２）に面する前記セパレータ層（２０）の厚さのすべてにわたって等軸粒子を有するように実施されること、及び前記強化アニールが９５０℃よりも高い且つ１２００℃よりも低い温度で前記ステップｈ）中に実施されることを特徴とする方法。

【請求項2】

前記ステップｄ）が大気圧での、及び８００℃〜１０５０℃の堆積温度での前記セパレータ層（２０）の気相化学堆積のステップｄ１）を含むことを特徴とする、請求項１に記載の方法。

【請求項3】

前記強化アニールが１０００℃よりも高い温度で少なくとも１時間、前記ステップｈ）中に実施されることを特徴とする、請求項１又は２に記載の方法。

【請求項4】

前記支持基板（２）の前記抵抗率の前記所定値が３０００Ω．ｃｍ以上であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。

【請求項5】

前記ステップｆ）の前に前記セパレータ層（２０）の前記多結晶シリコンを熱酸化するステップを含むことを特徴とする、請求項１〜４のいずれか一項に記載の方法。

【請求項6】

前記支持基板（２）が前記支持基板（２）と前記セパレータ層（２０）との間の結晶ネットワークを分断するのに適した分断層（２１）を備え、前記セパレータ層（２０）が前記ステップｄ）中に前記分断層（２１）上に形成されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。

【請求項7】

前記分断層（２１）が前記支持基板（２）から生じた自然酸化物であることを特徴とする、請求項６に記載の方法。

【請求項8】

所定値よりも大きな抵抗率を有する支持基板（２）、誘電体層（１０）、半導体材料中に生成された活性層（１１）、前記支持基板（２）と前記誘電体層（１０）との間に挿入された多結晶シリコンのセパレータ層（２０）を連続して備える構造（３）において、前記セパレータ層（２０）の前記多結晶シリコンが実質的に前記支持基板（２）に面する前記セパレータ層（２０）の厚さのすべてにわたって等軸粒子を有すること、及び、前記セパレータ層（２０）の前記多結晶シリコンが１８０ｎｍ〜２５０ｎｍの平均粒子サイズを示すことを特徴とする構造（３）。

【請求項9】

前記支持基板（２）の前記抵抗率の所定値が３０００Ω．ｃｍ以上であることを特徴とする、請求項８に記載の構造（３）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、支持基板、誘電体層、半導体材料中に生成された活性層、支持基板と誘電体層との間に挿入された多結晶シリコンのいわゆるセパレータ層を連続して備える構造を作製するための方法に関する。また、本発明は、所定値よりも大きな抵抗率を有する支持基板、誘電体層、半導体中に生成された活性層、支持体基板と誘電体層との間に挿入された多結晶シリコンのいわゆるセパレータ層を連続して備える構造に関する。

【背景技術】

【0002】

そうした構造は、特に高周波（ＨＦ）用途、すなわち、１００ＭＨｚを超える用途、例えば、支持基板の抵抗が高い、すなわち、所定の抵抗率の値が５００Ω．ｃｍよりも大きい、数ＧＨｚのオーダーを有する動作周波数を用いた集積回路用の無線周波数（ＲＦ）用途に適する。

【0003】

従来技術により、とりわけ文書ＦＲ２ ９５３ ６４０（以降Ｄ１）により知られている一作製方法は、ａ）前記半導体中に生成されたドナー基板を用意するステップと、ｂ）ドナー基板中に脆化領域を形成して、脆化領域の両側にドナー基板の第１の部分及び第２の部分を画成するステップであって、第１の部分が活性層を形成するように意図されている、ステップと、ｃ）所定値よりも大きな抵抗率を有する支持基板を用意するステップと、ｄ）支持基板上にセパレータ層を形成するステップと、ｅ）ドナー基板の第１の部分上及び／又はセパレータ層上に誘電体層を形成するステップと、ｆ）誘電体層及びセパレータ層を介してドナー基板及び支持基板を組み立てるステップと、ｇ）脆化領域に沿ってドナー基板を破砕して本構造を得るステップと、ｈ）ステップｇ）の後に本構造を少なくとも１０分の強化アニールにかけるステップと、を含む。

【0004】

Ｄ１に明示されているように、強化アニールは、加えられる熱収支がセパレータ層の多結晶シリコンを単結晶シリコンに変換するのに十分ではないように９５０℃未満の温度でステップｈ）中に実行される。ＲＦ用途にとって申し分のない、構造の抵抗率を保持するためにはセパレータ層が単結晶シリコンに変換されないことが必須である。

【0005】

Ｄ１は、強化アニールの持続時間及び／又は温度を制限することが、組立ステップｆ）中に界面において脆化の発生を引き起こすことを強調する。Ｄ１は、構造の密着力を強化することが可能な、プラズマ処理など中間処理によってこの欠点を改善する。

【発明の概要】

【0006】

本発明は、これらの中間処理を省くために代替形態を提供することを目的とする。

【0007】

この目的のために、本発明は、支持基板、誘電体層、半導体中に生成された活性層、支持基板と誘電体層との間に挿入された多結晶シリコンのいわゆるセパレータ層を連続して備える構造を作製するための方法に関し、本作製方法は、ａ）前記半導体中に生成されたドナー基板を用意するステップと、ｂ）ドナー基板中に脆化領域を形成して、脆化領域の両側にドナー基板の第１の部分及び第２の部分を画成するステップであって、第１の部分が活性層を形成するように意図されている、ステップと、ｃ）所定値よりも大きな抵抗率を有する支持基板を用意するステップと、ｄ）支持基板上にセパレータ層を形成するステップと、ｅ）ドナー基板の第１の部分上及び／又はセパレータ層上に誘電体層を形成するステップと、ｆ）誘電体層及びセパレータ層を介してドナー基板及び支持基板を組み立てるステップと、ｇ）脆化領域に沿ってドナー基板を破砕して本構造を得るステップと、ｈ）ステップｇ）の後に本構造を少なくとも１０分の強化アニールにかけるステップと、を含み、本作製方法は、セパレータ層の多結晶シリコンが支持基板に面するセパレータ層の厚さの少なくとも一部にわたって完全にランダムな粒子配向を示すようにステップｄ）が実行されること、及び強化アニールが厳密に９５０℃よりも高い且つ１２００℃よりも低い温度で、ステップｈ）中に実行されることを特徴とする。

【0008】

多結晶シリコンに対して３つのタイプのモフォロジ、すなわち、
ランダムなタイプの、すなわち方向がどうであれ、ランダムな結晶学的な粒子配向を有するモフォロジと、
柱状タイプの、［１１１］で示される、全体的に実質的に垂直方向に偏った結晶学的な粒子配向を有するモフォロジと、
ランダムなモフォロジと柱状モフォロジとの混合モフォロジと、
がある。

【0009】

したがって、ステップｄ）は、支持基板に面するセパレータ層の厚さの少なくとも一部にわたって、完全にランダムな粒子配向、すなわち等軸粒子を示すセパレータ層の多結晶シリコンに適した条件で実行される。

【0010】

一実施形態によれば、ステップｄ）は、セパレータ層の厚さの少なくとも１０％にわたって、好ましくはセパレータ層の厚さの少なくとも２５％にわたって完全にランダムな粒子配向を示すセパレータ層の多結晶シリコンに適した条件で実行される。

【0011】

本出願人は、驚くことに、支持基板に面するセパレータ層の一部にわたる多結晶シリコンに対するそうしたモフォロジによって、セパレータ層の多結晶シリコンを単結晶シリコンに変換することなく、従来技術と比較して、熱収支を増加させてステップｈ）中に構造を強化アニールにかけることが可能であることを見出した。したがって、セパレータ層の多結晶シリコンに対するそうしたモフォロジによって、９５０℃よりも厳密に高い温度で強化アニールを実行すること、及びそれによって従来技術によるプラズマ処理などの中間処理を省くことが可能である。

【0012】

一実施態様によれば、セパレータ層の多結晶シリコンは、実質的にセパレータ層の厚さすべてにわたって完全にランダムな粒子配向を示す。

【0013】

したがって、セパレータ層の多結晶シリコンを単結晶シリコンに変換することなく、従来技術と比較して、最大の熱収支によってステップｈ）中に構造を強化アニールにかけることが可能である。

【0014】

一実施形態によれば、ステップｄ）は、大気圧での、及び８００℃〜１０５０℃の、好ましくは８５０℃の堆積温度での、セパレータ層の気相化学堆積のステップｄ１）を含む。

【0015】

したがって、ステップｄ）に対するそうした条件によって、完全にランダムな粒子配向を示す多結晶シリコンを有するセパレータ層を形成することが可能となる。

【0016】

ステップｄ１）は、反応性ガスを枯渇させた飽和状態での成長速度で実行されるのが有利であり、反応性ガスは好ましくは１：６の好ましい比率を有する三塩化シラン及び水素である。

【0017】

したがって、そうした条件は、完全にランダムな粒子配向を示す多結晶シリコンを有するセパレータ層の形成に特に好都合である。

【0018】

一実施形態によれば、強化アニールは、１０００℃よりも高い温度で少なくとも１時間、好ましくは１１００℃よりも高い温度で少なくとも２時間、ステップｈ）中に実行される。

【0019】

したがって、そうした熱収支を、セパレータ層の多結晶シリコンを単結晶シリコンに変換することなく、構造に適用することができ、組立ステップｆ）中に生成される界面を強化することが可能となる。

【0020】

一実施態様では、セパレータ層は、ｅ_ｃで示すいわゆる臨界厚さ以上のｅで示す厚さを有し、この臨界厚さを下回ると、構造は、所定値未満の、二次高調波発生に基づく無線周波数電力を示し、この臨界厚さを上回ると、構造は、所定値以上の、二次高調波発生に基づく無線周波数電力を示し、この所定値が好ましくは絶対値として８５〜１０５ｄＢｍであり、さらに好ましくは絶対値として９０ｄＢｍに等しい。

【0021】

したがって、本出願人は、二次高調波発生に基づく無線周波数の性能レベルがセパレータ層の最小の厚さによって主に支配されていることを見出した。

【0022】

一実施形態によれば、セパレータ層の厚さは、以下の関係、すなわち、ｅ_ｃ≦ｅ≦１０ｅ_ｃ、好ましくはｅ_ｃ≦ｅ≦５ｅ_ｃ、さらに好ましくはｅ_ｃ≦ｅ≦２ｅ_ｃを満たす。

【0023】

支持基板の抵抗率の所定値は、３０００Ω．ｃｍ以上であるのが有利である。

【0024】

したがって、本出願人は、支持基板のこの抵抗率値から、減衰及びクロストークに基づく無線周波数の性能レベルは、セパレータ層には無関係なのに対して、二次高調波発生に基づく性能レベルは、支持基板に対する抵抗率を固定した状態で、セパレータ層の厚さによって依然として主に支配されることを見出した。

【0025】

一特徴によれば、本方法は、ステップｆ）の前にセパレータ層の多結晶シリコンを熱酸化するステップを含む。

【0026】

したがって、とりわけこの組立体が分子付着によって実施される場合、形成されるそうした酸化物の層によって組立ステップｆ）を容易にすることができる。

【0027】

一実施態様によれば、支持基板は、支持基板とセパレータ層との間の結晶ネットワークを分断するのに適した分断層を備え、セパレータ層がステップｄ）中に分断層上に形成される。

【0028】

したがって、この分断層によって、セパレータ層の多結晶シリコンが単結晶シリコンに変換されるのが回避される。

【0029】

分断層は、支持基板から生じた自然酸化物であるのが好ましい。

【0030】

したがって、本出願人は、そうした分断層が完全にランダムな粒子配向を示す多結晶シリコンのセパレータ層の形成に特に好都合であることを見出した。

【0031】

また、本発明は、所定値よりも大きな抵抗率を有する支持基板、誘電体層、半導体中に生成された活性層、支持基板と誘電体層との間に挿入された多結晶シリコンのいわゆるセパレータ層を連続して備える構造に関し、本構造は、セパレータ層の多結晶シリコンが、少なくとも支持基板に面するセパレータ層の厚さの一部にわたって完全にランダムな粒子配向を示すこと、及び、セパレータ層の多結晶シリコンが１８０ｎｍ〜２５０ｎｍ、好ましくは１８０ｎｍ〜２００ｎｍの平均粒子サイズを示すことを特徴とする。「平均サイズ」は、セパレータ層の厚さすべてにわたって平均化されたサイズを意味すると理解されたい。

【0032】

したがって、本発明によるそうした構造は、最小の粒子サイズを有するセパレータ層の多結晶シリコンに対してランダムなタイプのモフォロジが組み合わさることによって優れた機械的耐性強度を示す。

【0033】

本発明によるそうした構造を構造強化熱処理によって得ることができ、強化熱処理を厳密に９５０℃よりも高い且つ１２００℃よりも低い温度で少なくとも１０分実施することができ、強化アニールを１０００℃よりも高い温度で少なくとも１時間、さらには１１００℃よりも高い温度で少なくとも２時間実施することができる。

【0034】

セパレータ層の多結晶シリコンは、実質的にセパレータ層の厚さすべてにわたって完全にランダムな粒子配向を示すのが有利である。

【0035】

一実施形態では、セパレータ層は、ｅ_ｃで示すいわゆる臨界厚さ以上のｅで示す厚さを有し、この臨界厚さを下回ると、構造は、所定値未満の、二次高調波発生に基づく無線周波数電力を示し、この臨界厚さを上回ると、構造は所定値以上の、二次高調波発生に基づく無線周波数電力を示し、この所定値が好ましくは絶対値として８５〜１０５ｄＢｍであり、さらに好ましくは絶対値として９０ｄＢｍに等しい。

【0036】

したがって、本出願人は、二次高調波発生に基づく無線周波数の性能レベルがセパレータ層の最小の厚さによって主に支配されていることを見出した。

【0037】

一実施形態によれば、セパレータ層の厚さは、以下の関係、すなわち、ｅ_ｃ≦ｅ≦１０ｅ_ｃ、好ましくはｅ_ｃ≦ｅ≦５ｅ_ｃ、さらに好ましくはｅ_ｃ≦ｅ≦２ｅ_ｃを満たす。

【0038】

支持基板の抵抗率の所定値は、３０００Ω．ｃｍ以上であるのが有利である。

【0039】

したがって、本出願人は、支持基板のこの抵抗率値から、減衰及びクロストークに基づく無線周波数の性能レベルは、セパレータ層には無関係なのに対して、二次高調波発生に基づく性能レベルは、支持基板に対する抵抗率を固定した状態で、セパレータ層の厚さによって依然として主に支配されることを見出した。

【0040】

他の特徴及び利点は、添付図面を参照して、非限定的な例として与えられる、本発明による方法の一実施形態の以下の説明から明らかになるだろう。

【図面の簡単な説明】

【0041】

【図1A】本発明による構造を作製するための方法のステップを示す図である。

【図1B】本発明による構造を作製するための方法のステップを示す図である。

【図1C】本発明による構造を作製するための方法のステップを示す図である。

【図1D】本発明による構造を作製するための方法のステップを示す図である。

【図1E】本発明による構造を作製するための方法のステップを示す図である。

【図1F】本発明による構造を作製するための方法のステップを示す図である。

【図1G】本発明による構造を作製するための方法を示す図である。

【図2】分断層が存在する構造の部分図である。

【図3】追加の分断層を有する図２の実施形態の変形形態である。

【図4】抵抗率試験の実装態様を示す本発明による構造の断面図である。

【発明を実施するための形態】

【0042】

図１Ａ〜１Ｇに示す作製方法は、支持基板２、誘電体層１０、半導体中に生成された活性層１１、支持基板２と誘電体層１０との間に挿入された多結晶シリコンのいわゆるセパレータ層２０を連続して備える構造３を作製するための方法である。

【0043】

本作製方法は、前記半導体中に生成されたドナー基板１を用意するステップからなる、図１Ａに示すステップａ）を含む。ドナー基板１の半導体材料は、シリコンであってもよい。

【0044】

本作製方法は、ドナー基板１上に誘電体層１０を形成するステップからなる、図１Ｂに示すステップｅ）を含む。誘電体層１０は、二酸化シリコンであってもよい。この誘電体層１０は、ドナー基板１の熱酸化によってもたらされてもよく、又は（「化学気相堆積」及び「低圧化学気相堆積」を意味する）略語ＣＶＤ及びＬＰＣＶＤによって当業者によく知られている気相化学堆積技法の１つによって、従来通り堆積によって形成されてもよい。

【0045】

本作製方法は、ドナー基板１中に脆化領域１３を形成して、脆化領域１３の両側にドナー基板１の第１の部分１１及び第２の部分１２を画成するステップからなる、図１Ｃに示すステップｂ）を含み、第１の部分１１が活性層を形成するように意図されている。脆化領域１３は、好ましくは水素及び／又はヘリウムなどの種を注入することによって、ステップｂ）中に形成される。注入は、水素などの単一の種によってだけでなく、水素及びヘリウムなどの、連続して注入される複数の種によって行なわれてもよい。注入のパラメータである、基本的なドーズ量及びエネルギーは、種及びドナー基板１の性質によって決定される。

【0046】

本作製方法は、所定値よりも大きな抵抗率を有する支持基板２を用意するステップからなる、図１Ｄに示すステップｃ）を含む。抵抗率の最小の所定値は、従来通り５００Ω．ｃｍである。支持基板２は、シリコン中に生成されてもよい。この支持基板２は、５００Ω．ｃｍよりも大きい、さらに１０００Ω．ｃｍよりも大きい、さらに好ましくは２０００Ω．ｃｍよりも大きい、さらに好ましくは３０００Ω．ｃｍよりも大きい抵抗率を支持基板２に付与することができる熱処理を受けたという特徴を有する。この熱処理は、本作製方法の文脈において、支持基板２を作製するときに、又はその後に実施されてもよい。一代替形態によれば、支持基板２は、５００Ω．ｃｍを超える抵抗率を支持基板２に付与するために、低い酸素含有量を有する材料中に生成されてもよい。

【0047】

本作製方法は、支持基板２上にセパレータ層２０を形成するステップからなる、図１Ｅに示すステップｄ）を含む。ステップｄ）は、大気圧での、及び８００℃〜１０５０℃、好ましくは８５０℃の堆積温度によるセパレータ層の気相化学堆積（すなわち、ＰＥＣＶＤタイプの堆積）のステップｄ１）を含む。ステップｄ１）は、反応性ガスを枯渇させた飽和状態での成長速度で実施される。したがって、ステップｄ）は、セパレータ層２０の多結晶シリコンがセパレータ層２０の厚さのすべて又は一部にわたって完全にランダムな粒子配向を示すように、又は言いかえれば、セパレータ層２０の多結晶シリコンがセパレータ層２０の厚さのすべて又は一部にわたって等軸粒子を有するように実施される。

【0048】

本作製方法は、誘電体層１０及びセパレータ層２０を介してドナー基板１及び支持基板２を組み立てるステップからなる、図１Ｆに示すステップｆ）を含む。ステップｆ）は、分子付着タイプの接合によって実施されてもよい。

【0049】

組立ステップｆ）の前に、及びセパレータ層２０の自由表面を研磨する任意選択のステップ（図示せず）の後に、セパレータ層２０は、ｅ_ｃで示すいわゆる臨界厚さ以上のｅで示す厚さを有し、この臨界厚さを下回ると、構造３は、所定値未満の、二次高調波発生に基づく無線周波数電力を示し、この臨界厚さを上回ると、構造３は、所定値以上の、二次高調波発生に基づく無線周波数電力を示し、所定値が好ましくは絶対値として８５〜１０５ｄＢｍであり、さらに好ましくは絶対値として９０ｄＢｍに等しい。セパレータ層２０の厚さは、以下の関係、すなわち、ｅ_ｃ≦ｅ≦１０ｅ_ｃ、好ましくはｅ_ｃ≦ｅ≦５ｅ_ｃ、さらに好ましくはｅ_ｃ≦ｅ≦２ｅ_ｃを満たす。例として、セパレータ層２０の臨界厚さは、約１μｍである。本作製方法がステップｆ）の前にセパレータ層２０の多結晶シリコンを熱酸化するステップを含む場合、セパレータ層の臨界厚さは、約３．５μｍである。セパレータ層２０の多結晶シリコンの熱酸化がない状態で、本出願人は、二次高調波発生に基づく無線周波数電力に対するレベルを明らかにした。言いかえれば、臨界厚さを上回ると、二次高調波発生に基づく無線周波数電力は、所定値と実質的に等しい。セパレータ層２０の多結晶シリコンの熱酸化が存在する状態では、このレベルが観察されなかったことに留意されたい。

【0050】

本作製方法は、脆化領域１３に沿ってドナー基板１を破砕して、図１Ｇに示す構造３を得るステップからなるステップｇ）を含む。

【0051】

本作製方法は、ステップｇ）の後に構造３を少なくとも１０分の強化アニールにかけるステップからなるステップｈ）を含み、強化アニールが厳密に９５０℃よりも高い且つ１２００℃よりも低い温度でステップｈ）中に実施される。強化アニールは、１０００℃よりも高い温度で少なくとも１時間、さらに１１００℃よりも高い温度で少なくとも２時間、ステップｈ）中に実施されてもよい。

【0052】

図１Ｇに示す構造３では、セパレータ層２０の多結晶シリコンは、ステップｈ）の後に、用いた熱収支に応じて、１８０ｎｍ〜２５０ｎｍ、好ましくは１８０ｎｍ〜２００ｎｍの平均粒子サイズを示す。

【0053】

図２に示すように、支持基板２は、支持基板２とセパレータ層２０との間の結晶ネットワークを分断するのに適した分断層２１を備えてもよく、セパレータ層２０がステップｄ）中に分断層２１上に形成される。支持基板２がシリコン中に生成される場合、分断層２１は、シリコンとは異なるメッシュパラメータを示す濃度勾配を有する層であってもよい。このメッシュパラメータの差は、例えば５％よりも大きい。この分断層２１は、いかなる状況下でも純粋な単結晶シリコンを含有すべきではない。また、分断層２１は、ＳｉＣ又はＳｉＧｅなどのＩＶ−ＩＶ材料中に生成されてもよい。

【0054】

さらに、セパレータ層２０は、そのキャビティ及び粒子接合部によって、
抵抗率を低下させる汚染物質（Ｂ、Ｐ、Ｃａ、Ｎａなど）をトラップすること、
誘電体層１０の下に含まれる電荷に対するバリアを形成すること、が可能である。

【0055】

図３に示すように、セパレータ層２０が２つの分断層２１間にはさまれるように、追加の分断層２１を形成することも可能である。追加の分断層２１によって、活性層１１が単結晶シリコン中に生成されるときに、活性層１１がもとでセパレータ層２０の多結晶シリコンが単結晶シリコンに変換されるのを回避することが可能となる。

【0056】

図４では、本発明により得られた構造の抵抗率をテストすることが目的である。

【0057】

このキャラクタリゼーションは、一方ではよく知られたいわゆる（「４点プローブ」を意味する）「４ｐｐ」法を使用して、すなわち構造のすべてを通る４つの電極を使用することによって達成される。

【0058】

図４によって示すように、やはりよく知られた「ＳＲＰ」と呼ばれる第２の方法によって、ベベルによって、深さの関数としての抵抗率の傾向をプロットすることが可能である。

【0059】

上記の本発明の実施態様は、全く限定的でないのは明らかである。いかなる仕方であれ本発明の枠組みから逸脱することなしに実施形態の他の変形形態において本発明に対して細部及び改善点を追加することができる。

【図1A-1G】

【図2】

【図3】

【図4】