特許 6357099 レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6357099

(24)【登録日】2018年6月22日

(45)【発行日】2018年7月11日

(54)【発明の名称】レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク

(51)【国際特許分類】

   H01L 21/301 20060101AFI20180702BHJP

   B23K 26/364 20140101ALI20180702BHJP

   H01L 21/304 20060101ALI20180702BHJP

【ＦＩ】

   H01L21/78 S

   H01L21/78 B

   B23K26/364

   H01L21/304 631

【請求項の数】12

【全頁数】17

(21)【出願番号】特願2014-515843(P2014-515843)

(86)(22)【出願日】2012年5月25日

(65)【公表番号】特表2014-523112(P2014-523112A)

(43)【公表日】2014年9月8日

(86)【国際出願番号】US2012039746

(87)【国際公開番号】WO2012173768

(87)【国際公開日】20121220

【審査請求日】2015年1月21日

【審判番号】不服2016-5329(P2016-5329/J1)

【審判請求日】2016年4月11日

(31)【優先権主張番号】13/160,891

(32)【優先日】2011年6月15日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100101502

【弁理士】

【氏名又は名称】安齋 嘉章

(72)【発明者】

【氏名】リ ウェイシェン

(72)【発明者】

【氏名】シン サラブジート

(72)【発明者】

【氏名】ヤラマンチリ マドハバ ラオ

(72)【発明者】

【氏名】イートン ブラッド

(72)【発明者】

【氏名】クマー アジャイ

【合議体】

【審判長】 平岩 正一

【審判官】 西村 泰英

【審判官】 篠原 将之

(56)【参考文献】

【文献】 特開２００６−２５３４０２（ＪＰ，Ａ）

【文献】 特開２００５−７４４８５（ＪＰ，Ａ）

【文献】 特開２００２−２６０３９（ＪＰ，Ａ）

【文献】 特開２００５−３０３１９１（ＪＰ，Ａ）

【文献】 特開２００１−２９８０１０（ＪＰ，Ａ）

【文献】 特表２００６−５１１９６３（ＪＰ，Ａ）

【文献】 藤田雅之、橋田昌樹、フェムト秒レーザー加工、Ｊ．Ｐｌａｓｍａ Ｆｕｓｉｏｎ Ｒｅｓ、日本、２００５年発行、Ｖｏｌ．８１、Ｓｕｐｐｌ．、１９５−２０１

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L 21/00

(57)【特許請求の範囲】

【請求項1】

複数のＩＣを含む基板をダイシングする方法であって、
基板上にＩＣを被覆し保護するマスクを形成する工程であって、マスクはＩＣの上面と接触する水溶性材料の層を含む工程と、
レーザスクライビングプロセスによってマスク及び基板の一部をパターニングして、ギャップを有するパターニングされたマスクを提供し、ＩＣ間の基板の領域を露出させる工程であって、５３０ナノメートル以下の波長と５００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでギャップを形成する工程を含み、各々のギャップは基板内にある幅を有する工程と、
ギャップを貫通してプラズマエッチングして、これによって基板内にトレンチを形成し、ＩＣを個片化する工程であって、各々のトレンチは前記幅を有する工程を含み、
前記方法は、プロセスツールによって実行され、前記プロセスツールは、
レーザスクライブ装置と、
クラスタツールとを含み、クラスタツールは、
ロボットアームを収容し、ファクトリーインターフェースを介してレーザスクライブ装置に結合されたロボット搬送チャンバと、
ロボット搬送チャンバに結合された１以上のプラズマエッチングチャンバとを含み、
前記パターニングは、前記レーザスクライブ装置によって実行され、
前記プラズマエッチングは、前記プラズマエッチングチャンバ内で実行される方法。

【請求項2】

レーザスクライビングプロセスによってマスクをパターニングする工程が、水溶性材料が、水溶性ポリマーを含み、半導体基板をエッチングする工程が、水溶性材料を１００℃未満に維持しながら、ディープトレンチエッチングプロセスでトレンチをエッチングする工程を含む請求項１記載の方法。

【請求項3】

マスクを形成する工程が、ＩＣ間のストリートの上で２０μｍ以下、ＩＣの上部バンプ上に少なくとも１０μｍの厚さに水溶性材料層を形成する工程を含む請求項１記載の方法。

【請求項4】

マスクを形成する工程が、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、又はポリ（エチレンオキシド）のうちの少なくとも１つをＩＣの上面に接触して塗布する工程を含む請求項１記載の方法。

【請求項5】

マスクを形成する工程が、ポリ（ビニルアルコール）をＩＣの上面に接触して塗布する工程を含む請求項４記載の方法。

【請求項6】

マスクを形成する工程が、
ＩＣの上面の上に水溶性ポリマーの水溶液をスピンコーティングする工程と、
水溶液を乾燥させる工程を含む請求項１記載の方法。

【請求項7】

裏面研削プロセスによって基板を薄くする工程を含み、スピンコーティングは裏面研削の後に実行される請求項６記載の方法。

【請求項8】

マスクを形成する工程が、ＩＣの上面の上に水溶性材料のドライフィルムを真空ラミネートする工程を含む請求項１記載の方法。

【請求項9】

裏面研削プロセスで基板を薄くする工程を含み、真空ラミネートは裏面研削の後に実行される請求項１記載の方法。

【請求項10】

基板をプラズマエッチングした後の水溶性マスクを水溶液で除去する工程を含む請求項１記載の方法。

【請求項11】

除去する工程は、水溶性マスクを水の加圧されたジェットで洗い流す工程を含む請求項１０記載の方法。

【請求項12】

複数のＩＣを含む半導体基板をダイシングする方法であって、
シリコン基板の上に水溶性マスクを形成する工程であって、水溶性マスクは、シリコン基板上に配置されたＩＣを覆い保護し、ＩＣは、二酸化ケイ素の層、低ｋ材料の層、及び銅の層を含む薄膜スタックを含む工程と、
水溶性マスク、低ｋ材料の層、銅の層、及びシリコン基板の一部を、５３０ナノメートル以下の波長と５００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでパターニングし、これによって内部にギャップを生成し、ＩＣ間のシリコン基板の領域を露出させる工程であって、各々のギャップはシリコン基板内にある幅を有する工程と、
ギャップを貫通してシリコン基板をプラズマエッチングし、これによってシリコン基板内にトレンチを形成し、ＩＣを個片化する工程であって、各々のトレンチは、シリコン基板内に前記幅を有する工程を含み、
前記方法は、プロセスツールによって実行され、前記プロセスツールは、
レーザスクライブ装置と、
クラスタツールとを含み、クラスタツールは、
ロボットアームを収容し、ファクトリーインターフェースを介してレーザスクライブ装置に結合されたロボット搬送チャンバと、
ロボット搬送チャンバに結合された１以上のプラズマエッチングチャンバとを含み、
前記パターニングは、前記レーザスクライブ装置によって実行され、
前記プラズマエッチングは、前記プラズマエッチングチャンバ内で実行される方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体処理の分野に関し、特に、各基板がＩＣを上に有する基板をダイシングするためのマスキング方法に関する。

【関連技術の背景説明】

【0002】

半導体基板の処理において、典型的にはシリコン又は他の半導体材料からなる基板（ウェハとも呼ばれる）上にＩＣが形成される。一般的には、半導体、導体又は絶縁体のうちのいずれかである種々の材料の薄膜層が、ＩＣを形成するために使用される。これらの材料は、様々な周知のプロセスを用いてドープされ、蒸着（堆積）され、エッチングされ、これによって同時に複数のＩＣ（例えば、メモリデバイス、論理デバイス、光起電デバイス等）を同一基板上に同時に形成する。

【0003】

デバイス形成に続いて、基板は、支持部材（例えば、フィルムフレーム全域に亘って引き伸ばされた接着フィルム）に載置され、基板は梱包等のために互いに各々個々のデバイス又は「ダイ」に分離するために「ダイシング」される。現在、最も人気のある２つのダイシング技術は、スクライビングとソーイングである。スクライビングの場合、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿って基板表面を横切って移動する。例えば、ローラによって圧力を印加すると、基板はスクライブラインに沿って分離する。ソーイングの場合は、ダイヤモンドを先端に付けたのこぎりがストリートに沿って基板を切断する。５０〜１５０μｍ厚のバルクシリコンの個片化等の薄い基板の個片化の場合、従来のアプローチでは、悪いプロセス品質のみが得られている。薄い基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間における微小亀裂の形成又は剥離、無機誘電体層のチッピング、厳密な切り口幅制御の保持、又は正確なアブレーション深さの制御を含めることができる。

【0004】

プラズマダイシングも考えられるが、レジストのパターニングのための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に発生する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、生産の問題やスループットの限界を作る可能性があることである。最後に、プラズマダイシングプロセスのマスキングは、とりわけ、基板の厚さ及び上面のトポグラフィー、プラズマエッチングの選択性、及び基板の上面上に存在する材料に応じて、問題となる可能性がある。

【概要】

【0005】

本発明の実施形態は、レーザスクライビング及びプラズマエッチングの両方を含むハイブリッドダイシングプロセスのための半導体基板をマスキングする方法を含む。

【0006】

一実施形態では、複数のＩＣを有する基板をダイシングする方法は、半導体基板上にＩＣを被覆し保護する水溶性材料を含むマスクを形成する工程を含む。マスクは、レーザスクライビングプロセスによってパターニングされ、ギャップを有するパターニングされたマスクを提供し、ＩＣ間の基板の領域を露出させる。その後、パターニングされたマスク内のギャップを貫通して基板をプラズマエッチングして、ＩＣを個片化してチップにする。

【0007】

別の一実施形態では、半導体基板をダイシングするシステムは、同じプラットフォームに結合されたフェムト秒レーザと、プラズマエッチングチャンバと、ウェットステーションを含む。

【0008】

別の一実施形態では、複数のＩＣを有する基板をダイシングする方法は、シリコン基板の表側の上にポリビニルアルコール（ＰＶＡ）の水溶性マスク層を形成する工程を含む。マスクは、基板の表側の上に配置されたＩＣを被覆し保護する。ＩＣは、パッシベーション層（ポリイミド（ＰＩ）等）によって取り囲まれたバンプを有する銅でバンプ形成された上面を含む。バンプ及びパッシベーションの下の表面下の薄膜は、低κの層間誘電体（ＩＬＤ）層及び銅配線の層を含む。水溶性材料、パッシベーション層、及び表面下の薄膜は、フェムト秒レーザスクライビングプロセスでパターニングされ、これによってＩＣ間のシリコン基板の領域を露出させる。シリコン基板は、ディープシリコンプラズマエッチングプロセスによってギャップを貫通してエッチングされ、これによってＩＣ及びＰＶＡ層を個片化し、その後、水中で洗い流される。

【図面の簡単な説明】

【0009】

本発明の実施形態は、添付図面の図において、限定ではなく例として示されている。

【図1】本発明の実施形態に係るハイブリッドレーザアブレーションプラズマエッチング個片化法を示すフロー図である。

【図2A】本発明の実施形態に係る、ダイシングされる基板上に水溶性マスク層をスピンコートする方法を示すフロー図である。

【図2B】本発明の実施形態に係る、ダイシングされる基板に水溶性マスク層を塗布するドライフィルムラミネーション法を示すフロー図である。

【図3A】本発明の実施形態に係る、ウェハを薄くする前にダイシングされる基板に水溶性マスク層を塗布する方法を示すフロー図である。

【図3B】本発明の実施形態に係る、ウェハを薄くした後にダイシングされる基板に水溶性マスク層を塗布する方法を示すフロー図である。

【図4A】本発明の実施形態に係る、図１に示されるダイシング方法の操作１０２に対応する、複数のＩＣを含む半導体基板の断面図である。

【図4B】本発明の実施形態に係る、図１に示されるダイシング方法の操作１０３に対応する、複数のＩＣを含む半導体基板の断面図である。

【図4C】本発明の実施形態に係る、図１に示されるダイシング方法の操作１０５に対応する、複数のＩＣを含む半導体基板の断面図である。

【図4D】本発明の実施形態に係る、図１に示されるダイシング方法の操作１０７に対応する、複数のＩＣを含む半導体基板の断面図である。

【図5】本発明の実施形態に係る、複数のＩＣを含む基板の上面及び表面下の薄膜の上に塗布される水溶性マスクの断面図を示す。

【図6】本発明の実施形態に係る、マスク除去用統合化ウェットステーションを備えた基板のレーザ・プラズマダイシング用ツールレイアウトのブロック図を示す。

【図7】本発明の実施形態に係る、本明細書に記載されるマスキング法、レーザスクライビング法、プラズマダイシング法において、１以上の操作の自動実行を制御する例示的コンピュータシステムのブロック図を示す。

【詳細な説明】

【0010】

各基板が複数のＩＣを上に有する基板をダイシングする方法を説明する。以下の説明では、本発明の例示的な実施形態を説明するために、多数の特定の詳細（例えば、フェムト秒レーザスクライビング条件及びディープシリコンプラズマエッチング条件）が記載されている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることは当業者には明らかであろう。他の例において、周知の態様（例えば、ＩＣ製造、基板薄化、テーピング等）は、本発明の実施形態を不必要に不明瞭にしないために、詳細には説明されない。本明細書全体を通して、「一実施形態」は、その実施形態に関連して記載された特定の構成、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書全体を通して様々な箇所で「一実施形態では」というフレーズが出現するが、必ずしも本発明の同じ実施形態に言及しているわけではない。更に、特定の構成、構造、材料、又は特性は、１以上の実施形態において任意の適切な方法で組み合わせることができる。また、図に示される様々な例示的実施形態は単なる例示表現であり、必ずしも一定の縮尺で描かれていないと理解されるべきである。

【0011】

用語「結合される」、「接続される」及びそれらの派生語は、本明細書内では構成要素間の構造的関係を記述するために使用することができる。これらの用語は互いに同義語として意図されるものではないことを理解すべきである。むしろ、特定の実施形態では、「接続される」は、２以上の要素が互いに直接物理的又は電気的に接触していることを示すために使用される場合がある。「結合される」は、２以上の要素が互いに直接的又は間接的に（それらの間に他の介在要素を有して）物理的又は電気的に接触していること、及び／又は２以上の要素が（例えば、因果関係のように）互いに協働又は相互作用することを示すために使用される場合がある。

【0012】

本明細書内で使用される用語「上に」、「下に」、「間に」、「表面に」は、１つの材料層の他の材料層に対する相対位置を表す。このように、例えば、１つの層が別の層の上に又は下に配置されるというのは、直接別の層に接触していてもよく、又は１以上の介在層を有していてもよい。更に、２つの層の間に配置された１つの層は、２つの層と直接接触していてもよく、又は１以上の介在層を有していてもよい。対照的に、「第１層」が「第２層」の「表面に」ある場合は、第２層に接触している。また、１つの層の他の層に対する相対位置は、基板の絶対的な姿勢を考慮することなく、基板に対して操作が相対的に行われると仮定して設けられている。

【0013】

一般的には、初期のレーザスクライブ及びその後のプラズマエッチングを含むハイブリッド基板又は基板のダイシングプロセスは、ダイの個片化用の水溶性マスクと共に実施される。レーザスクライブプロセスは、パターニングされていない（即ち、ブランケット）マスク層、パッシベーション層、及び表面下の薄膜デバイス層をきれいに除去するために使用することができる。レーザエッチングプロセスは、その後の基板の露出又は基板の部分的なアブレーション時に終了することができる。ハイブリッドダイシングプロセスのプラズマエッチングの部分は、その後、チップの個片化又はダイシングするために、基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。

【0014】

本発明の一実施形態によると、フェムト秒レーザとプラズマエッチングの組み合わせが使用され、これによって半導体基板を個別化された又は個片化されたＩＣにダイシングする。一実施形態では、フェムト秒レーザスクライビングは、もしも完全でないならば、本質的に非平衡プロセスである。例えば、フェムト秒ベースのレーザスクライビングは、無視できる程度の熱損傷領域に局所化することができる。一実施形態では、レーザスクライビングは、超低κ膜を有する（即ち、３．０未満の誘電率を有する）個片化されたＩＣに使用される。一実施形態では、レーザによる直接描画は、リソグラフィのパターニング操作を削減し、マスキング材料が非感光性であることを可能にし、非常に少ないコストで実施されるプラズマエッチングベースのダイシング処理によって、基板の分割が可能となる。一実施形態では、プラズマエッチングチャンバ内でダイシングプロセスを完了するために、スルーシリコンビア（ＴＳＶ）型のエッチングが使用される。

【0015】

図１は、本発明の実施形態に係るハイブリッドレーザアブレーションプラズマエッチング個片化プロセス１００を示すフロー図である。図４Ａ〜図４Ｄは、本発明の一実施形態に係る方法１００の操作に対応する第１及び第２のＩＣ４２５、４２６を含む基板４０６の断面図を示す。

【0016】

図１の操作１０２及び対応する図４Ａを参照すると、マスク層４０２が、基板４０６の上に形成される。一般的に、基板４０６は、その上に形成される薄膜デバイス層の製造プロセスに耐えるのに適した任意の材料から構成される。例えば、一実施形態では、基板４０６は、ＩＶ族系材料（例えば、単結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）である。別の一実施形態では、基板４０６は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板等）である。デバイス製造中に、基板４０６は、典型的には６００μｍ〜８００μｍの厚さであるが、図４Ａに示されるように、キャリア（例えば、フレーム（図示せず）全域に亘って引き伸ばされ、ダイ取り付け膜（ＤＡＦ）４０８によって基板の裏面に付けられたバッキングテープ４１０）によって薄化された基板を今支持しながら、５０μｍ〜１００μｍまで薄くされている。

【0017】

実施形態では、第１及び第２のＩＣ４２５、４２６は、シリコン基板４０６内で製造され、誘電体スタック内に入れられたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含む。複数の金属相互接続をデバイス又はトランジスタの上方かつ取り囲む誘電体層内に形成することができ、ＩＣ４２５、４２６を形成するためにデバイス又はトランジスタを電気的に結合するために使用することができる。ストリート（通り）４２７を構成する材料は、ＩＣ４２５、４２６を形成するために用いる材料と類似又は同一であることができる。例えば、ストリート４２７は、誘電材料、半導体材料、及びメタライゼーションの薄膜層を含むことができる。一実施形態では、ストリート４２７は、ＩＣ４２５、４２６と同様のテストデバイスを含む。ストリート４２７の幅は、どこでも１０μｍ〜１００μｍの間である。

【0018】

実施形態では、マスク層４０２は、ＩＣ４２５、４２６の上面を覆う水溶性材料層を含む。マスク層４０２は、ＩＣ４２５、４２６の間に介在しているストリート４２７も覆う。水溶性材料層は、ハイブリッドレーザスクライビング・プラズマエッチングダイシング法１００（図１）の間、ＩＣ４２５、５２６の上面に保護を提供することができる。マスク層４０２は、ストリート４２７の上に配置されたマスク層４０２の一部を除去することによってスクライブラインの直接描画を行うレーザスクライブによるレーザスクライビング操作１０３の前にはパターン化されていない。

【0019】

図５は、本発明の実施形態に係る、ＩＣ４２６及びストリート４２７の上面と接触している水溶性層５０２を含む例示的な一実施形態の拡大断面図５００を示す。図５に示されるように、基板４０６は、薄膜デバイス層が上に配置され、ＤＡＦ４０８（図４Ａ）とインターフェース接続する底面５０１の反対側にある上面５０３を有する。一般に、薄膜デバイス層材料としては、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素、窒化ケイ素）を含むことができるが、これらに限定されない。図５に示される例示的な薄膜デバイス層は、二酸化ケイ素層５０４、窒化ケイ素層５０５、銅配線層５０８と共に、それらの間に配置される低κ（例えば、３．５未満）又は超低κ（例えば、３．０未満）の層間誘電体層（ＩＬＤ）（例えば、炭素ドープ酸化物（ＣＤＯ））を含む。ＩＣ４２６の上面は、パッシベーション層５１１（典型的には、ポリイミド（ＰＩ）又は類似のポリマー）によって囲まれたバンプ５１２（典型的には、銅）を含む。従って、バンプ５１２及びパッシベーション層５１１は、表面下のＩＣ層を形成する薄膜デバイス層でＩＣの上面を構成している。バンプ５１２は、パッシベーション層５１１の上面からバンプ高さＨ_Ｂ延びており、例示的な実施形態では１０μｍ〜５０μｍの間の範囲である。

【0020】

一実施形態では、水溶性層５０２は、他の材料層を含まないようなマスク層４０２である。他のより従来型のマスキング材料（例えば、フォトレジスト）、無機誘電体ハードマスク（例えば、二酸化ケイ素）、又はシルセスキオキサンとは異なり、水溶性層５０２を含むマスクは、下地のパッシベーション層５１１及び／又はバンプ５１２に損傷を与えることなく容易に除去することができる。水溶性層５０２がマスク層４０２である場合には、水溶性層５０２は、従来のスクライビングプロセス中に利用される単なる汚染保護層を超えたものであり、その代わりに後続のストリートのプラズマエッチングの際に保護を提供する。このように、水溶性層５０２は、プラズマにさらされたときに、損傷を受け、酸化され、又はそうでなくとも汚染される可能性のある銅であるバンプ５１２でさえも保護して、プラズマエッチングプロセスに耐えるのに十分な厚さである必要がある。水溶性層５０２の最小厚さは、後続のプラズマエッチング（例えば、図１の操作１０５）によって達成される選択性の関数である。プラズマエッチングの選択性は、水溶性層５０２の材料／組成及び採用されるエッチングプロセスの少なくともの両方に依存する。

【0021】

一実施形態では、水溶性材料は、水溶性ポリマーを含む。多くのこのようなポリマーは、洗濯物及び買い物袋、刺繍、グリーンパッケージング等の用途のために市販されている。しかしながら、本発明用の水溶性材料の選択は、最大膜厚、耐エッチング性、熱安定性、基板への材料の塗布及び基板からの材料の除去機構、及び微視的な汚染（マイクロコンタミネーション）の厳しい要求によって複雑である。ストリート内において、水溶性層５０２の最大厚さＴ_ｍａｘは、レーザがアブレーションによってマスクを通してパターニングする能力によって制限される。水溶性層５０２は、ＩＣ４２５、４２６及び又はストリートパターンが形成されないストリート４２７の縁部に対してはるかに厚い可能性がある。このように、Ｔ_ｍａｘは一般的に、レーザ波長に関連する光変換効率の関数である。Ｔ_ｍａｘは、ストリート４２７に関連しているので、ストリートの構造トポグラフィー、ストリート幅、及び水溶性層５０２を塗布する方法は、所望のＴ_ｍａｘを達成するように選択することができる。特定の実施形態では、複数のレーザパスを要求するより厚いマスクと共に、水溶性層５０２は、３０μｍ未満、有利には２０μｍ未満の厚さＴ_ｍａｘを有する。

【0022】

一実施形態では、水溶性層５０２は、材料の温度が上昇されたときに、その後のプラズマエッチングプロセスの間の過度の架橋を避けるために、少なくとも６０℃で熱的に安定であり、好ましくは１００℃で安定であり、理想的には１２０℃で安定である。一般的に、過度の架橋は、材料の溶解性に悪影響を与え、エッチング後の除去がより困難になる。実施形態によって、水溶性層５０２は、ウェットパッシベーション層５１１及びバンプ５１２を覆うために基板４０６上に塗布される湿式のもの、あるいはドライフィルムラミネートとして塗布されるもののいずれかが可能である。塗布の両モードに対して、例示的な材料は、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、又はポリ（エチレンオキシド）の少なくとも１つを含み、多数の他の水溶性材料もまた、（特に、ドライフィルムラミネートとして）容易に利用可能である。ラミネート用のドライフィルムは、水溶性物質のみを含むことが可能であり、更に、水溶性であってもなくてもよい接着層を含むことも可能である。特定の一実施形態では、ドライフィルムは、ＵＶ露光により接着結合強度を減少させるＵＶ感応性接着剤層を含む。このようなＵＶ露光は、その後のプラズマストリートエッチング中に行うことができる。

【0023】

実験的に、エッチング速度選択性が約１：２０（ＰＶＡ：シリコン）である本明細書の他所に説明される典型的なシリコンプラズマエッチングプロセスに対して、ポリ（ビニルアルコール）（ＰＶＡ）は、１μｍ／ｍｉｎ〜１．５μｍ／ｍｉｎのエッチング速度を提供することが見出された。他の代表的な材料は、同様のエッチング特性を提供する可能性がある。このように、ＩＣの最上部のバンプ面の上の最小厚さ（例えば、図５のＴ_ｍｉｎ）は、基板の厚さＴ_ＳＵ及びレーザスクライブ深さＤ_Ｌの両方の関数であるプラズマエッチング深さＤ_Ｅによって決定することができる。Ｄ_Ｅが少なくとも５０μｍである例示的な実施形態では、少なくとも１００μｍのＤ_Ｅに対する十分なマージンを提供するために、水溶性層５０２は、少なくとも５μｍ、有利には少なくとも１０μｍの厚さを有する。

【0024】

３０μｍ未満のＴ_ｍａｘと１０μｍ以上のＴ_ｍｉｎの厚さを有する水溶性層５０２では、水溶性層５０２の基板への塗布は、汚染の予防手段のスプレー塗布よりも厳しい。図２Ａは、本発明の一実施形態に係る、ダイシングされる基板上に水溶性マスク層をスピンコートするための方法２００を示すフロー図である。操作２０２では、基板がスピンコートシステム上にロードされるか、又は統合プラットフォームのスピンコートモジュール内に搬送される。操作２０４では、水溶性ポリマーの水溶液が、パッシベーション層５１１及びバンプ５１２上で回転される。ＰＶＡ溶液で行った実験では、Ｔ_ｍｉｎが５μｍを超え、ストリートにおけるＴ_ｍａｘは２０μｍ未満の平坦化されない５０μｍのカバレッジを示した。

【0025】

操作２０８では、水溶液が、例えば、ホットプレート上で乾燥され、基板は、レーザスクライブのためにアンロードされる、又はレーザスクライブモジュールに真空中で搬送される。水溶性層５０２が吸湿性である特定の実施形態では、真空中の搬送は、特に有利である。スピンパラメータ及びディスペンスパラメータは、材料、基板のトポグラフィー及び所望の層厚に応じた選択事項である。乾燥温度及び時間は、除去を困難にする過度の架橋を回避しながら、十分なエッチング耐性を提供するように選択されるべきである。典型的な乾燥温度は、材料に応じて、６０℃〜１５０℃の範囲である。例えば、ＰＶＡは、温度が範囲の限界１５０℃に近付くにつれて、より不溶性になるが、６０℃では可溶性のままでいることが見出された。

【0026】

別の一実施形態では、水溶性層５０２は、パッシベーション層５１１及びバンプ５１２を覆うためにドライフィルムラミネートとして塗布される。図２Ｂは、本発明の一実施形態に係る、ダイシングされる基板に水溶性マスク層を塗布するためのラミネート方法２５０を示すフロー図である。操作２０２で始まり、基板がラミネーションシステム上にロードされるか、又は統合プラットフォームのラミネーションモジュール内に搬送される。操作３０６では、ドライフィルムのラミネーションが、サブ３０μｍＴ_ｍａｘの膜厚を収容するように調整した前面テーピング装置において従来の技術を用いて真空下で実行される。接着層無しでドライフィルムを用いる特定の実施形態では、バンプパッシベーション層５１１及び／又はバンプ５１２にドライフィルムを保持するために、ファンデルワールス力又は静電気力が利用される。ドライフィルムのラミネーション操作３０６は、水溶性ドライフィルムの加熱のための熱プロセスを更に含むことができ、これによって加熱の改善及び／又はパッシベーション層５１１及びバンプ５１２の上の膜を制御可能に伸び縮みさせることを可能にする。操作２２０でラミネート方法２５０が完了し、基板はレーザスクライブのためにアンロードされ、又はレーザスクライブモジュールに真空中で搬送される。水溶性層５０２が吸湿性である特定の実施形態では、真空中の搬送は、特に有利である。

【0027】

実施形態に応じて、いずれかのスピンコート法２００又はドライフィルムラミネート法２５０のいずれかを、裏面研削（ＢＳＧ）の前に、又は裏面研削（ＢＳＧ）に続けて実行することができる。スピンコートは、一般に、従来の７５０μｍの厚さを有する基板に対しては完成した技術であるので、スピンコート法２００を裏面研削の前に有利に実行することができる。しかしながら、スピンコート法２００は、例えば、薄い基板と回転可能なチャック上のテープ止めされたフレームの両方を支持することによって、代替的に、裏面研削後に行われる。ドライフィルムのラミネートは、一般的に薄くした基板に対して完成した技術であるので、ラミネート法２５０を裏面研削の後に有利に実行することができる。しかしながら、ラミネート法２５０は、例えば、比較的厚い従来のＢＳＧテープが最初に塗布される前面テープスタックの第１層として、代替的に、裏面研削の前に行われる。

【0028】

図３Ａは、ウェハを薄化する前のダイシングされる基板にマスク層４０２を塗布するための方法３００を示すフロー図である。方法３００は、操作３５５において、バンプ形成及びパッシベートされた基板を受けることから始まる。操作３０４において、水溶性マスク層（例えば、水溶性層５０２）を形成する。従って、操作３０４は、本明細書の他の箇所に記載されるように、水溶性マスク層の湿式又は乾式塗布を伴うことができる。操作３６０において、前面テープが水溶性マスク層上に形成される。任意の従来の前面テープ（例えば、ＵＶテープが挙げられるが、これに限定されない。）を水溶性マスク層の上に塗布することができる。操作３７０において、基板は、例えば、図５に図示された基板４０６の下面５０１を研削することによって、裏面から薄くされる。操作３７５において、裏面支持体４１１が薄くされた基板に付けられる。例えば、裏面テープ４１０が塗布され、その後、前面テープを取り除いて、水溶性マスク層を露出させることができる。その後、方法３００は、本発明の一実施形態に係る方法１００を完了するために、操作１０３（図１）に戻る。

【0029】

図３Ｂは、ウェハ薄化後にダイシングされる基板にマスク層４０２を塗布するための方法３５０を示すフロー図である。方法３５０は、操作３５５で、バンプ形成され、パッシベートされた基板を受けることから始まる。操作３６０において、任意の従来の前面テープ（例えば、ＵＶテープが挙げられるが、これに限定されない。）をＩＣ上に塗布する。操作３７０において、基板は、例えば、図５に図示された基板４０６の下面５０１を研削することによって、裏面から薄くされる。操作３７５において、裏面支持体４１１が薄くされた基板に付けられる。例えば、裏面テープ４１０が塗布され、その後、水溶性マスク層から前面テープを取り除くことができる。操作３０４で、水溶性マスク層（例えば、水溶性層５０２）が次いで形成される。操作３０４は、本明細書の他所に説明されるように、水溶性マスク層の湿式又は乾式塗布のいずれかを再び伴うことができる。その後、方法３５０は、本発明の一実施形態に係る方法３００を完了するために、操作１０３（図１）に戻る。

【0030】

ここで、方法１００の操作１０３及び対応する図４Ｂに戻ると、マスク層４０２は、トレンチ４１２を形成するレーザスクライビングプロセスのアブレーションによってパターニングされ、表面下の薄膜デバイス層まで延ばし、ＩＣ４２５、４２６間の基板の領域を露出させる。このように、もともとＩＣ４２５、４２６間に形成されていたストリート４２７の薄膜材料を除去するためにレーザスクライビングプロセスが用いられる。本発明の一実施形態によると、レーザベースのスクライビングプロセスによってマスク層４０２をパターニングすることは、図４Ｂに示されるように、ＩＣ４２５、４２６間の基板４０６の領域内に部分的にトレンチ４１４を形成することを含む。

【0031】

図５に示される例示的な実施形態では、レーザスクライビングの深さＤ_Ｌは、パッシベーション層５１１及び表面下の薄膜デバイス層の厚さＴ_Ｆ及び水溶性層５０２（マスク４０２の一部として含まれる任意の追加的材料層）の厚さをＴ_ｍａｘに応じて、およそ５μｍ〜５０μｍの深さの範囲内にあり、有利には１０μｍ〜２０μｍの深さの範囲内にある。

【0032】

一実施形態では、マスク層４０２は、本明細書内でフェムト秒レーザと呼ぶフェムト秒範囲（つまり、１０^−１５秒）のパルス幅（持続時間）を有するレーザによってパターニングされる。パルス幅等のレーザパラメータの選択は、クリーンなレーザスクライブによる切り口を達成するために、チッピング、微小亀裂、及び剥離を最小限にする成功したレーザスクライビング・ダイシングプロセスの開発には重要である可能性がある。フェムト秒域のレーザ周波数は、有利なことに、より長いパルス幅（例えば、ピコ秒又はナノ秒）に対して熱損傷の問題を軽減する。理論に縛られないが、現在理解されているように、フェムト秒エネルギー源は、ピコ秒光源に存在する低エネルギー再結合メカニズムを回避し、ナノ秒光源よりも大きな熱非平衡性を提供する。ナノ秒又はピコ秒レーザ光源を使用すると、ストリート４２７内に存在する様々な薄膜デバイス層材料は、光学吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素等の誘電体層は、通常の状態で市販されているすべてのレーザ波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低κ材料）及びシリコンは、非常に容易に光子に結合可能である（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射）。最適でないレーザパラメータが選択されている場合は、無機誘電体、有機誘電体、半導体、又は金属のうちの２以上を含む積層構造において、ストリート４２７のレーザ照射は、不利なことに剥離を生ずる可能性がある。例えば、測定可能な吸収がなく、高バンドギャップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素）を貫通するレーザは、下地の金属又はシリコン層に吸収され、金属層又はシリコン層のかなりの蒸発を引き起こす可能性がある。蒸発は高い圧力を発生させ、潜在的に深刻な層間剥離及び微小亀裂の発生を引き起こす可能性がある。フェムト秒ベースのレーザ照射プロセスは、このような材料積層体のこのような剥離及び微小亀裂の発生を回避又は軽減することが実証されている。

【0033】

フェムト秒レーザベースのプロセス用のパラメータは、無機・有機誘電体、金属、及び半導体に対して実質的に同一のアブレーション特性を有するように選択することができる。例えば、二酸化ケイ素の吸収係数／吸収率は非線形であり、有機誘電体、半導体、及び金属のそれにより一致してもたらされる可能性がある。一実施形態では、高強度及び短パルス幅フェムト秒レーザベースのプロセスが、二酸化ケイ素層及び１以上の有機誘電体、半導体、又は金属を含む薄膜層の積層体をアブレーションするために使用される。本発明の一実施形態によると、適切なフェムト秒レーザベースのプロセスは、通常、様々な材料の非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、概して１０フェムト秒〜４５０フェムト秒の範囲のパルス幅を有するが、好ましくは、５０フェムト秒〜５００フェムト秒の範囲内である。

【0034】

特定の実施形態では、レーザ放射は、広い又は狭い帯域の発光スペクトル用に、可視スペクトル、紫外線（ＵＶ）スペクトル、及び／又は赤外線（ＩＲ）スペクトルの任意の組み合わせに及ぶ。フェムト秒レーザアブレーション用には、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒レーザベースのプロセスよりもクリーンなアブレーションプロセスを提供する。特定の一実施形態では、半導体基板又は基板のスクライビングに適したフェムト秒レーザは、およそ５４０ナノメートル以下の波長を有するレーザに基づくが、好ましくは、５４０ナノメートル〜２５０ナノメートルの範囲内である。特定の一実施形態では、５４０ナノメートル以下の波長を有するレーザに対して、パルス幅は５００フェムト秒以下である。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。

【0035】

一実施形態では、レーザ及び関連する光経路は、作業面で約３μｍ〜１５μｍの範囲内の焦点を提供するが、有利には、約５μｍ〜１０μｍの範囲内である。作業面での空間ビームプロファイルは、シングルモード（ガウス分布）であるか、又はシルクハットプロファイルの形をしたビームであることができる。一実施形態では、レーザ光源は、約３００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返し数を有するが、好ましくは、５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。

【0036】

スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、有利なことには２パスだけである。レーザは、特定のパルス繰り返し数の単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光の切り口の幅は、約２μｍ〜１５μｍの範囲内であるが、シリコン基板のスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６μｍ〜１０μｍの範囲内である。

【0037】

図１及び図４Ｃに戻って、基板４０６は、パターニングされたマスク層４０２内のトレンチ４１２を貫通してエッチングされ、ＩＣ４２６を個片化する。本発明の一実施形態によると、基板４０６をエッチングすることは、図４Ｃに示されるように、フェムト秒ベースのレーザスクライビングプロセスによって形成されたトレンチ４１２をエッチングして、最終的に基板４０６を完全に貫通してエッチングすることを含む。

【0038】

一実施形態では、基板４０６をエッチングすることは、プラズマエッチングプロセスを使用することを含む。一実施形態では、スルービアエッチングプロセスが使用される。例えば、特定の一実施形態では、基板４０６の材料のエッチング速度は、毎分２５μｍよりも大きい。高出力で稼働する高密度プラズマ源は、プラズマエッチング操作１０５に対して使用することができる。典型的な出力は、３ｋＷ〜６ｋＷの間の範囲である。

【0039】

例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又は基板４０６をエッチングするのに、ディープシリコンエッチング（即ち、スルーシリコンビア（ＴＳＶ）エッチング等）が使用される。水溶性マスク上での高出力の効果は、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力を印加することを通して制御され、水溶性マスク層を１００℃未満の温度に維持するが、好ましくはプラズマエッチングプロセスの期間を通して、７０℃〜８０℃である。このような温度では、マスクの水溶性は有利に維持される。

【0040】

特定の一実施形態では、プラズマエッチングは、複数のエッチングサイクルと時間の経過と共に交互に配置された複数の保護ポリマー堆積サイクルを伴う。デューティサイクルは、例示的なデューティサイクルを約１：１として、変えることができる。例えば、エッチングプロセスは、２５０ｍｓ〜７５０ｍｓの持続時間を有する堆積サイクルと、２５０ｍｓ〜７５０ｍｓのエッチングサイクルを有することができる。堆積サイクルとエッチングサイクルの間に、エッチングプロセスの化学物質（例えば、例示的なシリコンエッチングの実施形態用にＳＦ_６を用いる）を、堆積プロセスの化学物質（重合Ｃ_ｘＦ_ｙガスを用いる（例えば、Ｃ_４Ｆ_６又はＣ_４Ｆ_８が挙げられるが、これらに限定されない））と入れ替える。当技術分野で知られているように、更にプロセス圧力を、エッチングサイクルと堆積サイクルの間に、特定のサイクルで各々が有利に働くように変更することができる。

【0041】

操作１０７では、方法３００は、マスク層４０２の除去によって完了する。一実施形態では、水溶性マスクは、水で洗い流され、例えば、周囲温度又は加熱された水浴中で、脱イオン水の加圧されたジェット又は浸漬によって洗い流される。代替実施形態では、マスク層４０２は、脱イオン水のｐＨよりも低いｐＨによって増強された除去速度を有する当該技術分野で公知の水性溶媒の溶液で洗い流してもよい。更に、図４Ｄに示されるように、プラズマ個片化プロセス又はマスク除去プロセスのいずれかは、ダイ取り付け膜９０８を更にパターニングして、バッキングテープ９１０の頂部を露出させることができる。

【0042】

単一のプロセスツール６００は、ハイブリッドレーザアブレーションプラズマエッチング個片化プロセス１００内の多くの又はすべての操作を実行するように構成することができる。例えば、図６は、本発明の一実施形態に係る、基板のレーザ・プラズマダイシング用レーザスクライブ装置６１０と結合されたクラスタツール６０６のブロック図を示す。図６を参照すると、クラスタツール６０６は、複数のロードロック６０４を有するファクトリインターフェース６０２（ＦＩ）に結合される。ファクトリインターフェース６０２は、レーザスクライブ装置６１０を有する外部製造施設とクラスタツール６０６との間をインターフェース接続するのに適した大気ポートであることが可能である。ファクトリインターフェース６０２は、基板（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール６０６又はレーザスクライブ装置６１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。

【0043】

レーザスクライブ装置６１０はまた、ＦＩ６０２に結合される。一実施形態では、レーザスクライブ装置６１０は、フェムト秒レーザを含む。フェムト秒レーザは、ハイブリッドレーザ・エッチング個片化プロセス１００のレーザアブレーション部を実行する。一実施形態では、可動ステージも、レーザスクライブ装置６１０に含まれ、可動ステージは、フェムト秒ベースのレーザに対して基板又は基板（又はそのキャリア）を移動させるために構成されている。特定の実施形態では、フェムト秒レーザも移動可能である。

【0044】

クラスタツール６０６は、基板の真空中での搬送のためのロボットアーム６５０を収容したロボット搬送チャンバ６５０によってＦＩに結合された１以上のプラズマエッチングチャンバ６０８を含む。プラズマエッチングチャンバ６０８は、ハイブリッドレーザ・エッチング個片化プロセス１００のプラズマエッチング部分を実行するのに適している。例示的な一実施形態では、プラズマエッチングチャンバ６０８は更に、ＳＦ_６ガス源と、Ｃ_４Ｆ_８とＣ_４Ｆ_６源の少なくとも一方に結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ６０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉ（商標名） Ｅｔｃｈシステムであるが、他の適当なエッチングシステムは市販されている。一実施形態では、複数のプラズマエッチングチャンバ６０８が統合プラットフォーム６００のクラスタツール６０６部に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。

【0045】

クラスタツール６０６は、ハイブリッドレーザアブレーションプラズマエッチング個片化プロセス１００内の機能を実行するのに適した他のチャンバを含むことができる。図６に示される例示的な実施形態では、ウェットプロセスモジュール６１４がロボット搬送モジュール６５０に結合され、これによって基板をプラズマエッチングした後に、水溶性マスクの残りを洗い流す。ウェットプロセスモジュール６１４は、例えば、加圧されたウォータースプレージェット又は他の溶媒のディスペンサを含むことができる。

【0046】

更に他の実施形態では、堆積モジュール６１２は、本明細書内に記載される水溶性マスク層を塗布するためのスピンコーティングモジュール又はラミネーションモジュールであることができる。スピンコーティングモジュールとして、堆積モジュール６１２は、真空によってクランプするように用いられる回転可能なチャックを含むことができ、そうでなければ、フレーム上に取り付けられたバッキングテープ等のキャリア上に取り付けられた薄化基板を含むことができる。ラミネーションモジュールとして、堆積モジュール６１２は、当該技術分野で公知のテープリール・ウェハテーピング機構を含むことができる。

【0047】

図７は、少なくとも１つのマイクロマシンアーチファクトを識別するタグからの反射光を分析するために、本明細書内で議論された１以上のスクライビング法をマシンに実行させるための命令セットを実行することができるコンピュータシステム７００を示す。例示的なコンピュータシステム７００は、プロセッサ７０２、メインメモリ７０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）等）、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、及び二次メモリ７１８（例えば、データ記憶装置）を含み、これらはバス７３０を介して互いに通信する。

【0048】

プロセッサ７０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置等）を表す。より具体的には、プロセッサ７０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ等であることができる。プロセッサ７０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等）であることも可能である。プロセッサ７０２は、本明細書に記載の操作及び手順を実行するための処理ロジック７２６を実行するように構成される。

【0049】

コンピュータシステム７００は更に、ネットワークインターフェースデバイス７０８を含むことができる。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））、英数字入力装置７１２（例えば、キーボード）、カーソル制御装置７１４（例えば、マウス）、及び信号生成装置７１６（例えば、スピーカ）も含むことができる。

【0050】

二次メモリ７１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア７２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、可読記憶媒体）７３１を含むことができる。ソフトウェア７２２はまた、コンピュータシステム７００、メインメモリ７０４及びプロセッサ７０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ７０４及び／又はプロセッサ７０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア７２２は更に、ネットワークインターフェースデバイス７０８を介してネットワーク７２０上で送信又は受信されることができる。

【0051】

マシンアクセス可能な記憶媒体７３１は、パターン認識アルゴリズム、アーチファクト形状データ、アーチファクト位置データ、又は粒子の輝きデータを格納するために使用することができる。マシンアクセス可能な記憶媒体７３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。従って、用語「マシン可読記憶媒体」は、固体メモリ、光学メディア及び磁気メディアを含むが、これらに限定されないように解釈されるべきである。

【0052】

このように、半導体基板をダイシングする方法であって、各基板が複数のＩＣを有する方法が開示されている。要約書に記載されていることを含む本発明の例示的な実施形態の上記説明は、網羅的であること又は開示された正確な形態に本発明を限定するものではない。本発明の特定の実施及び本発明に対する実施例は、例示の目的で本明細書内に記載されているが、当業者が認識すると思われるように、様々な等価な修正形態が本発明の範囲内で可能である。従って、本発明の範囲は、請求項解釈の確立された原則に従って解釈されるべきである以下の特許請求の範囲によって完全に決定されるべきである。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図5】

【図6】

【図7】