特許 6361709 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6361709

(24)【登録日】2018年7月6日

(45)【発行日】2018年7月25日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/56 20060101AFI20180712BHJP

   H01L 23/00 20060101ALI20180712BHJP

   B29C 43/18 20060101ALI20180712BHJP

【ＦＩ】

   H01L21/56 R

   H01L23/00 C

   B29C43/18

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2016-163992(P2016-163992)

(22)【出願日】2016年8月24日

(62)【分割の表示】特願2014-520028(P2014-520028)の分割

【原出願日】2013年6月5日

(65)【公開番号】特開2016-201573(P2016-201573A)

(43)【公開日】2016年12月1日

【審査請求日】2016年8月24日

(31)【優先権主張番号】特願2012-131066(P2012-131066)

(32)【優先日】2012年6月8日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000004455

【氏名又は名称】日立化成株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100128381

【弁理士】

【氏名又は名称】清水 義憲

(74)【代理人】

【識別番号】100169454

【弁理士】

【氏名又は名称】平野 裕之

(72)【発明者】

【氏名】川守 崇司

(72)【発明者】

【氏名】鈴木 直也

【審査官】 加藤 芳健

(56)【参考文献】

【文献】 特開２００５−２６８５６５（ＪＰ，Ａ）

【文献】 特開２００７−２８７９３７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／５６

Ｂ２９Ｃ ４３／１８

Ｈ０１Ｌ ２３／００

(57)【特許請求の範囲】

【請求項1】

上金型及び下金型を有するコンプレッションモールドを用いたコンプレッション成型方式により半導体装置を製造する製造方法であって、
基板上に搭載された半導体素子を封止する封止材を付与し、前記半導体素子と対向する金型にリリースフィルムを設けて前記上金型と前記下金型とにより前記封止材を硬化させる工程を含み、
前記リリースフィルムにおける前記封止材との接触側に、電磁波を遮蔽するための遮蔽材料を予め設けた前記リリースフィルムを前記上金型に設け、
前記封止材を硬化させる工程においては、前記封止材を前記基板上に付与した後に、前記上金型と前記下金型とを合わせて前記封止材を硬化させると共に前記封止材に前記遮蔽材料を転写し、
前記遮蔽材料は、金属層であり、
前記金属層は、蒸着法又はスパッタリング法により形成されていることを特徴とする半導体装置の製造方法。

【請求項2】

前記遮蔽材料は、前記リリースフィルムにおいて、前記半導体素子の搭載位置に対応する位置に設けられていることを特徴とする請求項１記載の半導体装置の製造方法。

【請求項3】

前記半導体素子が前記基板上に複数搭載されており、
前記遮蔽材料は、前記リリースフィルムにおいて、複数の前記半導体素子が個々に分割される際の切断線に含まれない位置に設けられていることを特徴とする請求項２記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

近年、電子機器の小型化の要求に伴い、半導体素子の表面高密度搭載に更なる改善が求められている。そこで、近年では、複数の半導体素子を多段に積層した、いわゆるスタックパッケージ型の半導体装置が採用されている。このようなスタックパッケージ型の半導体装置においては、半導体素子が集積して配置されているため、外的なノイズによる問題（電磁波障害）が生じ得る。このようなノイズの問題は、電子機器がデジタル化、高速化、高周波化するほど顕著となる。そこで、ノイズによる影響を抑制するために、電磁波を遮蔽する電磁波遮蔽シートを、半導体素子を封止する封止材上に形成している（例えば、特許文献１参照）。

【0003】

上記の電磁波遮蔽シートの形成に関しては、例えば特許文献２に記載の半導体装置の製造方法が知られている。特許文献２に記載の半導体装置の製造方法では、上金型及び下金型を用いたトランスファー成型により半導体素子を封止材にて封止する工程において、上金型に配置されるリリースフィルム（担体フィルム）に電磁波シールド樹脂を塗布し、封止材を形成するときに封止材上に電磁波シールド樹脂を転写して硬化させている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第４１３３６３７号公報

【特許文献2】特開２００７−２８７９３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上記特許文献２に記載の方法では、封止材を形成する度に、毎回担体フィルムに電磁波シールド樹脂を塗布する作業が必要となるため、手間がかかるといった問題があった。半導体装置の製造工程においては、生産効率について更なる改善が求められている。

【0006】

本発明は、上記課題を解決するためになされたものであり、生産効率の向上を図ることができる半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明に係る半導体装置の製造方法は、上金型及び下金型を有するコンプレッションモールドを用いたコンプレッション成型方式により半導体装置を製造する製造方法であって、半導体素子を封止する封止材を付与し、半導体素子と対向する金型にリリースフィルムを設けて上金型と下金型とにより封止材を硬化させる工程を含み、リリースフィルムにおける封止材との接触側に、電磁波を遮蔽するための遮蔽材料を予め設け、封止材を硬化させる工程において封止材に遮蔽材料を転写することを特徴とする。

【0008】

この半導体装置の製造方法では、リリースフィルムに予め遮蔽材料を設けている。リリースフィルムは、封止材が金型に直接接触しないように設けられている部材であり、封止材を硬化する際に、半導体素子と対向する金型に保持されている。このリリースフィルムに予め遮蔽材料を設けることにより、封止材をコンプレッションモールドにより硬化させる工程において、電磁波遮蔽用の遮蔽材料を封止材に転写できる。したがって、従来のように遮蔽材料をいちいち塗布する作業を省略しつつ、封止材の硬化と遮蔽材料の形成とを同時に行うことができる。また、コンプレッション成型方式により、連続的に封止材の形成及び遮蔽材料の転写を行うことができる。したがって、生産効率の向上を図ることができる。

【0009】

一実施形態においては、遮蔽材料は、リリースフィルムにおいて、半導体素子の搭載位置に対応する位置に設けられる態様とすることができる。また、一実施形態においては、半導体素子が基板上に複数搭載されており、遮蔽材料は、リリースフィルムにおいて、複数の半導体素子が個々に分割される際の切断線に含まれない位置に設けられる態様とすることができる。これにより、遮蔽材料を封止材の全面に形成する必要がないため、製造コストの低減を図ることができる。また、封止材を切断する際、金属部分が切断するための刃に触れないため、切削時に発生する金属くずの発生を抑制することができ、製造装置の損傷を抑えることが可能になる。

【発明の効果】

【0010】

本発明によれば、生産効率の向上を図ることができる。

【図面の簡単な説明】

【0011】

【図1】図１は、一実施形態に係る半導体装置の製造方法により製造された半導体装置の断面構成を示す断面図である。

【図2】図２は、半導体装置の製造方法を説明する図である。

【図3】図３は、半導体装置の製造方法を説明する図である。

【図4】図４は、半導体装置の製造方法を説明する図である。

【図5】図５は、金属層が形成されたリリースフィルムの断面図である。

【図6】図６は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。

【図7】図７は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。

【図8】図８は、図７に示す遮蔽材料が転写された半導体装置を示す平面図である。

【図9】図９は、他の形態に係る半導体装置の製造方法を説明する図である。

【発明を実施するための形態】

【0012】

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

【0013】

図１は、一実施形態に係る半導体装置の製造方法により製造された半導体装置の断面構成を示す断面図である。図１に示す半導体装置１は、複数個の半導体チップ３が多段に積層されたスタックパッケージ型の半導体装置である。なお、図１に示す半導体装置１は、個々の半導体装置（パッケージ単位）に切断される前の状態である。

【0014】

半導体装置１は、基板５上に複数の半導体チップ（半導体素子）３が搭載されている。また、半導体チップ３は、多段に積層されている。半導体チップ３と基板５とは、電気的に接続されており、積層された半導体チップ３，３同士は、互いに電気的に接続されていてもいなくても良い。半導体チップ３と基板５及び半導体チップ３，３同士を電気的に接続する方式としては、例えばワイヤボンド方式、バンプ接続方式などを用いることができる。

【0015】

複数の半導体チップ３は、基板５上において、封止材７により封止されている。封止材７は、熱硬化性を有する樹脂であり、例えば固形、液状のエポキシ系封止材を用いることができる。例えば固形封止材では、日立化成工業株式会社製ＣＥＬ−９７４０などのＣＥＬシリーズ、液状封止材では、日立化成工業株式会社製ＣＥＬ−Ｃ−２９０２などのＣＥＬ−Ｃシリーズである。封止材７は、半導体チップ３全体を覆うように設けられている。

【0016】

封止材７の表面には、金属層（金属膜、遮蔽材料）９が設けられている。本実施形態では、半導体装置１において、封止材７の表面全体に金属層９が形成されている。金属層９は、電磁波を遮蔽するための電磁波遮蔽層として機能する。なお、ここで言う遮蔽とは、完全に電磁波を遮断するだけではなく、電磁波によるノイズの影響を抑制する場合も含む。金属層９には、例えば、金、アルミニウム、ニッケル、インジウム、鉄、銅などを用いることができる。また、ヒロック及びマイグレーションを防止する観点からは、上記材料が合金化されたものを用いることが好ましい。金属層９の厚みは、例えばフィルム切断のし易さの観点から３μｍ以下であることが好ましい。また、金属層９の厚みは、電磁波の遮蔽性の観点から０．０５μｍ以上であることが好ましい。

【0017】

続いて、上述の半導体装置１の製造方法について、図２〜図４を参照しながら説明する。図２〜図４は、半導体装置の製造方法を説明する図である。半導体装置１は、コンプレッションモールド方式（コンプレッション成型方式）により製造される。

【0018】

最初に、コンプレッションモールド方式に用いられるコンプレッションモールド２０について説明する。コンプレッションモールド２０は、封止材７を圧縮、加熱して硬化させる金型である。コンプレッションモールド２０は、上金型２２と、下金型２４とから構成されている。下金型２４は、基板５が載置（配置）される部分であり、平坦面を有している。上金型２２は、半導体チップ３と対向する金型であり、上金型２２には、断面が略台形形状を呈する凹部２６が設けられている。上金型２２及び下金型２４には、封止材７を加熱硬化させるためのヒータ（図示しない）が内蔵されている。

【0019】

上金型２２の凹部２６には、封止材７を硬化する際、その内面に沿ってリリースフィルムＦが設けられる。上金型２２には、図示しない吸引機構が設けられており、リリースフィルムＦは、上金型２２において吸着して保持される。

【0020】

リリースフィルムＦは、封止材７が上金型２２に直接接触しないように、上金型２２と封止材７との間に介在される部材である。リリースフィルムＦが上金型２２に保持された状態において、リリースフィルムＦの封止材７側の表面は、剥離性を有している。なお、ここでいう剥離性とは、金属層９を接着保持する程度の接着性を有している場合も含む。また、リリースフィルムＦは、コンプレッションモールド２０のヒータによる加熱に耐え得る耐熱性を有している。リリースフィルムＦは、送り出しリールと巻き取りリールとの間に架け渡される長尺状のもの、基板５を覆う程度のサイズに切断されたフィルム状のもの、もしくはそれらを組み合わせたものを用いることができる。

【0021】

リリースフィルムＦとしては、例えば、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（ＦＥＰ）フィルム、フッ素含浸ガラスクロス、ポリエチレンテレフタレート（ＰＥＴ）フィルム、エチレン・テトラフルオロエチレン共重合体（ＥＴＦＥ）フィルム、ポリプロピレンフィルム、ポリ塩化ビニリジンなどを好適に用いることができる。

【0022】

図５に示すように、リリースフィルムＦの表面には、予め金属層９が設けられている。金属層９は、リリースフィルムＦが上金型２２に保持されている状態において、リリースフィルムＦにおける封止材７と接触する側の表面に設けられている。金属層９は、真空蒸着法などの蒸着法、ＤＣスパッタリング、ＲＦスパッタリングなどのスパッタリング法、イオンプレーティング、無電解めっきなどにより、リリースフィルムＦに形成されている。特に、蒸着法及びスパッタリング法は、成膜コスト、プロセス容易性の観点から好ましい。

【0023】

続いて、半導体装置１の製造手順について説明する。図２に示すように、まず、下金型２４に半導体チップ３が搭載された基板５が配置される。次に、基板５上に硬化前のペースト状の封止材７が例えばポッティングにより付与される。このとき、リリースフィルムＦは、上金型２２に吸着保持されている。

【0024】

続いて、図３に示すように、下金型２４と上金型２２とが合わされて、封止材７が圧縮されると共に加熱される。これにより、封止材７が上金型２２の凹部２６に沿った形状に硬化する。そして、封止材７の硬化後、図４に示すように、上金型２２が下金型２４から離間される。このとき、リリースフィルムＦは剥離性を有しており、リリースフィルムＦのよりも封止材７の方が粘着力が高いため、金属層９はリリースフィルムＦから剥離して封止材７に付着して転写される。これにより、封止材７を硬化する硬化工程において、封止材７の表面に金属層９を形成することができる。以上のようにして、基板５上に搭載された半導体チップ３が封止される。

【0025】

以上説明したように、本実施形態では、リリースフィルムＦに予め金属層９を設けている。リリースフィルムＦは、封止材７が上金型２２に直接接触しないように設けられている部材であり、封止材７を硬化する際にコンプレッションモールド２０の上金型２２に保持されている。このリリースフィルムＦに予め金属層９を設けることにより、封止材７をコンプレッションモールド２０により硬化させる工程において、電磁波遮蔽用の金属層９を封止材７に転写できる。したがって、封止材７の硬化と金属層９の形成とを同時に行うことができる。その結果、生産効率の向上を図ることができる。

【0026】

また、本実施形態では、コンプレッションモールド方式により、封止材７の形成及び金属層９の形成を連続的に行うことができる。したがって、半導体装置１の生産効率の向上をより一層図ることができる。

【0027】

本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、リリースフィルムＦに金属層９を設ける構成を一例に説明したが、遮蔽材料は金属層９以外のものであってもよい。図６は、他の形態に係る遮蔽材料が形成されたリリースフィルムの断面図である。

【0028】

図６（ａ）に示すように、遮蔽材料としては、有機フィルム１１を用いることができる。有機フィルム１１は、電磁波遮蔽材を含有している。有機フィルム１１としては、例えばポリイミド、ポリアミドイミド、アクリルゴム、フェノキシ樹脂、エポキシ樹脂などを用いることができる。また、電磁波遮蔽材としては、フェライトなどを用いることができる。有機フィルム１１の厚みは、例えば１μｍ〜３００μｍ程度であることが好ましい。

【0029】

また、図６（ｂ）に示すように、遮蔽材料としては、金属層９と有機フィルム１１とが積層されたものを用いることができる。このような構成の場合には、リリースフィルムＦ上に金属層９を形成した後、有機フィルム１１をラミネートすることにより、金属層９と有機フィルム１１とが積層された構成を得ることができる。

【0030】

また、リリースフィルムＦに設けられる金属層９（有機フィルム１１）は、半導体チップ３の搭載位置に対応する位置のみに形成されてもよい。図７に示すように、金属層９は、半導体チップ３の搭載位置に応じた部分にのみ設けられている。このような金属層９が設けられたリリースフィルムＦにより、図８に示すように、半導体装置１Ａでは、半導体チップ３に対応する位置のみに金属層９が形成される。すなわち、金属層９は、封止材７の表面全体に形成されてもよいし、半導体チップ３の平面寸法に応じて形成されてもよい。

【0031】

また、金属層９は、半導体装置１Ａをパッケージ単位に切断する際のダイシングライン（切断線）に含まれないように形成することができる。このように、金属層９を特定の箇所に形成する構成によれば、封止材７の全面に金属層９を形成する場合に比べて、製造コストの低減を図ることができる。

【0032】

また、コンプレッションモールドとしては、例えば図９に示すコンプレッションモールド２０Ａを用いることができる。図９に示すように、コンプレッションモールド２０Ａは、上金型２４Ａと、下金型２２Ａとから構成されている。下金型２２Ａは、半導体チップ３と対向する金型であり、下金型２２Ａには、断面が略台形形状を呈する凹部２６Ａが設けられている。上金型２４Ａは、基板５を保持する部分であり、平坦面を有している。上金型２４Ａ及び下金型２２Ａには、封止材７を加熱硬化させるためのヒータ（図示しない）が内蔵されている。

【0033】

下金型２２Ａの凹部２６Ａには、封止材７を硬化する際、その内面に沿ってリリースフィルムＦが設けられる。このような構成を有するコンプレッションモールド２０Ａを用いた半導体装置１の製造手順について説明する。

【0034】

図９に示すように、まず、上金型２４Ａに半導体チップ３が搭載された基板５が保持される。次に、下金型２２Ａに吸着保持されているリリースフィルムＦ上に硬化前のペースト状の封止材７が例えばポッティングにより付与される。

【0035】

続いて、上金型２４Ａと下金型２２Ａとが合わされて、封止材７が圧縮されると共に加熱される。これにより、封止材７が下金型２２Ａの凹部２６Ａに沿った形状に硬化する。このとき、金属層９はリリースフィルムＦから剥離して封止材７に付着して転写される。これにより、封止材７を硬化する硬化工程において、封止材７の表面に金属層９を形成することができる。以上のようにして、封止材７により半導体チップ３が封止される。

【符号の説明】

【0036】

１，１Ａ…半導体装置、３…半導体チップ（半導体素子）、５…基板、７…封止材、９…金属層（遮蔽材料）、１１…有機フィルム（遮蔽材料）、２０，２０Ａ…コンプレッションモールド、２２，２４Ａ…上金型、２４，２２Ａ…下金型、Ｆ…リリースフィルム。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】