特許 6376072 エピタキシャルウェーハの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6376072

(24)【登録日】2018年8月3日

(45)【発行日】2018年8月22日

(54)【発明の名称】エピタキシャルウェーハの製造方法

(51)【国際特許分類】

   H01L 21/205 20060101AFI20180813BHJP

   C23C 16/02 20060101ALI20180813BHJP

   C23C 16/24 20060101ALI20180813BHJP

   C30B 29/06 20060101ALI20180813BHJP

【ＦＩ】

   H01L21/205

   C23C16/02

   C23C16/24

   C30B29/06 504E

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2015-154728(P2015-154728)

(22)【出願日】2015年8月5日

(65)【公開番号】特開2017-34173(P2017-34173A)

(43)【公開日】2017年2月9日

【審査請求日】2017年8月17日

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(72)【発明者】

【氏名】大槻 剛

【審査官】 山本 一郎

(56)【参考文献】

【文献】 特開２００７−０７３５９４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００３／０００５９４４（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００５／００４８７４２（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２０５

Ｃ２３Ｃ １６／０２

Ｃ２３Ｃ １６／２４

Ｃ３０Ｂ ２９／０６

(57)【特許請求の範囲】

【請求項1】

シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法であって、
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、ＳＣ−１洗浄と、該ＳＣ−１洗浄で形成されたシリコン酸化膜を除去するＨＦ処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。

【請求項2】

前記シリコン基板の導電型をＮ型とする場合はドーパントをＡｓ又はＰとし、該Ｎ型のシリコン基板に対して、前記前処理を５回以上行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。

【請求項3】

前記シリコン基板の導電型をＰ型とする場合はドーパントをＢとし、該Ｐ型のシリコン基板に対して、前記前処理を３回以上行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法に関し、より詳しくは、高濃度にドープされたシリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法に関する。

【背景技術】

【0002】

シリコンの単結晶の製造には、チョクラルスキー（ＣＺ）法及びフローティングゾーン（ＦＺ）法という結晶成長方法があり、それぞれの方法で形成した単結晶を切り出し研磨することでシリコン基板（ウェーハ）として用いている。しかしながら、結晶育成過程で点欠陥や酸素などが導入され、これらが半導体素子の電気特性に影響することから、シラン系ガスを利用してエピタキシャル層をシリコン基板上に気相成長した、いわゆるエピタキシャルウェーハも使用されている。

【0003】

このエピタキシャル成長は、一般的にＣＺ法で作製されたシリコンウェーハをエピタキシャル成長装置のチャンバー内に導入し、シラン系ガスとドーパントガスを流し単結晶層を形成する手法である。このエピタキシャル層成長前には、シリコンウェーハの表面を洗浄して清浄面とし、さらに、成長直前に塩素系ガスで表面をエッチングして自然酸化膜を除去した後に、エピタキシャル層の成長を行うのが一般的である。このとき、シリコンウェーハの表面に酸化膜や異物が存在すると、エピタキシャル成長中に欠陥を生じてしまい、エピタキシャル層の表面においてスタッキングフォルト（ＳＦ）のような欠陥として観察される。この欠陥はキラー欠陥であり、デバイス特性を劣化させてしまう。そのため、エピタキシャル成長前の前処理技術は非常に重要であり、特許文献１−３に示すように種々の前処理が提案されている。

【0004】

特許文献１は、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）を含む基板へエピタキシャル成長する際にＨＦ（フッ酸）処理を行うものであり、ＣＯＰの内壁酸化膜を除去することで高品質なエピタキシャル層を成長させる技術に関するものである。また、特許文献２は、エピタキシャル成長前のＨＦ処理に際して、適切なＨＦ濃度を規定したものである。特許文献３は、ＨＦ処理した面は撥水面となり金属汚染を受けやくなるため、これの改善としてケミカル酸化膜を適時形成し、汚染を避けつつエピタキシャル成長前にＨＦで酸化膜除去を行うとした内容である。しかし、このようなエピタキシャル成長前の前処理を行った場合であっても、低抵抗のシリコンウェーハにエピタキシャル層を形成する場合は、エピタキシャル層の欠陥を十分低減することはできなかった。

【0005】

さらに、パワーデバイスにおいては、深い拡散層を得るために、高濃度にドーパントをドープした基板（高濃度基板）上にエピタキシャル成長を行うことで、深い拡散層を実現する手法がある。しかしながら、高濃度基板へのエピタキシャル成長では、エピタキシャル層に欠陥が形成されることが知られている。イオン注入の例であるが、高濃度にＡｓをドープした層上にエピタキシャル層を成長すると、多数の欠陥が生成することが報告されている（非特許文献１）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第４５７３２８２号公報

【特許文献2】特開２００２−０５７１０８号公報

【特許文献3】国際公開第２００９／０１４１４４号パンフレット

【非特許文献】

【0007】

【非特許文献1】森田ら、ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ７９ＴＨ ＳＹＭＰＯＳＩＵＭ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴＯＲＳ ＡＮＤ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ ＴＥＣＨＮＯＬＯＧＹ Ｔｏｋｙｏ ２０１５

【発明の概要】

【発明が解決しようとする課題】

【0008】

これに対し、エピタキシャル層を形成する前に犠牲酸化熱処理を行い、ＨＦでその犠牲酸化膜を除去してからエピタキシャル層を成長することでエピタキシャル層の欠陥を低減することができる。しかしながら、このような熱酸化による方法では、熱処理中にドーパントが外方拡散してシリコン基板の表面濃度が変化してしまう可能性がある。

【0009】

本発明は、上記問題点に鑑みてなされたものであって、高濃度にドープされたシリコン基板のドーパントの外方拡散を生ずることなく、シリコン基板上に成長するエピタキシャル層の欠陥を低減することができるエピタキシャルウェーハの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するために、本発明は、シリコン基板上にエピタキシャル層を成長させるエピタキシャルウェーハの製造方法であって、
前記エピタキシャル層を成長させるシリコン基板として、ドーパント濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以上のシリコン基板を用い、
該シリコン基板にエピタキシャル層を成長させる前に、前記シリコン基板に対して、ＳＣ−１洗浄と、該ＳＣ−１洗浄で形成されたシリコン酸化膜を除去するＨＦ処理からなる前処理を複数回行い、前記シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法を提供する。

【0011】

このように、ドーパント濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以上のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返して行い（すなわち、合計複数回）、シリコン酸化膜の膜厚にして５ｎｍ以上除去してからエピタキシャル層を成長させることにより、エピタキシャル層の欠陥を著しく低減することができる。また、犠牲酸化熱処理を行った場合のような、ドーパントの外方拡散が生ずることもない。また、５ｎｍ以上の厚さを複数回に分けて除去することで、表面ラフネスが悪化するのも抑制できる。

【0012】

このとき、前記シリコン基板の導電型をＮ型とする場合はドーパントをＡｓ又はＰとし、該Ｎ型のシリコン基板に対して、前記前処理を５回以上行うことが好ましい。

【0013】

このように、Ｎ型のシリコン基板に対して前処理を５回以上行えば、エピタキシャル層の欠陥をより確実に低減することができる。

【0014】

また、前記シリコン基板の導電型をＰ型とする場合はドーパントをＢとし、該Ｐ型のシリコン基板に対して、前記前処理を３回以上行うことが好ましい。

【0015】

このように、Ｐ型のシリコン基板に対して前処理を３回以上行えば、エピタキシャル層の欠陥をより確実に低減することができる。

【発明の効果】

【0016】

以上のように、本発明によれば、高濃度にドープされたシリコン基板のドーパントの外方拡散を生ずることなく、シリコン基板上に成長するエピタキシャル層の欠陥を著しく低減することができる。

【図面の簡単な説明】

【0017】

【図1】本発明のエピタキシャルウェーハの製造方法の工程フローを示す図である。

【図2】Ｎ型の高濃度シリコン基板についての、前処理の回数とエピタキシャル層の欠陥数の関係を示すグラフである。

【図3】Ｐ型の高濃度シリコン基板についての、前処理の回数とエピタキシャル層の欠陥数の関係を示すグラフである。

【図4】前処理の回数と前処理による酸化膜除去量の関係を示すグラフである。

【図5】エピタキシャル層の表面からの深さと抵抗率の関係を示すグラフである。

【図6】従来のエピタキシャルウェーハの製造方法の工程フローを示す図である。

【発明を実施するための形態】

【0018】

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

【0019】

まず、本発明のエピタキシャルウェーハの製造方法について、図１を参照して説明する。

【0020】

上述したように、ドーパントを高濃度にドープしたシリコン基板上（具体的には、ドーパント濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以上のシリコン基板上）にエピタキシャル層を形成すると、そのエピタキシャル層に多数の欠陥が発生する。

【0021】

本発明のエピタキシャルウェーハの製造方法では、最初に、このような高濃度シリコン基板を準備する（工程Ａ）。準備するシリコン基板は、１×１０^１７ａｔｏｍｓ／ｃｍ^３以上の高濃度にドープされていればよく、導電型は特に限定されない。また、その製造方法（ＣＺ法等）も特に限定されない。

【0022】

次に、ＨＦ溶液を用いて、表面の自然酸化膜の除去を行う（ＨＦエッチング、工程Ｂ）。このＨＦエッチングは、以降の工程でＳＣ−１洗浄とＨＦ処理を繰り返すため、省略することもできる。

【0023】

そして、ＳＣ−１洗浄と、このＳＣ−１洗浄で形成されたシリコン酸化膜（ケミカル酸化膜）を除去するＨＦ処理からなる前処理を複数回行い、シリコン基板のエピタキシャル層を成長させる面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去する（工程Ｃ、工程Ｄ）。ＳＣ−１洗浄液は、水酸化アンモニウム（ＮＨ_４ＯＨ）／過酸化水素水（Ｈ_２Ｏ_２）／純水（Ｈ_２Ｏ）からなる混合薬液で、半導体製造の洗浄工程などに多用されており、パーティクルや有機物に対する除去効果が大きい。また、ＳＣ−１洗浄では、シリコン基板の表面がわずかに酸化（ケミカル酸化）される。
さらに、シリコン基板上に、エピタキシャル層を成長する（工程Ｅ）。

【0024】

ここで、本発明のエピタキシャルウェーハ製造方法を、従来のエピタキシャルウェーハの製造方法と比較して説明する。本発明のエピタキシャルウェーハの製造方法では、ＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返し、シリコン基板の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去するが、特許文献１−３に記載された従来のエピタキシャルウェーハの製造方法では、図６に工程フローを示すように、シリコン基板を準備し（工程Ｈ）、ＳＣ−１洗浄（工程Ｉ）とＨＦ処理（工程Ｊ）を１回行い、エピタキシャル層を成長する（工程Ｋ）。ここで、ＳＣ−１洗浄は異物除去、ＨＦ処理は酸化膜除去を目的としている。

【0025】

特許文献１−３に記載された、従来一般的に行われている方法は、上述の通り、シリコン基板の表面の異物除去と酸化膜除去を行う方法であり、シリコン基板が高濃度シリコン基板であっても、特に違いはない。厳密には、基板抵抗が異なることで自然酸化膜及びケミカル酸化膜の成長レートは異なるが、その後のＨＦ処理で除去される点で変わりはない。しかしながら、高濃度シリコン基板上へのエピタキシャル成長では、これらの方法では欠陥が多発し、品質の高いエピタキシャルウェーハを得ることが困難である。

【0026】

一方、本発明のエピタキシャルウェーハの製造方法では、前処理を複数回行い、シリコン基板のエピタキシャル層を成長する面の表層を、シリコン酸化膜の膜厚にして５ｎｍ以上除去した後、エピタキシャル層の成長を行う。これにより、後述する図２及び図３に示すように、エピタキシャル層の欠陥を大きく減少させる顕著な効果が得られる。

【0027】

また、本発明のエピタキシャルウェーハの製造方法では、シリコン基板の導電型をＮ型とする場合はドーパントをＡｓ又はＰとし、そのＮ型のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を５回以上行うことが好ましい。Ｎ型のシリコン基板に対して前処理を５回以上行うことにより、後述する図２に示すように、エピタキシャル層の欠陥数を著しく低減することができる。

【0028】

さらに、本発明のエピタキシャルウェーハの製造方法では、シリコン基板の導電型をＰ型とする場合はドーパントをＢとし、そのＰ型のシリコン基板に対して、ＳＣ−１洗浄とＨＦ処理からなる前処理を３回以上行うことが好ましい。Ｐ型のシリコン基板に対して前処理を３回以上行うことにより、後述する図３に示すように、エピタキシャル層の欠陥数を著しく低減することができる。

【0029】

尚、ＨＦ処理に用いるＨＦ溶液のＨＦ濃度は特に限定されないが、特には、一般的な１％前後の濃度のものを使用するのが好ましい。その理由は、ＳＣ−１洗浄で形成されるケミカル酸化膜は、もともと厚さが数ｎｍと薄いため、高濃度のＨＦ溶液は必要でないためである。

【0030】

また、ＳＣ−１洗浄の条件も特に限定されないものの、一般的な薬液濃度及び温度（７０℃前後）が好ましい。ＳＣ−１洗浄液の温度が著しく低いと、ケミカル酸化膜の形成が抑制されるので、一般的に使用される温度で洗浄を行うのが好ましい。

【0031】

また、ＳＣ−１洗浄とＨＦ処理からなる前処理を複数回行うことによって、一度に厚いケミカル酸化膜を形成して除去する場合に比べて、シリコン基板の表面ラフネスの悪化を防ぐことができる。このため本発明のエピタキシャルウェーハの製造方法では、膜厚５ｎｍ以上のシリコン酸化膜の除去をＳＣ−１洗浄とＨＦ処理からなる前処理を繰り返して実施する。

【0032】

ここで、高濃度シリコン基板に実施した前処理の回数と、エピタキシャル層の欠陥数の関係を実験的に求めた結果について、図２−４を参照して説明する。

【0033】

まず、Ｎ型高濃度シリコン基板の実験結果について説明する。

【0034】

Ａｓ（ヒ素）のドーパント濃度が１×１０^１８ａｔｏｍｓ／ｃｍ^３の高濃度シリコン基板（抵抗率０．０２２Ω・ｃｍ）を、１％ＨＦ溶液でエッチングし、表面の自然酸化膜を除去した後に、ＳＣ−１洗浄と１％ＨＦ溶液によるＨＦ処理からなる前処理を合計１回から６回まで行った基板（試料）と１回も行わなかった基板（試料）を準備した。そして、それらのＮ型高濃度シリコン基板上に１１５０℃の温度でＡｓをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＫＬＡ−Ｔｅｎｃｏｒ社製の欠陥及び表面品質検査装置ＳＰ１を用いて、それらのウェーハのエピタキシャル層のウェーハ面内の表面欠陥（＞０．１６μｍ）の数を測定した。

【0035】

その結果を、図２に示す。図２は、上述のＮ型高濃度シリコン基板について、横軸にＳＣ−１洗浄とＨＦ処理からなる前処理の回数、縦軸にＳＰ１で測定したエピタキシャル層表面の欠陥数を示したグラフである。Ｎ型高濃度基板では、前処理を５回以上行うと、欠陥数を数個レベルとすることができ、前処理が４回以下の場合と比べて、ウェーハ面内のエピタキシャル層表面の欠陥数を著しく低減できることが分かった。

【0036】

ここで、Ｎ型高濃度シリコン基板に実施した前処理の回数と繰り返し実施された前処理による酸化膜除去量の関係を図４に示す。図４では、横軸を前処理の回数、縦軸を前処理による酸化膜除去量としており、後述するＰ型高濃度シリコン基板の結果も併せて示している。図２及び図４から分かるように、Ｎ型高濃度シリコン基板では、前処理回数が５回のときに欠陥数が数個レベルまで低減され、そのときの酸化膜除去量はおよそ５ｎｍになっている。すなわち、Ｎ型高濃度シリコン基板では、前処理を５回以上行い、エピタキシャル層を成長させる面の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去した後に、エピタキシャル層を成長させることで、エピタキシャル層の欠陥を著しく低減することができる。

【0037】

次に、Ｐ型高濃度シリコン基板の実験結果について説明する。

【0038】

Ｂ（ボロン）のドーパント濃度が１×１０^１８ａｔｏｍｓ／ｃｍ^３の高濃度シリコン基板（抵抗率０．０４５Ω・ｃｍ）を、１％ＨＦ溶液でエッチングし、表面の自然酸化膜を除去した後に、ＳＣ−１洗浄と１％ＨＦ溶液によるＨＦ処理からなる前処理を合計１回から６回まで行った基板（試料）と１回も行わなかった基板（試料）を準備した。そして、それらのＰ型高濃度シリコン基板上に１１５０℃の温度でＢをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１を用いて、それらのウェーハのエピタキシャル層のウェーハ面内の表面欠陥（＞０．１６μｍ）の数を測定した。

【0039】

その結果を、図３に示す。図３は、上述のＰ型高濃度シリコン基板について、横軸に前処理の回数、縦軸にＳＰ１で測定したエピタキシャル層表面の欠陥数を示したグラフである。Ｐ型高濃度シリコン基板では、前処理を３回以上行うと、欠陥数を数個レベルとすることができ、前処理が２回以下の場合と比べて、ウェーハ面内のエピタキシャル層表面の欠陥数を著しく低減できることが分かった。

【0040】

ここで、Ｐ型高濃度シリコン基板に実施した前処理の回数と、繰り返し実施された前処理による酸化膜除去量の関係を図４に示す。図３及び図４から分かるように、Ｐ型高濃度シリコン基板では、前処理回数が３回のときに欠陥数が数個レベルまで低減され、そのときの酸化膜除去量はおよそ６ｎｍになっている。また、図３及び図４のデータから、酸化膜除去量が５ｎｍであっても、十分な欠陥数低減効果があると言える。すなわち、Ｐ型高濃度シリコン基板においても、前処理を繰り返して行い、エピタキシャル層を成長させる面の表層をシリコン酸化膜の膜厚にして５ｎｍ以上除去した後に、エピタキシャル層を成長させることで、エピタキシャル層の欠陥を低減することができる。

【0041】

このような繰り返し前処理によるエピタキシャル層の欠陥数低減の明確な機構（理由）は明らかではないが、非特許文献１にＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるシリコン表面の酸化膜分析結果が示されており、その結果から推測することができる。それによると、高濃度シリコン基板では、１回のＨＦ処理を行った後のＸＰＳ分析ではシリコン酸化膜に帰属できるピークが観察されており、ＨＦ処理を繰り返すことで徐々にこの成分が減少していくことが示されている。このことから、高濃度シリコン基板の表面では、高濃度にドープされたドープ剤が関与してシリコン表面近傍に酸化膜が微量領域で存在し、これによりエピタキシャル層の欠陥が発生していると考えられる。そこで、表面のケミカル酸化、ＨＦによるケミカル酸化膜除去を繰り返すことで、表面近傍に存在するドープ剤に関係した酸化膜が除去され、エピタキシャル層の欠陥が減少するものと考えられる。

【0042】

このように、高濃度シリコン基板の表面に薄いケミカル酸化膜を形成し、ＨＦで除去する前処理を繰り返すことで、高濃度シリコン基板の表層を犠牲酸化したときの熱酸化膜に相当する厚さ分だけシリコン基板の表層を除去することができ、犠牲酸化熱処理とＨＦでの犠牲酸化膜除去を行った場合と同等のエピタキシャル層の欠陥低減効果を得ることができる。

【0043】

しかも、本発明の方法であれば、エピタキシャル層成長前に熱処理を行わずに済むため、例えば、高濃度シリコン基板の表層において、ドーパントや酸素等の拡散といった犠牲酸化熱処理に伴うシリコン基板に対する影響を考慮する必要がない。

【実施例】

【0044】

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

【0045】

（実施例１）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、ＳＣ−１洗浄と１％ＨＦ溶液を用いたＨＦ処理からなる前処理を合計５回行ったウェーハと６回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理５回で５．２ｎｍ、前処理６回で６．１ｎｍであった。そして、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、前処理回数が５回では欠陥数が３個／ウェーハ、６回では欠陥数が５個／ウェーハであり、欠陥数は著しく低減されていた。

【0046】

（実施例２）
試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０４５Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、ＳＣ−１洗浄と１％ＨＦ溶液を用いたＨＦ処理からなる前処理を合計３〜５回行ったウェーハをそれぞれ準備した。このときの酸化膜除去量は、前処理３回で６．１ｎｍ、４回で７．５ｎｍ、５回で９．１ｎｍであった。そして、１１５０℃でボロンをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのシリコンエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、前処理回数が３回では欠陥数が２個／ウェーハ、４回では６個／ウェーハ、５回では３個／ウェーハであり、欠陥数は著しく低減されていた。

【0047】

（比較例１）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層の欠陥数は５１２個／ウェーハであり、多数の欠陥が観察された。

【0048】

（比較例２）
試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０４５Ω・ｃｍ）である。このシリコンウェーハを１％ＨＦ溶液でエッチングした後に、１１５０℃でボロンをドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層の欠陥数は２０８個／ウェーハであり、多数の欠陥が観察された。

【0049】

（比較例３）
試料として、ヒ素をドープしたＮ型で直径２００ｍｍのシリコンウェーハを用いた。ドーパント濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０２２Ω・ｃｍ）である。このシリコンウェーハに、９００℃、Ｎ_２雰囲気下で３０分の熱処理を行った。シリコンウェーハの表面には、熱処理の際に大気を巻き込んだことによる酸化膜が膜厚７ｎｍで形成された。この酸化膜を１％ＨＦ溶液でエッチングした後に、１１５０℃でヒ素をドーパントとして、膜厚１０μｍで抵抗率１０Ω・ｃｍのエピタキシャル層を成長させた。その後、ＳＰ１にてエピタキシャル層表面の欠陥（＞０．１６μｍ）の数を測定した。その結果、エピタキシャル層表面の欠陥数は１０個／ウェーハと改善されていたが、エピタキシャル層／シリコン基板界面の抵抗率にダレが見られた。

【0050】

この抵抗率のダレについて詳述する。図５は、ヒ素をドープしたドーパント濃度１×１０^１８ａｔｏｍｓ／ｃｍ^３（抵抗率０．０２２Ω・ｃｍ）のシリコン基板に対して、前処理を５回行ってエピタキシャル成長を行った場合（実施例１）と、それに代わり犠牲酸化熱処理とＨＦエッチングを行ってエピタキシャル成長を行った場合（比較例３）の抵抗率の深さ方向の分布を示すグラフである。前処理を５回行った場合では、エピタキシャル層と高濃度シリコン基板の界面の抵抗率の変化が急峻となっているのに対して、犠牲酸化熱処理とＨＦエッチングを行った場合では抵抗率の変化がゆるやかとなっており、熱処理中にドーパントが外方拡散し界面付近の不純物濃度が変化してしまったと考えられる。尚、実施例２でも抵抗率分布について調査したところ、実施例１と同様に抵抗率変化は急峻であった。

【0051】

このように本発明のエピタキシャルウェーハの製造方法（実施例１、２）では、高濃度シリコン基板のドーパントの外方拡散を抑えつつ、エピタキシャル層の欠陥数を効果的に低減することができた。一方、ＳＣ−１洗浄によるケミカル酸化とＨＦ処理による酸化膜除去は行わず、高濃度シリコン基板の表層を酸化膜の膜厚にして５ｎｍ以上除去していない比較例１、２ではエピタキシャル層の欠陥数が極めて多かった。また、ＳＣ−１洗浄とＨＦ処理による前処理の代わりに犠牲酸化熱処理とＨＦエッチングを行った比較例３では、欠陥数は低減したものの、ドーパントの外方拡散による抵抗率のダレを生じていた。

【0052】

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】