特許 6384944 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6384944

(24)【登録日】2018年8月17日

(45)【発行日】2018年9月5日

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/47 20060101AFI20180827BHJP

   H01L 29/872 20060101ALI20180827BHJP

   H01L 21/329 20060101ALI20180827BHJP

【ＦＩ】

   H01L29/48 F

   H01L29/48 D

   H01L29/48 E

   H01L29/48 P

【請求項の数】2

【全頁数】9

(21)【出願番号】特願2012-125255(P2012-125255)

(22)【出願日】2012年5月31日

(65)【公開番号】特開2013-251407(P2013-251407A)

(43)【公開日】2013年12月12日

【審査請求日】2015年5月22日

【審判番号】不服2017-9394(P2017-9394/J1)

【審判請求日】2017年6月27日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】辻 崇

(72)【発明者】

【氏名】岩室 憲幸

(72)【発明者】

【氏名】福田 憲司

【合議体】

【審判長】 深沢 正志

【審判官】 梶尾 誠哉

【審判官】 小田 浩

(56)【参考文献】

【文献】 国際公開第２００９／１０１６６８（ＷＯ，Ａ１）

【文献】 特開２０１１−２１６８１６（ＪＰ，Ａ）

【文献】 Ｋ．Ｖａｓｓｉｌｅｖｓｋｉ， Ｉ．Ｐ．Ｎｉｋｉｔｉｎａ， Ｎ．Ｇ．Ｗｒｉｇｈｔ， Ｃ．Ｍ．Ｊｏｈｎｓｏｎ， ４．６ｋＶ，１０．５ ｍＯｈｍ・ｃｍ２Ｎｉｋｅｌ Ｓｉｌｉｃｉｄｅ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ ｏｎ Ｃｏｍｍｅｒｃｉａｌ ４Ｈ−ＳｉＣ Ｅｐｉｔａｘｉａｌ Ｗａｆｅｒｓ， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ， Ｖｏｌｓ．６４５−６４８（２０１０）ｐｐ８９７−９００，スイス，Ｔｒａｎｓ Ｔｅｃｈ Ｐｕｂｌｉｃａｔｉｏｎｓ，２０１０年４月

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L21/329,H01L29/47,H01L29/872

(57)【特許請求の範囲】

【請求項1】

第１導電型ワイドバンドギャップ半導体基板と、
前記第１導電型ワイドバンドギャップ半導体基板の表面に堆積された、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層と、
前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成するチタンである第１金属膜を形成して構成された素子構造と、
前記第１金属膜上に形成され、前記第１金属膜より厚く５μｍ以上の厚さでありアルミニウム−シリコン系合金である電極用の第２金属膜と、
前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ、前記素子構造の周辺部を囲む第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域に接して前記第１の第２導電型半導体領域を囲み、接合終端構造を構成する、前記第１の第２導電型半導体領域より不純物濃度の低い第２の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の一部から前記第１の第２導電型半導体領域の周辺部を覆う絶縁膜と、
を備え、
前記第１金属膜は、前記第１の第２導電型半導体領域の一部に接し、かつ、前記第１の第２導電型半導体領域上で這い上がり前記絶縁膜上に延在し、前記第１金属膜および前記第２金属膜の端部は、前記第１の第２導電型半導体領域上に位置するとともに、前記第２金属膜の端部は前記第１金属膜の端部より内側に位置させ前記第１金属膜の端部を露出させたことを特徴とする炭化珪素半導体装置。

【請求項2】

第１導電型ワイドバンドギャップ半導体基板の表面に、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層を堆積する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、素子構造の周辺部を囲むように、第１の第２導電型半導体領域を選択的に形成する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第１の第２導電型半導体領域に接して前記第１の第２導電型半導体領域を囲み、接合終端構造を構成する、前記第１の第２導電型半導体領域よりも不純物濃度の低い第２の第２導電型半導体領域を選択的に形成する工程と、
前記第１の第２導電型半導体領域の一部から前記第１の第２導電型半導体領域の周辺部を覆う絶縁膜を形成する工程と、
前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合をチタンで形成する第１金属膜を形成し、前記素子構造を形成する工程と、
前記第１金属膜上に電極用の第２金属膜を、前記第１金属膜より厚く５μｍ以上の厚さのアルミニウム−シリコン系合金で形成する工程と、
を含み、
前記第１金属膜は、前記第１の第２導電型半導体領域の一部に接し、かつ、前記第１の第２導電型半導体領域上で這い上がり前記絶縁膜上に延在させ、前記第１金属膜および前記第２金属膜の端部は、前記第１の第２導電型半導体領域上に位置するとともに、前記第２金属膜の端部は前記第１金属膜の端部より内側に位置させ前記第１金属膜の端部を露出させることを特徴とする炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。

【0003】

例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。

【0004】

しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料の検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。

【0005】

炭化珪素は、化学的に非常に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最大電界強度もシリコンより１桁以上大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。このような炭化珪素の特長は、他のワイドバンドギャップ半導体である例えば窒化ガリウム（ＧａＮ）にもあてはまる。このため、ワイドバンドギャップ半導体を用いることにより、半導体装置の高耐圧化を図ることができる。

【0006】

しかしながら、高耐圧半導体装置では、素子構造が形成された活性領域だけでなく、活性領域の周辺部に設けられ耐圧を保持する耐圧構造部にも高電圧が印加され、耐圧構造部に電界が集中する。高耐圧半導体装置の耐圧は、半導体の不純物濃度、厚さおよび電界強度によって決定され、このように半導体固有の特長によって決定される破壊耐量は活性領域から耐圧構造部にわたって等しい。このため、耐圧構造部に電界が集中することにより、耐圧構造部に破壊耐量を超えた電気的負荷がかかり破壊に至る虞がある。

【0007】

耐圧構造部の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させた装置として、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造や、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造などの終端構造を耐圧構造部に形成した半導体装置が公知である。また、ＦＬＲに接するフローティングの金属電極をフィールドプレート（ＦＰ：Ｆｉｅｌｄ Ｐｌａｔｅ）として配置し、耐圧構造部に生じた電荷を放出させることにより信頼性の向上を図った半導体装置が公知である（例えば、下記特許文献１参照）。

【0008】

図２は、従来技術によるショットキーバリアダイオード（ＳＢＤ）構造を示す断面図である。炭化珪素基板１２上にショットキー電極１７と電極パッド１８が設けられ、活性部を形成し、活性部を囲むようにリング状のｐ型領域１５による耐圧構造部（エッジ部）を形成し、耐圧を保持する。ｐ型領域１５は、ショットキー電極１７の終端に設けられるｐ⁺型領域１５ａと、このｐ⁺型領域１５ａの外周に隣接するｐ型領域１５ｂと、このｐ型領域１５ｂの外周に隣接するｐ^-型領域１５ｃとからなる。１６は酸化シリコン（ＳｉＯ₂）等からなる層間絶縁膜である。

【0009】

電極パッド１８は、例えば、アルミニウム−シリコン（Ａｌ−Ｓｉ）系合金を用い、５μｍ程度の厚さを有する。Ａｌ等のワイヤーボンディングによる超音波接合時の衝撃吸収のためこのような所定の厚さを有している。

【0010】

この電極パッド１８およびショットキー電極１７の製造工程について説明すると、
１．Ｔｉをスパッタにより堆積
２．レジスト塗布、フォトリソグラフィーによりレジストパターニング
３．アンモニア過水によりＴｉをウェットエッチングしてショットキー電極１７を形成
４．Ａｌ−Ｓｉをスパッタにより堆積
５．レジスト塗布、フォトリソグラフィーによりレジストパターニング
６．ショットキー電極１７を覆うように、リン酸・硝酸・酢酸の混合液によりＡｌ−Ｓｉをウェットエッチングする。この時、Ｔｉは混合液によりウェットエッチングされることはない。この後、残留したＳｉ（Ｓｉノジュールと呼ぶ）を除去するために、四フッ化炭素と酸素を原料ガスとするドライエッチング（パーティクルエッチング）を行って電極パッド１８を形成する。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開２０１０−５０１４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

しかしながら、電極パッド１８は、５μｍと厚いため、上記のウェットエッチング時に横（幅）方向のエッチング量がばらつく。このばらつきにより、電極パッド１８の端面１８ａの位置は、横方向に１０〜１５μｍ程度生じる。製造工程では、ショットキー電極１７および電極パッド１８ともに、端部の位置がｐ⁺型領域１５ａ内に入るよう設計する必要がある。これは、これらショットキー電極１７および電極パッド１８の端部がｐ型領域１５ｂに入る位置に達すると、フィールドプレート（ＦＰ）構造となり、層間絶縁膜１６が破壊されるためである。

【0013】

このため、従来は、上記の電極パッド１８に対するウェットエッチングのばらつきを吸収するために、ｐ⁺型領域１５ａの幅が大きくなった。例えば、上記ばらつきを収めるために、ｐ⁺型領域１５ａは２０μｍ以上とする必要があった。これにより、耐圧構造部（エッジ部）の幅が大きくなり、チップサイズが大型化し、コスト高となった。

【0014】

この発明は、上述した従来技術による問題点を解消するため、耐圧構造部の領域を小さくでき、且つ活性領域を大きくでき、簡単に製造できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0015】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、第１導電型ワイドバンドギャップ半導体基板と、前記第１導電型ワイドバンドギャップ半導体基板の表面に堆積された、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層と、前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合を形成するチタンである第１金属膜を形成して構成された素子構造と、前記第１金属膜上に形成され、前記第１金属膜より厚く５μｍ以上の厚さでありアルミニウム−シリコン系合金である電極用の第２金属膜と、前記第１導電型ワイドバンドギャップ半導体堆積層の、前記第１導電型ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられ、前記素子構造の周辺部を囲む第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域に接して前記第１の第２導電型半導体領域を囲み、接合終端構造を構成する、前記第１の第２導電型半導体領域より不純物濃度の低い第２の第２導電型半導体領域と、前記第１の第２導電型半導体領域の一部から前記第１の第２導電型半導体領域の周辺部を覆う絶縁膜と、を備え、前記第１金属膜は、前記第１の第２導電型半導体領域の一部に接し、かつ、前記第１の第２導電型半導体領域上で這い上がり前記絶縁膜上に延在し、前記第１金属膜および前記第２金属膜の端部は、前記第１の第２導電型半導体領域上に位置するとともに、前記第２金属膜の端部は前記第１金属膜の端部より内側に位置させ前記第１金属膜の端部を露出させたことを特徴とする。

【0016】

また、この発明にかかる炭化珪素半導体装置の製造方法は、第１導電型ワイドバンドギャップ半導体基板の表面に、前記第１導電型ワイドバンドギャップ半導体基板よりも不純物濃度の低い第１導電型ワイドバンドギャップ半導体堆積層を堆積する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、素子構造の周辺部を囲むように、第１の第２導電型半導体領域を選択的に形成する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層の表面層に、前記第１の第２導電型半導体領域に接して前記第１の第２導電型半導体領域を囲み、接合終端構造を構成する、前記第１の第２導電型半導体領域よりも不純物濃度の低い第２の第２導電型半導体領域を選択的に形成する工程と、前記第１の第２導電型半導体領域の一部から前記第１の第２導電型半導体領域の周辺部を覆う絶縁膜を形成する工程と、前記第１導電型ワイドバンドギャップ半導体堆積層とショットキー接合をチタンで形成する第１金属膜を形成し、前記素子構造を形成する工程と、前記第１金属膜上に電極用の第２金属膜を、前記第１金属膜より厚く５μｍ以上の厚さのアルミニウム−シリコン系合金で形成する工程と、を含み、前記第１金属膜は、前記第１の第２導電型半導体領域の一部に接し、かつ、前記第１の第２導電型半導体領域上で這い上がり前記絶縁膜上に延在させ、前記第１金属膜および前記第２金属膜の端部は、前記第１の第２導電型半導体領域上に位置するとともに、前記第２金属膜の端部は前記第１金属膜の端部より内側に位置させ前記第１金属膜の端部を露出させることを特徴とする。

【0017】

上述した発明によれば、所定の厚さを有する電極パッドをショットキー電極よりも内側（活性領域側）に設け、電極パッドの端部からショットキー電極の端部が露出させるため、ショットキー電極および電極パッドともに、ＪＴＥ構造用のｐ⁺型領域上に簡単に位置させて製造できる。また、耐圧構造部のｐ⁺型領域の幅を取らないので、チップサイズが大型化することがない。

【発明の効果】

【0018】

本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、耐圧構造部の領域を小さくでき、且つ活性領域を大きくでき、簡単に製造できるという効果を奏する。

【図面の簡単な説明】

【0019】

【図1】実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。

【図2】従来技術によるショットキーバリアダイオード（ＳＢＤ）構造を示す断面図である。

【発明を実施するための形態】

【0020】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。

【0021】

（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ショットキー接合（Ｓｃｈｏｔｔｋｙ）構造のダイオードを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ⁺型炭化珪素基板（ワイドバンドギャップ半導体基板）１の主面上にｎ型炭化珪素エピタキシャル層（ワイドバンドギャップ半導体堆積層）２が堆積されている。

【0022】

ｎ⁺型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度で例えば窒素がドーピングされてなる低濃度ｎ型ドリフト層である。以下、ｎ⁺型炭化珪素基板１単体、またはｎ⁺型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２とを併せて炭化珪素半導体基体とする。ｎ型炭化珪素エピタキシャル層２のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体のおもて面側）の表面層には、リング状のｐ⁺型領域３が設けられ、このｐ⁺型領域３の外周には、順にｐ型領域４とｐ^-型領域５が設けられている。

【0023】

ｐ⁺型領域３（第１の第２導電型半導体領域）は、活性領域周辺部に設けられ活性領域を囲む耐圧構造部（エッジ部）に設けられている。耐圧構造部は、耐圧を保持する領域である。また、ｐ⁺型領域３は、ダイオードの素子構造が形成された活性領域側に設けられ、ｎ型炭化珪素エピタキシャル層２とショットキー接合を形成するショットキー電極７に接する。ショットキー電極７については後述する。

【0024】

ｐ⁺型領域３は、高い不純物濃度で例えばアルミニウム（Ａｌ）がドーピングされてなる。ｐ⁺型領域３は、ｎ型炭化珪素エピタキシャル層２とショットキー電極７との接合端部の電界集中を回避する機能を有する。また、ｐ型領域４およびｐ^-型領域５は、活性領域の周辺部においてさらに電界を分散させる接合終端（ＪＴＥ）構造を構成する。ｐ⁺型領域４およびｐ^-型領域５は、それぞれ例えばアルミニウムがドーピングされてなる。

【0025】

また、不図示であるが、活性領域にｐ⁺型領域（第２導電型半導体領域）を所定の間隔で複数設け、接合障壁ショットキー構造（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ ＪＢＳ構造）の素子構造を構成してもよい。このｐ⁺型領域は、ｐ⁺型領域３と離れて設けられる。

【0026】

耐圧構造部上には、ｐ⁺型領域３、ｐ型領域４、ｐ^-型領域５を覆うように層間絶縁膜６が設けられている。ｎ型炭化珪素エピタキシャル層２のｎ⁺型炭化珪素基板１側に対して反対側の表面（炭化珪素半導体基体のおもて面）には、アノード電極を構成するショットキー電極７が設けられている。ショットキー電極７は、活性領域から耐圧構造部の一部にわたって設けられている。

【0027】

ｎ⁺型炭化珪素基板１のｎ型炭化珪素エピタキシャル層２側に対して反対側の表面（炭化珪素半導体基体の裏面）には、ｎ⁺型炭化珪素基板１とオーミック接合を形成する裏面電極（オーミック電極）１０が設けられている。裏面電極１０は、カソード電極を構成する。

【0028】

具体的には、ショットキー電極７は、活性領域において露出するｎ型炭化珪素エピタキシャル層２の表面（炭化珪素半導体基体のおもて面）全面を覆い、活性領域の周辺部においてｐ⁺型領域３に接する。また、ショットキー電極７は、活性領域から耐圧構造部へと延在して設けられ、層間絶縁膜６上に張り出している。そして、ショットキー電極７は、層間絶縁膜６を介してｐ⁺型領域３を覆う。すなわち、ショットキー電極７の最も耐圧構造部側の端部７ａは、ＪＴＥ構造用のｐ⁺型領域３上で終端している。

【0029】

ショットキー電極７は、次の材料でできているのがよい。その理由は、本発明の効果が顕著にあらわれるからである。ショットキー電極７は、例えば、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウムまたはシリコンでできているのがよい。または、ショットキー電極７は、ＩＶａ族金属、Ｖａ族金属、ＶＩａ族金属、アルミニウムおよびシリコンのうちの２元素または３元素を含む複合膜でできているのがよい。特に、ショットキー電極７は、チタン（Ｔｉ）、アルミニウムまたはシリコンでできている、もしくは、チタン、アルミニウムおよびシリコンのうちの２元素または３元素を含む複合膜であるのが好ましい。さらに好ましくは、ショットキー電極７は、ｎ型炭化珪素エピタキシャル層２とショットキー接合を形成する部分が例えばチタン（Ｔｉ）でできているのがよい。

【0030】

ショットキー電極７とｎ型炭化珪素エピタキシャル層２とのショットキー障壁高さは、実施の形態にかかる炭化珪素半導体装置を高耐圧半導体装置として使用する場合には、例えば１ｅＶ以上であるのが好ましい。また、ショットキー電極７のショットキー障壁高さは、実施の形態にかかる炭化珪素半導体装置を電源装置として使用する場合には、例えば０．５ｅＶ以上１ｅＶ未満であるのが好ましい。

【0031】

ショットキー電極７上には、例えばアルミニウムでできた電極パッド８が設けられている。電極パッド８は、活性領域から耐圧構造部へと延在し、且つその最も耐圧構造部側の端部８ａはショットキー電極７上で終端している。さらに、この端部８ａは、ショットキー電極７の端部７ａよりも活性領域側に位置している。すなわち、ショットキー電極７の端部７ａは、一部が露出するように、電極パッド８の端部８ａよりも外部に位置している。

【0032】

ＪＴＥ構造上には、ショットキー電極７および電極パッド８の最も耐圧構造部側の各端部を覆うように、例えばポリイミドからなるパッシベーション膜などの保護膜９が設けられている。保護膜９は、放電防止の機能を有する。

【0033】

上記構成のショットキー電極７および電極パッド８の製造は、以下の各工程１．〜６．の手順で行う。
１．Ｔｉをスパッタにより堆積
２．レジスト塗布、フォトリソグラフィーによりレジストパターニング
３．アンモニア過水によりＴｉをウェットエッチングしてショットキー電極７を形成
４．Ａｌ−Ｓｉをスパッタにより堆積
５．レジスト塗布、フォトリソグラフィーによりレジストパターニング
６．ショットキー電極７を覆うように、リン酸・硝酸・酢酸の混合液によりＡｌ−Ｓｉをウェットエッチングする。この時、Ｔｉは混合液によりウェットエッチングされることはない。この後、残留したＳｉ（Ｓｉノジュールと呼ぶ）を除去するために、四フッ化炭素と酸素を原料ガスとするドライエッチング（パーティクルエッチング）を行って電極パッド８を形成する。

【0034】

ショットキー電極７は、０．２μｍ程度の厚さであり、上記製造方法によれば、露出しているショットキー電極７をウェットエッチングしたとき、端部７ａに対するサイドエッチング量（幅方向のエッチング量）は、０．５〜１μｍと小さい。このため、ｐ⁺型領域３の幅を５μｍ程度まで小さくすることができる。このように、ｐ⁺型領域３の幅を小さくしても、ショットキー電極７の端部７ａをｐ⁺型領域３内に位置させることができる。

【0035】

そして、上記構成によれば、ｐ⁺型領域３の幅を小さくできるため、耐圧構造部（エッジ部）の大きさ（幅）を小さくでき、相対的に活性領域の大きさ（幅）を大きくできる。例えば、従来は、ｐ⁺型領域３の幅が２０μｍ必要であったのに対し、本実施の形態では、５μｍにできる。

【0036】

この差分１５μｍは、図１の活性領域の一端部であり、他端部を含めると、活性領域の幅を合計３０μｍ大きくすることができる。例えば、活性領域が従来１ｍｍ²であったとすると、本実施の形態では、１．０６ｍｍ²にすることができる。このように、活性領域を大きくできることにより、電流容量を増加できるとともに、正バイアスＶ_F（Ｖ）を低減することができるようになる。また、耐圧構造部の幅を取らないので、チップサイズが大型化することがない。

【0037】

以上、説明したように、実施の形態によれば、ショットキー電極および電極パッドともに、ＪＴＥ構造用のｐ⁺型領域上に位置させることができる。特に、所定の厚さを有する電極パッドをショットキー電極よりも内側（活性領域側）に設け、電極パッドの端部からショットキー電極の端部が露出させるため、簡単に製造できる。また、ショットキー電極の端部のエッチングについても、ショットキー電極自体が薄厚であるため、ｐ⁺型領域を狭い幅としても、ショットキー電極の端部をｐ⁺型領域内に簡単に位置させることができ、簡単に製造できるようになる。

【0038】

また、本発明は、上記実施の形態で説明したダイオードの素子構造に限らず、ＭＯＳＦＥＴの素子構成であっても同様の効果を得ることができる。

【産業上の利用可能性】

【0039】

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

【符号の説明】

【0040】

１ ｎ⁺型炭化珪素基板
２ ｎ型炭化珪素エピタキシャル層
３ ｐ⁺型領域
４ ｐ型領域
５ ｐ^-型領域
６ 層間絶縁膜
７ ショットキー電極
７ａ ショットキー電極の端部
８ 電極パッド
８ａ 電極パッドの端部
９ 保護膜
１０ 裏面電極

【図1】

【図2】