特許 6385856 Ｃｕ配線の形成方法および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6385856

(24)【登録日】2018年8月17日

(45)【発行日】2018年9月5日

(54)【発明の名称】Ｃｕ配線の形成方法および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20180827BHJP

   H01L 21/768 20060101ALI20180827BHJP

   H01L 23/532 20060101ALI20180827BHJP

   H01L 21/28 20060101ALI20180827BHJP

   C23C 14/14 20060101ALI20180827BHJP

   C23C 16/14 20060101ALI20180827BHJP

【ＦＩ】

   H01L21/88 R

   H01L21/28 301R

   H01L21/90 A

   C23C14/14 D

   C23C16/14

【請求項の数】18

【全頁数】20

(21)【出願番号】特願2015-36895(P2015-36895)

(22)【出願日】2015年2月26日

(65)【公開番号】特開2016-162761(P2016-162761A)

(43)【公開日】2016年9月5日

【審査請求日】2017年12月19日

(73)【特許権者】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100099944

【弁理士】

【氏名又は名称】高山 宏志

(72)【発明者】

【氏名】永井 洋之

(72)【発明者】

【氏名】常 鵬

(72)【発明者】

【氏名】松本 賢治

【審査官】 佐藤 靖史

(56)【参考文献】

【文献】 特開２０１２−２１６７６５（ＪＰ，Ａ）

【文献】 特表２００１−５１６１４６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３２０５

Ｃ２３Ｃ １４／１４

Ｃ２３Ｃ １６／１４

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５３２

(57)【特許請求の範囲】

【請求項1】

所定パターンのトレンチ、および前記トレンチの底に形成されたビアを有する膜が表面に形成された基板に対し、前記トレンチおよび前記ビアにＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成するＣｕ配線の形成方法であって、
前記膜の表面にバリア膜を形成する工程と、
次いで、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程と、
次いで、前記被濡れ層の表面にＰＶＤにより前記ビアを埋め込むだけの量に対応する膜厚のＣｕまたはＣｕ合金からなるＣｕ系シード膜を形成する工程と、
次いで、前記Ｃｕ系シード膜を形成した後の基板を加熱して、前記Ｃｕ系シード膜を前記ビア内に流し込んで前記ビアを埋めつつ、前記被濡れ層の前記ビア以外の表面部分を露出した状態にする工程と、
次いで、前記ビアを埋めた後の基板表面にＣｕまたはＣｕ合金からなるＣｕ系膜を、前記被濡れ層上で流動可能な条件のＰＶＤにより形成し、前記Ｃｕ系膜を前記トレンチ内に埋め込む工程と
を有することを特徴とするＣｕ配線の形成方法。

【請求項2】

前記被濡れ層は、膜厚が１〜５ｎｍになるように形成されることを特徴とする請求項１に記載のＣｕ配線の形成方法。

【請求項3】

前記被濡れ層は、ＲｕまたはＣｏで構成されていることを特徴とする請求項１または請求項２に記載のＣｕ配線の形成方法。

【請求項4】

前記被濡れ層は、ＣＶＤにより形成されることを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ配線の形成方法。

【請求項5】

前記Ｃｕ系シード膜を前記ビアに流し込む際の基板の加熱温度は、２００〜４００℃であることを特徴とする請求項１から請求項４のいずれか１項に記載のＣｕ配線の形成方法。

【請求項6】

前記Ｃｕ系膜は、基板を６５〜３５０℃に加熱しつつイオン化ＰＶＤにより形成されることを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ配線の形成方法。

【請求項7】

前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うことを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の形成方法。

【請求項8】

前記Ｃｕ系シード膜を形成する工程と、前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うことを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の形成方法。

【請求項9】

所定パターンのトレンチが形成され、かつ前記トレンチの底部と下層配線との間を接続するビアを有する層間絶縁膜が形成された基板に対し、前記トレンチおよびビアにＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成して半導体装置を製造する半導体装置の製造方法であって、
前記層間絶縁膜の表面にバリア膜を形成する工程と、
次いで、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程と、
次いで、前記被濡れ層の表面にＰＶＤにより前記ビアを埋め込むだけの量に対応する膜厚のＣｕまたはＣｕ合金からなるＣｕ系シード膜を形成する工程と、
次いで、前記Ｃｕ系シード膜を形成した後の基板を加熱して、前記Ｃｕ系シード膜を前記ビア内に流し込んで前記ビアを埋めつつ、前記被濡れ層の前記ビア以外の表面部分を露出した状態にする工程と、
次いで、前記ビアを埋めた後の基板表面にＣｕまたはＣｕ合金からなるＣｕ系膜を、前記被濡れ層上で流動可能な条件のＰＶＤにより形成し、前記Ｃｕ系膜を前記トレンチ内に埋め込む工程と、
次いで、全面を研磨して前記トレンチ以外の表面の前記Ｃｕ系膜、前記被濡れ層、および前記バリア膜を除去し、Ｃｕ配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。

【請求項10】

前記被濡れ層は、膜厚が１〜５ｎｍになるように形成されることを特徴とする請求項９に記載の半導体装置の製造方法。

【請求項11】

前記被濡れ層は、ＲｕまたはＣｏで構成されていることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。

【請求項12】

前記被濡れ層は、ＣＶＤにより形成されることを特徴とする請求項９から請求項１１のいずれか１項に記載の半導体装置の製造方法。

【請求項13】

前記Ｃｕ系シード膜を前記ビアに流し込む際の基板の加熱温度は、２００〜４００℃であることを特徴とする請求項９から請求項１２のいずれか１項に記載の半導体装置の製造方法。

【請求項14】

前記Ｃｕ系膜は、基板を６５〜３５０℃に加熱しつつイオン化ＰＶＤにより形成されることを特徴とする請求項９から請求項１３のいずれか１項に記載の半導体装置の製造方法。

【請求項15】

前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うことを特徴とする請求項９から請求項１４のいずれか１項に記載の半導体装置の製造方法。

【請求項16】

前記Ｃｕ系シード膜を形成する工程と、前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うことを特徴とする請求項９から請求項１４のいずれか１項に記載の半導体装置の製造方法。

【請求項17】

前記トレンチに前記Ｃｕ系膜を埋め込んだ後、全面を研磨する前に、前記Ｃｕ系膜の上にＣｕまたはＣｕ合金からなる積み増し層を形成する工程をさらに有することを特徴とする請求項９から請求項１６のいずれか１項に記載の半導体装置の製造方法。

【請求項18】

コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項８のいずれかのＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基板に形成されたトレンチおよびビアにＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成するＣｕ配線の形成方法および半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体デバイスの製造においては、半導体ウエハ（以下、単にウエハと記す）に成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。

【0003】

このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。

【0004】

Ｃｕ配線の形成方法としては、ウエハに形成された、トレンチおよびビアを有する層間絶縁膜の全面にタンタル金属（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）などからなるバリア膜を物理的蒸着法（ＰＶＤ）であるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。

【0005】

しかしながら、半導体デバイスのデザインルールが益々微細化しており、Ｃｕはバリア膜に対して濡れ性が悪く、しかもＰＶＤはステップカバレッジが本質的に低いため、上記特許文献１に開示された技術では、Ｃｕシード層をトレンチやホール内に健全に形成することが困難であり、Ｃｕシード層がトレンチやホールの入口を狭めてしまう。そして、その状態でＣｕめっきを施してトレンチやホール内にＣｕを埋め込むと、埋め込まれたＣｕ膜にボイドが生じてしまう。

【0006】

このため、微細配線の埋め込み性向上を目的として、ＴａやＴａＮからなるバリア膜の上にＣｕとの濡れ性が良好なＲｕ膜をステップカバレッジが本質的に良好な化学的蒸着法（ＣＶＤ）で形成した後、Ｃｕを埋め込む技術が提案されている（例えば特許文献２）。

【0007】

また、このようにＣＶＤでＲｕ膜を形成した後、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）でＣｕ膜を埋め込む技術も提案されている（例えば特許文献３）。このようにＰＶＤによりＣｕを埋め込むことにより、めっきよりも不純物を少なくすることができ、Ｃｕ配線をより低抵抗化することができる。

【0008】

さらに、ビアおよびトレンチのような凹部が形成された層間絶縁膜の全面にバリア膜およびＲｕ等からなる被濡れ層を化学的蒸着法（ＣＶＤ）で形成した後、ＰＶＤによりＣｕ膜を成膜し、その後、半導体ウエハを加熱することにより、表面のＣｕをリフローさせて凹部にＣｕを埋め込む技術も提案されている（例えば特許文献４）。

【0009】

これらの技術は、Ｃｕ膜の代わりにＣｕ合金膜を用いて凹部内にＣｕ合金を埋め込む場合にも適用可能である。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開２００６−１４８０７５号公報

【特許文献2】特開２０１０−２１４４７号公報

【特許文献3】特開２０１２−１６９５９０号公報

【特許文献4】特開２００９−１０５２８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

上記特許文献３の技術により、微細なトレンチに対してＣｕを埋め込むことができ、かつ低抵抗なＣｕ配線を形成することができるものの、この技術を用いてトレンチとビアが形成されているようなデュアルダマシン構造に対して、トレンチとビアの両方に同時にＣｕを埋め込む場合には、トレンチの底部においてＣｕが粒を形成してしまい、ビアへのＣｕ埋め込みを阻害してしまうおそれがある。

【0012】

一方、上記特許文献４の技術は微細なトレンチに対しては有効であるが、一枚のウエハには、種々の幅のトレンチが混在していることがあり、幅の広いトレンチに対しては効率が悪い。

【0013】

したがって、本発明が解決しようとする課題は、基板に形成されたトレンチおよびビアに対し、良好な埋め込み性でかつ効率よくＣｕまたはＣｕ合金を埋め込んで、低抵抗のＣｕ配線を形成することができるＣｕ配線の形成方法および半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0014】

すなわち、本発明の第１の観点は、所定パターンのトレンチ、および前記トレンチの底に形成されたビアを有する膜が表面に形成された基板に対し、前記トレンチおよび前記ビアにＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成するＣｕ配線の形成方法であって、前記膜の表面にバリア膜を形成する工程と、次いで、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程と、次いで、前記被濡れ層の表面にＰＶＤにより前記ビアを埋め込むだけの量に対応する膜厚のＣｕまたはＣｕ合金からなるＣｕ系シード膜を形成する工程と、次いで、前記Ｃｕ系シード膜を形成した後の基板を加熱して、前記Ｃｕ系シード膜を前記ビア内に流し込んで前記ビアを埋めつつ、前記被濡れ層の前記ビア以外の表面部分を露出した状態にする工程と、次いで、前記ビアを埋めた後の基板表面にＣｕまたはＣｕ合金からなるＣｕ系膜を、前記被濡れ層上で流動可能な条件のＰＶＤにより形成し、前記Ｃｕ系膜を前記トレンチ内に埋め込む工程とを有することを特徴とするＣｕ配線の形成方法を提供する。

【0015】

本発明の第２の観点は、所定パターンのトレンチが形成され、かつ前記トレンチの底部と下層配線との間を接続するビアを有する層間絶縁膜が形成された基板に対し、前記トレンチおよびビアにＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成して半導体装置を製造する半導体装置の製造方法であって、前記層間絶縁膜の表面にバリア膜を形成する工程と、次いで、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程と、次いで、前記被濡れ層の表面にＰＶＤにより前記ビアを埋め込むだけの量に対応する膜厚のＣｕまたはＣｕ合金からなるＣｕ系シード膜を形成する工程と、次いで、前記Ｃｕ系シード膜を形成した後の基板を加熱して、前記Ｃｕ系シード膜を前記ビア内に流し込んで前記ビアを埋めつつ、前記被濡れ層の前記ビア以外の表面部分を露出した状態にする工程と、次いで、前記ビアを埋めた後の基板表面にＣｕまたはＣｕ合金からなるＣｕ系膜を、前記被濡れ層上で流動可能な条件のＰＶＤにより形成し、前記Ｃｕ系膜を前記トレンチ内に埋め込む工程と、次いで、全面を研磨して前記トレンチ以外の表面の前記Ｃｕ系膜、前記被濡れ層、および前記バリア膜を除去し、Ｃｕ配線を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。

【0016】

上記第１の観点および第２の観点において、前記被濡れ層は、膜厚が１〜５ｎｍになるように形成されることが好ましい。また、前記被濡れ層は、ＲｕまたはＣｏで構成されていることが好ましい。さらに、前記被濡れ層は、ＣＶＤにより形成されることが好ましい。

【0017】

また、上記第１の観点および第２の観点において、前記Ｃｕ系シード膜を前記ビアに流し込む際の基板の加熱温度は、２００〜４００℃であることが好ましい。また、前記Ｃｕ系膜は、基板を６５〜３５０℃に加熱しつつイオン化ＰＶＤにより形成されることが好ましい。

【0018】

さらに、上記第１の観点および第２の観点において、前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うことができる。また、前記Ｃｕ系シード膜を形成する工程と、前記Ｃｕ系シード膜を形成した後の基板を加熱する工程と、前記Ｃｕ系膜を形成する工程とを同一の装置で行うこともできる。

【0019】

上記第２の観点において、前記トレンチに前記Ｃｕ系膜を埋め込んだ後、全面を研磨する前に、前記Ｃｕ系膜の上にＣｕまたはＣｕ合金からなる積み増し層を形成する工程をさらに有してもよい。

【0020】

本発明の第３の観点は、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。

【発明の効果】

【0021】

本発明によれば、ＣｕまたはＣｕ合金が濡れる被濡れ層を形成した後、Ｃｕ系シード膜を形成し、加熱することにより、Ｃｕ系シード膜を流動させて微細なビアにＣｕまたはＣｕ合金を容易に埋め込むことができる。また、このようにしてビアの埋め込みを行った後に、ＣｕやＣｕ合金に対して濡れ性のよい被濡れ層の上で流動可能な条件のＰＶＤ、好適には高温のｉＰＶＤによりＣｕ系膜を成膜してＣｕ系膜をトレンチに埋め込むので、ビアへの埋め込み阻害等の不都合を生じさせることなく、良好な埋め込み性を得ることができる。また、このようにＰＶＤでＣｕまたはＣｕ合金を埋め込むので、めっきよりも不純物を少なくすることができ、Ｃｕ配線をより低抵抗化することができる。また、高温でのｉＰＶＤで成膜することによりＣｕまたはＣｕ合金の結晶サイズを大きくすることができ、Ｃｕ配線を一層低抵抗化することができる。そして、加熱によりＣｕ系シード膜を流動させて埋め込むのはビアのみであるから、幅の広いトレンチにリフローを行う場合のような効率の悪い処理を行う必要がなく、高効率である。

【図面の簡単な説明】

【0022】

【図1】本発明の一実施形態に係るＣｕ配線の形成方法を示すフローチャートである。

【図2】本発明の一実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。

【図3】Ｃｕシード膜を形成した後、４００℃に加熱してリフロー処理を行った後の断面状態を示すＴＥＭ写真である。

【図4】リフロー処理の後、ｉＰＶＤによりトレンチにＣｕを埋め込んだ後の断面状態を示すＴＥＭ写真である。

【図5】本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。

【図6】図５の成膜システムに搭載された、Ｃｕ系膜を形成するためのＣｕ系膜成膜装置を示す断面図である。

【図7】図５の成膜システムに搭載された、ライナー膜を形成するためのライナー膜成膜装置を示す断面図である。

【発明を実施するための形態】

【0023】

以下、添付図面を参照して本発明の実施形態について具体的に説明する。

【0024】

＜Ｃｕ配線の製造方法の一実施形態＞
最初に、本発明のＣｕ配線の製造方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。本実施形態ではトレンチおよびビアに一括してＣｕまたはＣｕ合金を埋め込んでＣｕ配線を形成する。

【0025】

まず、下層配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ_２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３およびビア２０４が所定パターンで形成されたウエハＷを準備する（ステップ１、図２（ａ））。ビア２０４はトレンチ２０３の底部から下層配線２１１にかけて形成されている。このようなウエハＷは、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去することが好ましい。

【0026】

次に、トレンチ２０３およびビア２０４の表面を含む全面にＣｕの拡散を抑制するバリア膜２０５を成膜する（ステップ２、図２（ｂ））。

【0027】

バリア膜２０５としては、Ｃｕに対して高いバリア性を有し、低抵抗のものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、Ｍｎ膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。バリア膜は、例えば、ウエハにイオンを引き込みながら成膜するイオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）により成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で成膜することもできる。ＣＶＤやＡＬＤはプラズマを用いてもよい。

【0028】

Ｃｕ配線をより低抵抗化する観点から、バリア膜は薄く形成することが好ましく、１〜１０ｎｍが好ましい。Ｍｎ膜は層間絶縁膜２０２中のＳｉと反応してシリケート化し、バリア膜２０５を自己整合バリア膜として層間絶縁膜２０２側に形成することができるため、Ｃｕ配線中のＣｕの体積を増加させることができ、Ｃｕ配線を低抵抗化する効果が高い。このため、Ｃｕ配線を低抵抗化する観点からはＭｎ膜が好ましい。

【0029】

Ｍｎ膜はＣＶＤまたはＡＬＤにより成膜することが好適である。ＣＶＤおよびＡＬＤによるＭｎ膜を成膜する成膜方法としては、特開２０１４−１３５４６５公報に記載されたものを用いることができる。

【0030】

次いで、バリア膜２０５の上にＣｕまたはＣｕ合金に対する濡れ性を確保するための被濡れ層であるライナー膜２０６を形成する（ステップ３、図２（ｃ））。ライナー膜２０６としては、Ｃｕに対する濡れ性が特に良好なＲｕ膜またはＣｏ膜を好適に用いることができる。

【0031】

被濡れ層であるライナー膜２０６は、ＣｕまたはＣｕ合金に対して良好な濡れ性を有しているため、後述するように、Ｃｕ系膜をリフロー処理する際、およびＰＶＤによりＣｕ系膜を埋め込む際にＣｕまたはＣｕ合金の良好な流動性（移動性）を確保することができる。ライナー膜２０６は、埋め込むＣｕの体積を極力大きくして配線を低抵抗にする観点から、例えば１〜５ｎｍと薄く形成することが好ましい。

【0032】

ライナー膜２０６は、ＣＶＤにより形成することが好適である。これにより、良好なステップカバレッジでより薄い膜厚で成膜することが可能となる。ライナー膜２０６としてＲｕ膜を用いる場合には、例えばルテニウムカルボニル（Ｒｕ_３（ＣＯ）_１２）を成膜原料として用いて熱ＣＶＤにより成膜することが好ましい。ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いることもできる。なお、ＣＶＤの代わりに原子層堆積法（ＡＬＤ）を用いることもできる。また、ＰＶＤで成膜することもできる。Ｃｏ膜を用いる場合も同様に、ＣＶＤ、ＡＬＤ、ＰＶＤで成膜することができる。

【0033】

次に、ＰＶＤによりライナー膜２０６の表面にＣｕまたはＣｕ合金からなるＣｕ系シード膜２０７を形成する（ステップ４、図２（ｄ））。このＣｕ系シード膜２０７は、次のリフロー処理によりビア２０４に埋め込むＣｕまたはＣｕ合金を確保するためのものである。したがって、Ｃｕ系シード膜２０７の膜厚は、ビア２０４を埋め込むだけのわずかの量に対応する膜厚でよく、例えば１〜４０ｎｍ程度の厚さで十分である。また、リフローによりビア２０４が埋め込まれれば良いため、Ｃｕ系シード膜２０７は連続膜である必要もない。

【0034】

なお、Ｃｕ系シード膜２０７としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。

【0035】

Ｃｕ系シード膜２０７は、トレンチ２０３およびビア２０４の内壁に形成されていればよく、オーバーハング等を考慮する必要がないため、ＰＶＤの手法は問わないが、Ｃｕ系シード膜２０７によりビア２０４またはトレンチ２０３が閉じてしまうと、次のリフロー処理を行えないので、トレンチ２０３またはビア２０４が閉じてしまわない膜厚およびカバレッジである必要があり、その点からはウエハにイオンを引き込みながら成膜するｉＰＶＤが好ましい。

【0036】

Ｃｕ系シード膜２０７を形成した後、ウエハＷを加熱してリフロー処理を行う（ステップ５、図２（ｅ））。このリフロー処理により、ＣｕまたはＣｕ合金からなるＣｕ系シード膜２０７をビア２０４内に流し込み、ビア２０４を埋め込む。リフロー処理の加熱温度は２００〜４００℃の範囲が好ましい。２００℃より低いとＣｕ系シード膜２０７が流動し難く、４００℃より高くなるとＣｕ系シード膜２０７を構成するＣｕまたはＣｕ合金が凝集しやすくなり、かつ下地のＬｏｗ−ｋ膜等からなる層間絶縁膜２０２に悪影響を及ぼすおそれがある。なお、ステップ４のＣｕ系膜の形成およびステップ５のリフロー処理を一回行ったのみではトレンチの埋め込みが不十分な場合、ステップ４とステップ５とを複数回繰り返してもよい。

【0037】

リフロー処理は、例えば、チャンバ内のステージにウエハを載置し、チャンバ内に不活性ガス、例えばＡｒガスやＮ_２ガスやＨ_２ガスを導入しつつ排気し、チャンバ内を所定の真空雰囲気に維持し、ステージに埋設された抵抗ヒーターによりウエハを加熱することにより行うことができる。

【0038】

実際に層間絶縁膜にトレンチおよびビアを形成したウエハに、ＴａＮバリア膜、およびＲｕライナー膜を形成し、Ｃｕシード膜を形成した後、４００℃に加熱してリフロー処理を行った結果、図３の透過型顕微鏡（ＴＥＭ）写真に示すように、ビアにＣｕが完全に埋め込まれていることが確認された。

【0039】

リフロー処理の後、ＣｕやＣｕ合金に対して濡れ性のよいライナー膜２０６の表面にＣｕまたはＣｕ合金からなるＣｕ系膜２０８を、ライナー膜２０６上で流動可能な条件のＰＶＤにより形成し、Ｃｕ系膜２０８をトレンチ２０３内に埋め込む（ステップ６、図２（ｆ））。この際の成膜は、ライナー膜２０６上でのＣｕまたはＣｕ合金の流動性を比較的容易に確保することができるｉＰＶＤを用いることが好ましい。

【0040】

通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの開口を塞ぐオーバーハングが生じやすいが、ウエハにイオンを引き込みながら成膜するｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、ＣｕやＣｕ合金に対する濡れ性が高いライナー膜２０６上でＣｕまたはＣｕ合金を凝集させることなく移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであってもボイド等が発生しない良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点から、Ｃｕがマイグレートする高温プロセス（６５〜３５０℃、好ましくは２３０〜３００℃）が好適である。また、このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、Ｃｕ配線の抵抗を低くすることができる。

【0041】

ところで、以上のような手法でトレンチとビアの両方を同時に埋め込む場合には、トレンチの底部においてＣｕが粒を形成してしまい、ビアへのＣｕ埋め込みを阻害してしまうおそれがあるが、本実施形態では、ステップ５のリフロー処理により既にビア２０４が埋め込まれているため、そのような不都合は生じない。

【0042】

なお、この工程では、トレンチ２０３の開口幅が小さい場合には、ほぼ完全にＣｕまたはＣｕ合金を埋め込むことができるが、開口幅が大きい場合等に、多少の凹みが生じることは許容される。また、Ｃｕ系膜２０８の成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。

【0043】

Ｃｕ系膜２０７としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。

【0044】

実際に、リフロー処理を行ってビアを埋め込んだ後、ｉＰＶＤにより高温条件でＣｕ膜を成膜してトレンチの埋め込みを行った結果、図４のＴＥＭ写真に示すように、トレンチにＣｕが完全に埋め込まれていることが確認された。

【0045】

このようにトレンチ２０３内にもＣｕまたはＣｕ合金を埋め込んだ後、必要に応じて、その後の平坦化処理に備えてＣｕ系膜２０８の上にＣｕまたはＣｕ合金からなる積み増し層２０９を形成する（ステップ７、図２（ｇ））。積み増し層２０９は、Ｃｕ系膜２０８に引き続いてｉＰＶＤ等のＰＶＤによりＣｕ系膜を成膜することにより形成することができる。また、Ｃｕめっきを施すことにより形成してもよい。

【0046】

この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の積み増し層２０９、Ｃｕ系膜２０８、ライナー膜２０６、バリア膜２０５を除去して平坦化する（ステップ８、図２（ｈ））。これによりＣｕ配線２１０が形成される。

【0047】

以上のように、本実施形態によれば、ＣｕまたはＣｕ合金が濡れる被濡れ層であるライナー膜２０６を形成した後、Ｃｕ系シード膜２０７を形成し、加熱してリフロー処理を行うことにより、Ｃｕ系シード膜２０７を流動させて微細なビア２０４にＣｕまたはＣｕ合金を容易に埋め込むことができる。また、このようにしてリフロー処理によりビア２０４の埋め込みを行った後に、ＣｕやＣｕ合金に対して濡れ性のよいライナー膜２０６の上で流動可能な条件のＰＶＤ、好適には高温のｉＰＶＤによりＣｕ系膜２０８を成膜してＣｕ系膜２０８をトレンチ２０３に埋め込むので、ビア２０４への埋め込み阻害等の不都合を生じさせることなく、良好な埋め込み性を得ることができる。また、このようにＰＶＤでＣｕまたはＣｕ合金を埋め込むので、めっきよりも不純物を少なくすることができ、Ｃｕ配線をより低抵抗化することができる。また、高温のｉＰＶＤで成膜することによりＣｕまたはＣｕ合金の結晶サイズを大きくすることができ、Ｃｕ配線を一層低抵抗化することができる。そして、リフローで埋め込むのはビア２０４のみであるから、幅の広いトレンチにリフローを行う場合のような効率の悪い処理を行う必要がなく、高効率である。すなわち、リフロー処理とＰＶＤによる埋め込み（ドライフィル）とを適切に組み合わせることにより、トレンチ２０３およびビア２０４に対し、良好な埋め込み性でＣｕまたはＣｕ合金を効率よく埋め込んで、低抵抗のＣｕ配線を形成することができる。

【0048】

＜成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に用いられる成膜システムについて説明する。図５は、そのような成膜システムの一例を示す概略図である。

【0049】

成膜システム１は、バリア膜成膜およびライナー膜成膜のための第１の処理部２と、Ｃｕ膜成膜のための第２の処理部３と、搬入出部４とを有しており、所定パターンのトレンチおよびビアが形成されたウエハＷに対して、バリア膜の成膜から積み増し層の形成までを行うものである。

【0050】

第１の処理部２は、第１の真空搬送室１１と、この第１の真空搬送室１１の壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのライナー膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびライナー膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびライナー膜成膜装置１４ｂとは線対称の位置に配置されている。

【0051】

第１の真空搬送室１１の他の壁部には、ウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。

【0052】

バリア膜成膜装置１２ａ，１２ｂ、ライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧの開閉により、第１の真空搬送室１１に対して連通・遮断される。

【0053】

第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７と、その先端に設けられたウエハＷを支持する２つの支持アーム１８ａ，１８ｂとを有する。第１の搬送機構１６は、ウエハＷをバリア膜成膜装置１２ａ，１２ｂ、ライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対して搬入出する。

【0054】

第２の処理部３は、第２の真空搬送室２１と、この第２の真空搬送室２１の壁部に接続された、ｉＰＶＤ装置として構成される２つのＣｕ系膜成膜装置２２ａ，２２ｂ、およびｉＰＶＤ装置として構成される２つのＣｕ系シード膜成膜装置２４ａ，２４ｂとを有している。Ｃｕ系膜成膜装置２２ａおよびＣｕ系シード膜成膜装置２４ａと、Ｃｕ系膜成膜装置２２ｂおよびＣｕ系シード膜成膜装置２４ｂとは線対称の位置に配置されている。

【0055】

第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、第２の真空搬送室２１の搬入出部４側の壁部には、大気搬送および真空搬送可能なロードロック室６が接続されている。

【0056】

Ｃｕ系膜成膜装置２２ａ，２２ｂ、Ｃｕ系シード膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、およびロードロック室６は、第２の真空搬送室２１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。

【0057】

第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ系膜成膜装置２２ａ，２２ｂ、Ｃｕ系シード膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、ロードロック室６および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。

【0058】

搬入出部４は、ロードロック室６を挟んで第２の処理部３と反対側に設けられており、ロードロック室６が接続される大気搬送室３１を有している。大気搬送室３１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室６と大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６が接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。また、大気搬送室３１の側面にはウエハＷのアライメントを行うアライメント室３４が設けられている。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。

【0059】

なお、Ｃｕ系膜成膜装置２２ａ，２２ｂは、ウエハＷを加熱することが可能となっており、これらをリフロー処理の際の加熱装置として用いることができる。もちろん、ウエハを加熱可能な他の装置、例えばデガス室５ａ，５ｂを加熱装置として用いてもよいし、別個に加熱装置を設けてもよい。

【0060】

この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。上記処理レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。

【0061】

このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６により所定パターンのトレンチおよびビアを有するウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。

【0062】

その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、バリア膜を成膜する。

【0063】

バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、ライナー膜成膜装置１４ａまたは１４ｂに搬入し、ライナー膜として例えばＲｕ膜を成膜する。

【0064】

ライナー膜成膜後、第１の搬送機構１６によりライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ系シード膜成膜装置２４ａまたは２４ｂに搬入し、ｉＰＶＤによりＣｕ系シード膜を形成する。なお、Ｃｕ系シード膜を形成する際には、埋め込み性を考慮する必要がないので、ウエハＷを加熱せずに成膜を行う。

【0065】

その後、第２の搬送機構２６によりウエハＷを取り出し、Ｃｕ系膜成膜装置２２ａまたは２２ｂに搬入し、ウエハＷを加熱し、リフロー処理を行って、Ｃｕ系シード膜をビアに流し込み、ビアの埋め込みを行う。

【0066】

リフロー処理の後、引き続き、リフロー処理を行ったＣｕ系膜成膜装置にてウエハＷに対し、高温のｉＰＶＤによりＣｕ系膜を形成し、トレンチ内にＣｕまたはＣｕ合金を埋め込む。

【0067】

その後、Ｃｕ系膜の上に積み増し層を形成するが、積み増し層の形成は、同じＣｕ系膜成膜装置２２ａまたは２２ｂ内でＣｕ合金膜を連続して形成することにより行うことができる。積み増し層を形成する際には、埋め込み性を考慮する必要がないので、Ｃｕ系シード膜成膜装置２４ａまたは２４ｂにより積み増し層を形成してもよい。

【0068】

積み増し層の形成後、ウエハＷをロードロック室６に搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。積み増し層形成後のウエハＷは、ＣＭＰ装置に搬送されＣＭＰ処理が行われ、Ｃｕ配線が形成される。

【0069】

成膜システム１によれば、大気開放することなく真空中でバリア膜、ライナー膜、Ｃｕ系シード膜の形成、リフロー処理、Ｃｕ系膜および積み増し層の形成を行うので、各処理の際に表面の酸化を極力抑制することができ、高性能のＣｕ配線を得ることができる。

【0070】

なお、積み増し層はＣｕめっきで形成することもでき、その場合には、Ｃｕ系膜を成膜後、ウエハＷを成膜システム１から搬出し、めっき装置にてＣｕめっきを施し、引き続きＣＭＰ装置にてＣＭＰ処理が行われる。

【0071】

また、Ｃｕ系シード膜の形成にはウエハＷの加熱が必要なく、Ｃｕ系膜成膜にはウエハＷを加熱するため、スループットを良好にする観点から、Ｃｕ系シード膜成膜装置２４ａ，２４ｂとＣｕ系膜成膜装置２２ａ，２２ｂとを別個の装置としているが、同一の装置にして温度を変更するようにしてもよい。その場合は、Ｃｕ系シード膜の成膜、リフロー処理、およびＣｕ系膜の成膜を同じ装置で行うことが可能となる。

【0072】

次に、成膜システムの主要な装置について説明する。
＜Ｃｕ系膜成膜装置＞
次に、本発明において主要な工程であるＣｕ系膜の形成に用いるＣｕ系膜成膜装置２２ａ，２２ｂの好適な例について説明する。図６は、Ｃｕ系膜成膜装置の一例を示す断面図である。

【0073】

ここでは、Ｃｕ系膜成膜装置を構成するｉＰＶＤ成膜装置として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。

【0074】

図６に示すように、このＣｕ系膜成膜装置２２ａ（２２ｂ）は、筒状に成形された金属製の処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ生成用（励起用）ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ_２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。

【0075】

処理容器５１内には、ウエハＷの載置機構６２が設けられる。この載置機構６２は、円板状に成形された導電性の載置台６３と、この載置台６３を支持する中空筒体状の支柱６４とを有している。載置台６３は支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５と、その上に設けられた抵抗ヒーター８７とが埋め込まれている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５および抵抗ヒーター８７によるウエハ温度の制御を行う。

【0076】

載置台６３の上面側には、誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、昇降機構（図示せず）により上下移動可能となっており、これにより載置機構６２の全体が昇降される。

【0077】

支柱６４を囲むように、伸縮可能な金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容するようになっている。

【0078】

また底部５２には、上方に向けて例えば３本（２本のみ図示）の支持ピン６９が鉛直に設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。

【0079】

静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷに高周波バイアスが印加される。この高周波バイアスの周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。

【0080】

処理容器５１の天井部には、誘電体よりなる高周波透過性の透過板７６がシール部材７７を介して気密に設けられている。この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。

【0081】

プラズマ発生源７８は、透過板７６に対応して設けられた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されていて、誘導コイル８０に高周波電力が供給されることにより、上記透過板７６を介して処理空間Ｓに誘導電界を形成するようになっている。

【0082】

また透過板７６の直下には、導入された高周波電力を拡散させる金属製のバッフルプレート８２が設けられる。バッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして截頭円錐殻状をなすＣｕまたはＣｕ合金からなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加する電圧可変の直流電源８４が接続されている。この電源は交流電源を用いてもよい。

【0083】

また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。

【0084】

またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして円筒状をなす保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その内側の端部は、載置台６３の外周側を囲むようにして設けられている。

【0085】

このように構成されるＣｕ系膜成膜装置においては、ウエハＷを処理容器５１内へ搬入し、載置台６３上に載置して静電チャック６６により吸着する。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５または抵抗ヒーター８７により温度制御されている。

【0086】

この状態で、制御部４０の制御下で以下の動作が行われる。
まず、真空ポンプ５６を動作させることにより１×１０^−７Ｔｏｒｒ以下の高真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。

【0087】

処理容器５１内においては、誘導コイル８０に供給された高周波電力によりＡｒプラズマが形成され、その中のＡｒイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突してスパッタされ、粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。ターゲット８３への直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。

【0088】

また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化され、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。

【0089】

イオン化された粒子は、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷにＣｕ系膜が形成される。

【0090】

このとき、ウエハ温度を高く（６５〜３５０℃）設定してＣｕの流動性を確保するとともに、主に、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加される高周波バイアスのパワーを調整してＣｕ合金の成膜とＡｒによるエッチングを調整して、Ｃｕ合金の流動性を良好にすることにより、開口が狭いトレンチであっても良好な埋め込み性でＣｕまたはＣｕ合金を埋め込むことができる。具体的には、Ｃｕ系膜成膜量（成膜レート）をＴ_Ｄ、プラズマ生成用のガスのイオンによるエッチング量（エッチングレート）をＴ_Ｅとすると、０≦Ｔ_Ｅ／Ｔ_Ｄ＜１、さらには０＜Ｔ_Ｅ／Ｔ_Ｄ＜１となるようにバイアスパワーを調整することが好ましい。

【0091】

良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）、さらには３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。

【0092】

＜Ｃｕ系シード膜成膜装置＞
Ｃｕ系シード膜成膜装置２４ａ（２４ｂ）としては、載置台６３に抵抗ヒーター８７が設けられていない以外は、基本的に、図６に示すＣｕ系膜成膜装置２２ａ（２２ｂ）と同様のプラズマスパッタ装置を用いることができる。また、Ｃｕ系シード膜の成膜の際には、埋め込み性を重視する必要がないため、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。

【0093】

＜バリア膜成膜装置＞
バリア膜成膜装置１２ａ（１２ｂ）としては、ターゲット８３を使用する材料に変えるのみで図６の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のＰＶＤであってもよく、ＣＶＤやＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。不純物を低減する観点からはＰＶＤが好ましい。

【0094】

＜ライナー膜成膜装置＞
次に、ライナー膜を形成するためのライナー膜成膜装置１４ａ（１４ｂ）について説明する。ライナー膜は熱ＣＶＤにより好適に形成することができる。図７は、ライナー膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりライナー膜としてＲｕ膜を形成するものである。

【0095】

図７に示すように、このライナー膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２が配置されており、この載置台１０２内にはヒーター１０３が設けられている。このヒーター１０３はヒーター電源（図示せず）から給電されることにより発熱する。

【0096】

処理容器１０１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１０４が載置台１０２と対向するように設けられている。シャワーヘッド１０４はその上部にガス導入口１０５を有し、その内部にガス拡散空間１０６が形成されており、その底面には多数のガス吐出孔１０７が形成されている。ガス導入口１０５にはガス供給配管１０８が接続されており、ガス供給配管１０８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１０９が接続されている。また、ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。Ｒｕを成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ_３（ＣＯ）_１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。

【0097】

処理容器１０１の底部には、排気口１１１が設けられており、この排気口１１１には排気管１１２が接続されている。排気管１１２には圧力調整を行うスロットルバルブ１１３および真空ポンプ１１４が接続されており、処理容器１０１内が真空引き可能となっている。

【0098】

載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１１６が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１１６は支持板１１７に固定されている。そして、ウエハ支持ピン１１６は、エアシリンダ等の駆動機構１１８によりロッド１１９を昇降することにより、支持板１１７を介して昇降される。なお、符号１２０はベローズである。一方、処理容器１０１の側壁には、ウエハ搬出入口１２１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。

【0099】

このようなライナー膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１１４により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０３より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１０９からガス供給配管１０８およびシャワーヘッド１０４を介して処理容器１０１内へルテニウムカルボニル（Ｒｕ_３（ＣＯ）_１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にライナー膜が形成される。

【0100】

ライナー膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ_２ガスのような分解ガスとともに用いることができる。

【0101】

なお、ライナー膜としてＣｏ膜を成膜する場合にも、Ｒｕ膜と同様、熱ＣＶＤで成膜することができる。また、ライナー膜はＣＶＤに限らず、ＰＶＤ等の他の成膜手法で形成することもできる。

【0102】

＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハには典型的なシリコンウエハのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれる。また、被処理基板は半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。

【符号の説明】

【0103】

１；成膜システム
１２ａ，１２ｂ；バリア膜成膜装置
１４ａ，１４ｂ；ライナー膜成膜装置
２２ａ，２２ｂ；Ｃｕ系膜成膜装置
２４ａ，２４ｂ；Ｃｕ系シード膜成膜装置
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビア
２０５；バリア膜
２０６；ライナー膜
２０７；Ｃｕ系シード膜
２０８；Ｃｕ系膜
２０９；積み増し層
２１０；Ｃｕ配線
２１１；下層配線
Ｗ；半導体ウエハ（基板）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】