特許 6386133 ラップアラウンド接点集積方式

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6386133

(24)【登録日】2018年8月17日

(45)【発行日】2018年9月5日

(54)【発明の名称】ラップアラウンド接点集積方式

(51)【国際特許分類】

   H01L 21/28 20060101AFI20180827BHJP

   H01L 21/283 20060101ALI20180827BHJP

   H01L 29/417 20060101ALI20180827BHJP

   H01L 21/768 20060101ALI20180827BHJP

   H01L 23/522 20060101ALI20180827BHJP

【ＦＩ】

   H01L21/28 L

   H01L21/28 301R

   H01L21/283 B

   H01L21/283 C

   H01L29/50 M

   H01L21/90 D

【請求項の数】19

【外国語出願】

【全頁数】9

(21)【出願番号】特願2017-103717(P2017-103717)

(22)【出願日】2017年5月25日

(65)【公開番号】特開2017-212448(P2017-212448A)

(43)【公開日】2017年11月30日

【審査請求日】2017年7月24日

(31)【優先権主張番号】62/341,807

(32)【優先日】2016年5月26日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】000219967

【氏名又は名称】東京エレクトロン株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】ロバート ディー．クラーク

(72)【発明者】

【氏名】カンダバラ エヌ．タピリー

【審査官】 長谷川 直也

(56)【参考文献】

【文献】 特開平０９−０４５７６８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１６／０１４１４２３（ＵＳ，Ａ１）

【文献】 特開２００９−０３２７９４（ＪＰ，Ａ）

【文献】 特表２００９−５１３００７（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０２７０７１３（ＵＳ，Ａ１）

【文献】 特開平０２−３０８５５２（ＪＰ，Ａ）

【文献】 特開２００６−１２１０８２（ＪＰ，Ａ）

【文献】 特開平１０−１８９７３１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８−２１／２８８、２１／３２０５−２１／３２１３、

２１／４４−２１／４４５、２１／７６８、

２３／５２−２３／５２２、２９／４０−２９／４９、

２９／８７２

(57)【特許請求の範囲】

【請求項1】

基板処理方法であって、
第１誘電膜内において隆起した接点及び前記第１誘電膜上の第２誘電膜を含む基板を提供するステップであって、前記第２誘電膜は、側壁及び底部を有する凹状フィーチャを前記隆起した接点の上方に備え、前記隆起した接点は、前記第１誘電膜の下に埋設されている、ステップと、
前記凹状フィーチャの前記側壁上及び前記底部上にコンフォーマル膜を堆積するステップと、
第１異方性エッチングプロセスにおいて、前記底部から前記コンフォーマル膜を除去するステップであって、残りの前記コンフォーマル膜は前記側壁上に保護膜を形成し、前記凹状フィーチャの幅を確定する、ステップと、
第２異方性エッチングプロセスを使用して、前記第１誘電膜の前記隆起した接点まで前記凹状フィーチャを拡張し、前記隆起した接点を露出させるステップと、
等方性エッチングプロセスにおいて、前記隆起した接点を収容する空洞を形成するステップであって、前記空洞の幅は前記凹状フィーチャの幅より大きい、ステップと、
を含む方法。

【請求項2】

さらに、前記凹状フィーチャ内及び前記空洞内にバリア層を堆積するステップを含む、
請求項１記載の方法。

【請求項3】

前記バリア層は、Ｔｉ層、ＴｉＮ層又はＴｉ層とＴｉＮ層の両方を含む、
請求項２記載の方法。

【請求項4】

さらに、前記凹状フィーチャ及び前記空洞を金属で充填するステップを含む、
請求項１記載の方法。

【請求項5】

前記金属は、タングステン（Ｗ）及び銅（Ｃｕ）を含むグループから選択される、
請求項４記載の方法。

【請求項6】

さらに、前記充填するステップの前に、前記凹状フィーチャから前記保護膜を除去するステップを含む、
請求項４記載の方法。

【請求項7】

前記第１誘電膜、第２誘電膜又は前記第１誘電膜と第２誘電膜の両方は、ＳｉＯ_２を含む、
請求項１記載の方法。

【請求項8】

前記コンフォーマル膜は、ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３及びそれらの組み合わせからなるグループから選択される金属酸化物膜を含む、
請求項１記載の方法。

【請求項9】

前記コンフォーマル膜は、金属酸化物膜、金属窒化物膜、金属酸化窒化物膜、金属ケイ酸塩膜及びそれらの組み合わせからなるグループから選択される、
請求項１記載の方法。

【請求項10】

前記隆起した接点はＳｉＧｅ又はＳｉＣを含む、
請求項１記載の方法。

【請求項11】

基板処理方法であって、
第１誘電膜内において隆起した接点及び前記第１誘電膜上の第２誘電膜を含む基板を提供するステップであって、前記第２誘電膜は、側壁及び底部を有する凹状フィーチャを前記隆起した接点の上方に備え、前記隆起した接点は、前記第１誘電膜の下に埋設されている、ステップと、
前記側壁上及び前記底部上にコンフォーマル膜を堆積するステップと、
第１異方性エッチングプロセスにおいて、前記底部から前記コンフォーマル膜を除去するステップであって、残りの前記コンフォーマル膜は前記側壁上に保護膜を形成し、前記凹状フィーチャの幅を確定する、ステップと、
第２異方性のエッチングプロセスを使用して前記隆起した接点まで前記凹状フィーチャを拡張し、前記隆起した接点を露出させるステップと、
等方性エッチングプロセスにおいて、前記隆起した接点を収容する空洞を形成するステップであって、前記空洞の幅は前記凹状フィーチャの幅より大きい、ステップと、
前記凹状フィーチャ及び前記空洞を金属で充填するステップと、
を備える方法。

【請求項12】

半導体装置であって、
第１誘電膜内の空洞内において隆起した接点及び前記第１誘電膜上の第２誘電膜を含む基板であって、前記第２誘電膜は、側壁を有する凹状フィーチャを前記隆起した接点の上方に備える、基板と、
前記凹状フィーチャの幅を確定する、前記側壁上の保護膜と、
前記空洞及び前記凹状フィーチャを充填する金属であって、前記空洞の幅は前記凹状フィーチャの幅より大きい、金属と、
を備える、半導体装置。

【請求項13】

さらに、前記凹状フィーチャ内及び前記空洞内のバリア層を備える、
請求項１２記載の半導体装置。

【請求項14】

前記バリア層は、Ｔｉ層、ＴｉＮ層又はＴｉ層とＴｉＮ層の両方を含む、
請求項１３記載の半導体装置。

【請求項15】

金属は、タングステン（Ｗ）又は銅（Ｃｕ）より成るグループから選択される、
請求項１２記載の半導体装置。

【請求項16】

前記第１誘電膜、第２誘電膜又は前記第１誘電膜と第２誘電膜の両方は、ＳｉＯ_２を含む、
請求項１２記載の半導体装置。

【請求項17】

前記保護膜は、ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３及びそれらの組み合わせからなるグループから選択される金属酸化物膜を含む、
請求項１２記載の半導体装置。

【請求項18】

前記保護膜は、金属酸化物膜、金属窒化物膜、金属酸化窒化物膜、金属ケイ酸塩膜及びそれらの組み合わせからなるグループから選択される、
請求項１２記載の半導体装置。

【請求項19】

前記隆起した接点は、ＳｉＧｅ又はＳｉＣを含む、
請求項１２記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０１６年５月２６日に出願された米国の仮特許出願、出願番号６２／３４１，８０７に関連し、その優先権を主張するものであり、その全内容は参照によって、本出願に組み込まれる。

【0002】

本発明は半導体製造及び半導体装置の分野に関し、より具体的には、接点形成中の側壁保護を含むラップアラウンド接点集積方式に関する。

【背景技術】

【0003】

金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の現在及び将来の世代は、同時に金属−半導体接触抵抗を最適化する間に、寄生容量の厳密な制御を必要とする。ＦｉｎＦＥＴ構造において、接触面積を最大化することは、フィンの周りをラッピングする接点を生成することにより、又は、ファセットされたエピタキシャル接点を成長させ、その後、ファセットされたエピタキシャル接点の周りに金属をラッピングすることにより達成される。超薄型トランジスタ本体構造、例えばＦｉｎＦＥＴ及び完全に空乏化したシリコン・オン・インシュレータ（ＦＤＳＯＩ）の採用は、ロジック製造のための問題を悪化させている。ＦｉｎＦＥＴ構造の接触抵抗を低減するために、デバイス製造業者は、増加した面積で金属−半導体接触を可能にするラップアラウンド接点（ＷＡＣ）構造を考察している。

【発明の概要】

【0004】

本発明の実施形態は、接点形成中の側壁保護を含むラップアラウンド接点集積方式を提供する。一実施形態によれば、基板処理方法は、第１誘電膜内の隆起した接点と、第１誘電膜上の第２誘電膜と、を含む基板を提供するステップであって、第２誘電膜は、側壁及び底部を有する凹状フィーチャを隆起した接点の上方に備える、ステップを含む。方法は更に、凹状フィーチャの側壁及び底部にコンフォーマル膜を堆積するステップと、第１異方性エッチングプロセス中に、底部からコンフォーマル膜を除去するステップであって、残ったコンフォーマル膜は側壁上の保護膜を形成し、凹状フィーチャの幅を確定する、ステップと、隆起した接点を収容する空洞を形成するステップであって、空洞の幅は凹状フィーチャの幅より大きい、ステップと、を含む。

【0005】

一実施形態によれば、基板処理方法は、第１誘電膜内の隆起した接点と、第１誘電膜上の第２誘電膜と、を含む基板を提供するステップであって、第２誘電膜は、側壁及び底部を有する凹状フィーチャを隆起接点の上方に備える、ステップを含む。方法は、側壁上及び底部上にコンフォーマル金属酸化物膜を堆積するステップと、第１異方性エッチングプロセス中に底部からコンフォーマル膜を除去するステップであって、残ったコンフォーマル膜は側壁上の保護膜を形成し、凹状フィーチャの幅を確定する、ステップと、第２異方性のエッチングプロセスを使用して隆起した接点まで凹状フィーチャを拡張するステップと、等方性エッチングプロセスにおいて、隆起した接点を収容する空洞を形成するステップであって、空洞の幅は凹状フィーチャの幅よりも大きい、ステップと、凹状フィーチャ及び空洞を金属で充填するステップと、を含む。

【0006】

一実施例によれば、第１誘電膜の空洞内の隆起した接点を含む基板及び第１誘電膜上の第２誘電膜を含む半導体デバイスであって、第２誘電膜は、隆起した接点の上方に、側壁を有する凹状フィーチャと、凹状フィーチャの幅を確定する側壁上の保護膜と、空洞及び凹状フィーチャを充填する金属とを備え、空洞の幅は凹状フィーチャの幅よりも大きい、半導体デバイスが記載されている。

【図面の簡単な説明】

【0007】

添付の図面に関連して考慮されるときに、以下の詳細な説明を参照することで、同じものがよりよく理解されるように、本発明のより完全な理解及びその効果の多くが容易に得られるであろう。

【図1】本発明の一実施例による基板処理する方法のためのプロセスフロー図である。

【図2】図２Ａ−２Ｇは、本発明の一実施形態による基板を処理する方法を断面図によって、模式的に示す図である。

【発明を実施するための形態】

【0008】

図１は、本発明の一実施形態による、基板を処理する方法のためのプロセスフロー１であり、図２Ａ−２Ｇは本発明の一実施例による基板を処理する方法を断面図によって、模式的に図式的に示す。方法は、１００において、第１誘電膜２００内の隆起した接点２１６及び第１誘電膜２００上の第２誘電膜２０２を含む基板を提供するステップを含み、第２誘電膜２０２は、側壁２０１及び底部２０３を有する凹状フィーチャ２０４を隆起した接点２１６の上方に有する。基板は、第１誘電膜２００上にエッチングストップ層２１２及び第１誘電膜２００の下に誘電膜２１８を更に含む。エッチングストップ層２１２は、凹状フィーチャ２０４の形成中に、エッチングを終了させるために用いることができる。エッチングストップ層２１２は、例えば、高比誘電率材料、シリコン窒化物、シリコン酸化物、カーボン又はシリコンを含むことができる。

【0009】

凹状フィーチャ２０４は、例えば、２００ナノメートル未満、１００ナノメートル未満、５０ナノメートル未満、２５ナノメートル未満、２０ナノメートル未満又は１０ナノメートル未満の幅２０７を有することができる。他の実施例において、凹状フィーチャ２０４は、５ナノメートルと１０ナノメートルの間、１０ナノメートルと２０ナノメートルの間、２０ナノメートルと５０ナノメートルの間、５０ナノメートルと１００ナノメートルの間、１００ナノメートルと２００ナノメートルの間、１０ナノメートルと５０ナノメートルの間、又は、１０ナノメートルと１００ナノメートルの間の幅２０７を有することができる。幅２０７は、クリティカルディメンジョン（critical dimension）（ＣＤ）と呼ばれることもできる。凹状フィーチャ２０４は、例えば、２５ナノメートル、５０ナノメートル、１００ナノメートル、２００ナノメートル、又は、２００ナノメートルを超える深さを有することができる。いくつかの実施例において、第１誘電膜２００は、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料又は超低比誘電率材料を含むことができる。いくつかの実施例において、第２誘電膜２０２は、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料又は超低比誘電率材料を含むことができる。一実施例では、隆起した接点は、ＳｉＧｅ又はＳｉＣを含む。

【0010】

第２誘電膜２０２内の凹状フィーチャ２０４は、周知のリソグラフィ及びエッチングプロセスを使用して形成されることができる。図２Ａには示されていないが、パターン化されたマスク層は、フィールド領域２１１上にあり、凹状フィーチャ２０４の開口を確定する。

【0011】

プロセスフロー１は、１０２において、コンフォーマル膜２０８を側壁２０１上及び底部２０３上に堆積させるステップを更に含む。これは、図２Ｂに図式的に示される。一実施形態によれば、コンフォーマル膜２０８は、分子層蒸着（ＡＬＤ）によって、堆積できる。ＡＬＤは、原子レベルの厚さ調節及び優れたコンフォーマル性を有する非常に薄い膜を、高度に（advanced）隆起したフィーチャ及び凹状のフィーチャの上に堆積させることができる。一実施形態によれば、コンフォーマル膜２０８は、金属酸化物膜を含むことができる。金属酸化物膜は、高比誘電率膜でありえる。一実施例では、金属酸化物膜は、ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３及びそれらの組み合わせからなるグループから選択されることができる。しかしながら、他の金属酸化物膜が、用いられることもできる。他の実施形態では、コンフォーマル膜２０８は、金属酸化物膜、金属窒化物膜、金属酸化窒化物膜、金属ケイ酸塩膜及びそれらの組み合わせからなるグループから選択されることができる。

【0012】

一実施例において、コンフォーマル膜２０８は金属酸化物膜を含み、金属酸化物膜は、ＡＬＤを使用して、ａ）基板を収容するプロセスチャンバ内に金属含有前駆体をパルシングするステップ、ｂ）プロセスチャンバを不活性ガスでパージングするステップ、ｃ）プロセスチャンバ内に酸素含有前駆体をパージングするステップ、ｄ）プロセスチャンバを不活性ガスでパージングするステップ、及び、ａ）−ｄ）を少なくとも１回繰り返すステップ、により堆積される。

【0013】

コンフォーマル膜２０８の厚さは、ａ）凹状フィーチャ２０４から残留物を除去するために行われるクリーニングプロセスの間、及び／又は、ｂ）エッチングストップ層２１２及び第１誘電膜２００のエッチングの間、側壁２０１のエッチングに対する十分な保護を提供するように選択されることができる。いくつかの実施例において、コンフォーマル膜２０８の厚さは、１０ナノメートル以下、５ナノメートル以下、４ナノメートル以下、１ナノメートルと２ナノメートルの間、２ナノメートルと４ナノメートルの間、４ナノメートルと６ナノメートルの間、６ナノメートルと８ナノメートルの間、又は、２ナノメートルと６ナノメートルの間、でありえる。側壁２０１上のコンフォーマル膜２０８の存在は、凹状フィーチャ２０４の幅２０７を幅２０９に低下させる。しかしながら、コンフォーマル膜２０８はほんの数ｎｍの厚さなので、幅の変化は比較的小さくできる。

【0014】

プロセスフロー１は、１０４で、第１異方性エッチングプロセスにおいて、底部２０３からコンフォーマル膜２０８を除去するステップを更に含む。ここで、残ったコンフォーマル膜は、凹状フィーチャ２０４の側壁２０１上に保護膜２１４を形成する。これは、図２Ｃに概略的に示される。第１異方性のエッチングプロセスは、指向性のドライエッチングプロセスを利用することができ、従って、側壁２０１からより高速で、フィールド領域２１１及び底部２０３からコンフォーマル膜２０８をエッチングする。一実施例において、第１異方性のエッチングプロセスは、デジタル・エッチングプロセス又はプラズマ強化型原子層エッチング（ＰＥＡＬＥ）を含むことができる。一実施形態によれば、第１異方性エッチングプロセスは、ＢＣｌ３ガスとプラズマ励起アルゴンガスへの交互曝露を含むことができる。第１異方性のエッチングプロセスは、底部２０３からコンフォーマル膜２０８を除去した後に、第１誘電薄膜２００内で凹部２０５を形成する。これは、図２Ｃに概略的に示される。

【0015】

方法は、第２異方性エッチングプロセスを用いて、第１誘電膜２００内の隆起した接点２１６まで凹状フィーチャ２０４を拡張するステップを更に含む。保護膜２１４は、第２異方性エッチングプロセス中の側壁２１０のエッチングを防止し又は抑制するために十分な厚さ及びエッチング耐性を有し、クリティカルディメンジョンの損失を防止する。

【0016】

プロセスフロー１は、１０６で、等方性エッチングプロセスにおいて、隆起した接点２１６を収容する空洞２１０を形成するステップを更に含み、ここで、空洞２１０の幅２１１は凹状フィーチャ２０４の幅２０９より大きい。これは、図２Ｅに概略的に示される。一実施例において、等方性エッチング過程は、熱原子層エッチング（ＡＬＥ）を含むことができる。

【0017】

一実施形態によれば、方法は、バリア層２２０を凹状フィーチャ２０４の保護膜２１４上に、及び、空洞２１０の表面に堆積させるステップを更に含むことができる。一実施例において、バリア層２２０は、Ｔｉ層、ＴｉＮ層又はＴｉ層とＴｉＮ層の両方を含むことができる。これは、図２Ｆに概略的に示される。

【0018】

一実施形態によれば、方法は、更に、凹状フィーチャ及び空洞２１０を金属２２２で充填するステップを含み、隆起した接点２１６の周囲をラッピングする。金属は、例えば、タングステン（Ｗ）及び銅（Ｃｕ）からなる群から選択されることができる。これは、図２Ｇに概略的に示される。

【0019】

一実施形態によれば、バリア層を堆積させ、凹状フィーチャを金属２２で充填する前に、保護膜２１４は凹状フィーチャ２０４から除去され得る。一実施形態によれば、保護膜２１４は、ＢＣｌ３ガス及びプラズマ励起アルゴンガスへの曝露を使用して除去されることができる。

【0020】

接点形成中の側壁保護を含むラップアラウンド接点集積方式が、種々の実施形態において、開示された。本発明の実施形態の前述の説明は、例示および説明のために提示されたものである。開示された正確な形態を網羅すること又は本発明を開示された正確な形態に限定することを意図するものではない。この説明および以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されるべきではない。当業者であれば、上記教示に照らして多くの修正および変形が可能であることを理解できる。当業者は、図面に示された様々な構成要素の様々な均等な組み合わせおよび置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明によって、ではなく、添付の特許請求の範囲により限定されることが意図される。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】