特許 6393936 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6393936

(24)【登録日】2018年9月7日

(45)【発行日】2018年9月26日

(54)【発明の名称】薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20180913BHJP

   H01L 21/336 20060101ALI20180913BHJP

   H01L 51/05 20060101ALI20180913BHJP

   H01L 21/288 20060101ALI20180913BHJP

   H01L 21/28 20060101ALI20180913BHJP

【ＦＩ】

   H01L29/78 616S

   H01L29/78 618B

   H01L29/78 616K

   H01L29/28 100A

   H01L21/288 Z

   H01L21/28 301B

   H01L21/28 301R

【請求項の数】5

【全頁数】17

(21)【出願番号】特願2014-181412(P2014-181412)

(22)【出願日】2014年9月5日

(65)【公開番号】特開2016-58443(P2016-58443A)

(43)【公開日】2016年4月21日

【審査請求日】2017年7月7日

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２５年度、独立行政法人科学技術振興機構、研究成果展開事業 研究成果最適展開支援プログラム「課題名：電極形状制御による低電圧駆動・高精細・高性能印刷有機デバイスの実現」に係る委託研究、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000002886

【氏名又は名称】ＤＩＣ株式会社

(73)【特許権者】

【識別番号】304036754

【氏名又は名称】国立大学法人山形大学

(74)【代理人】

【識別番号】100064908

【弁理士】

【氏名又は名称】志賀 正武

(74)【代理人】

【識別番号】100108578

【弁理士】

【氏名又は名称】高橋 詔男

(74)【代理人】

【識別番号】100089037

【弁理士】

【氏名又は名称】渡邊 隆

(74)【代理人】

【識別番号】100094400

【弁理士】

【氏名又は名称】鈴木 三義

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(72)【発明者】

【氏名】岡本 朋子

(72)【発明者】

【氏名】矢次 健一

(72)【発明者】

【氏名】片山 嘉則

(72)【発明者】

【氏名】福田 憲二郎

(72)【発明者】

【氏名】熊木 大介

(72)【発明者】

【氏名】時任 静士

【審査官】 岩本 勉

(56)【参考文献】

【文献】 特開２０１２−０５４５４４（ＪＰ，Ａ）

【文献】 特開２０１１−２３３８７７（ＪＰ，Ａ）

【文献】 特開２００８−２４４３６２（ＪＰ，Ａ）

【文献】 特開２００５−１２６６０８（ＪＰ，Ａ）

【文献】 特開２００８−２６３０３８（ＪＰ，Ａ）

【文献】 国際公開第２０１０／１１３９３１（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１１／０２５０７２４（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１２／００３２１７２（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００８／０２３７５８３（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１２／０１００６６７（ＵＳ，Ａ１）

【文献】 特開２０１４−１４５８３２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２７／２８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ５１／０５

(57)【特許請求の範囲】

【請求項1】

ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離型を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、
前記で得られたソース電極及びドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とをこの順に積層する薄膜トランジスタの製造方法であって、
前記薄膜トランジスタの積層断面において、前記ソース電極及び前記ドレイン電極のうち電極幅が大きい電極における、前記支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ前記半導体層と接する面における電極幅との差が、±１μｍの範囲内にあり、
前記電極における、前記支持体と接する面と対向し、かつ前記半導体層と接する電極幅中の算術平均粗さをＲａとした時、Ｒａ≦１０ｎｍであることを特徴とする、薄膜トランジスタの製造方法。

【請求項2】

前記薄膜トランジスタの積層断面における、前記ソース電極及び前記ドレイン電極の電極厚みが同一であり、かつ前記ソース電極及び前記ドレイン電極の電極厚みが、いずれも１００ｎｍ以下である、請求項１記載の薄膜トランジスタの製造方法。

【請求項3】

前記ソース電極と前記ドレイン電極の間のチャネル長をＬとした時、Ｌ≦７μｍである、請求項１記載の薄膜トランジスタの製造方法。

【請求項4】

前記半導体層が有機半導体からなる、請求項１記載の薄膜トランジスタの製造方法。

【請求項5】

請求項１記載の薄膜トランジスタを製造する工程と、そこで得られた複数個の薄膜トランジスタを集積化する工程を含む、トランジスタアレイの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタ及びその製造方法、並びにトランジスタアレイ及びその製造方法に関する。

【背景技術】

【0002】

ソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されたトランジスタは、液晶ディスプレイ、電子ペーパー、エレクトロルミネッセンス（ＥＬ）表示装置、ＲＦ−ＩＤタグ等への活用が期待されている。

【0003】

これら用途に向けたトランジスタは、従来、電極や半導体層を、蒸着やスパッタリングの様なドライプロセスの形成工程を経て製造されてきた。近年、トランジスタの高密度化、小型化、生産性向上がより強く求められる様になっており、蒸着法等を採用した場合に必須となる、大掛かりで高価な真空設備が不要なトランジスタの製造方法が検討されてきた。最近では、より低温で作業が可能であるためエネルギー消費を抑制し、生産性を高めることもでき、かつ、より高密度化及び小型化が可能な、印刷法等のウエットプロセスが注目を浴びている。

【0004】

この様なウエットプロセスとしては、例えば、図１に示すようなボトムゲートボトムコンタクト型（ＢＧＢＣ型）構造を有するトランジスタの製造方法として、ポリカーボネートフィルム上に、ナノ銀インクをスピンコート塗布し焼成してゲート電極を形成し；ゲート電極上にゲート絶縁層を形成し；ゲート絶縁層上にナノ銀インクを凸版反転印刷により、ソース電極及びドレイン電極に対応する画線部を形成し；該画線部を焼成してソース電極及びドレイン電極を形成し；更にソース電極及びドレイン電極上に半導体層を形成する方法が知られている（特許文献１参照）。

【0005】

しかしながら、特許文献１に記載された、ウエットプロセスで得られたＢＧＢＣ型構造を有するトランジスタは、ソース・ドレイン電極と半導体のチャネル形成部との接触面積が小さいことに起因して電荷注入効率が悪く、電界効果移動度が不十分である、電界効果移動度のバラツキが大きい等の問題があった。

【0006】

そのため、トップゲートボトムコンタクト構造（ＴＧＢＣ型）の様なスタガ構造を有するトランジスタの製造方法が、種々検討されている。トップゲート型構造を有するトランジスタは、ソース電極等が所定の厚みを持って、一方の面が支持体と接すると共に、もう一方の面が半導体層と接する構造であり、キャリアはソース電極から有機半導体のバルク内を流れ、次にチャネル形成部が存在するゲート絶縁層と半導体との界面を流れ、次に半導体のバルク内を流れてドレイン電極に至る。そのため半導体のバルクの抵抗値がトランジスタ特性を低下させる一因となり、半導体層の膜厚や結晶の均一性が重要である。ソース電極等の厚み方向の、支持体に接する方の界面での形状と、半導体層に接する界面での形状とが両者で相違していると、均一な半導体層が形成できずトランジスタ特性に悪影響を及ぼす恐れがある。また同様に、ソース電極等の半導体層に接する界面に微細な凹凸があると、トランジスタ製造に当たって、各層の積層を行う際に応力がかかることで、このソース電極等の凹凸のうちの凸部が部分的に半導体層に食い込んでしまったり、半導体層を突き破って絶縁体層に到達しまったりして、やはり適切にトランジスタが作動しない恐れがあった。
しかしながら、ソース電極或いはドレイン電極が、トランジスタ中の断面構造や界面状態として、どの様な条件を満足するべきかについては、充分な検討が行われていないのが実状である。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】国際公開第２０１０／０１０７９１号

【発明の概要】

【発明が解決しようとする課題】

【0008】

そこで、本発明が解決しようとする課題は、ボトムゲート型構造を有するトランジスタよりも高性能を発揮することができる、上記した様な不具合が発生しない高い信頼性のトップゲートボトムコンタクト型構造を有するトランジスタを得ることにある。

【課題を解決するための手段】

【0009】

本発明者らは上記課題を解決すべく、鋭意研究の結果、ソース電極及びドレイン電極の断面形状と、その半導体層と接する界面状態を、特定の状態に制御することで、上記課題を解決できることを見出し、本発明を完成するに至った。

【0010】

すなわち本発明は、ソース電極及びドレイン電極、半導体層、絶縁体層、並びに導電体からなるゲート電極がこの順で積層された薄膜トランジスタであって、前記薄膜トランジスタの積層断面において、前記ソース電極及び前記ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面の電極幅との差が±１μｍの範囲内にあり、前記電極における、支持体と接する面と対向し、かつ半導体層と接する面における電極幅中の算術表面粗さをＲａとした時、Ｒａ≦１０ｎｍであることを特徴とする薄膜トランジスタを提供する。
また本発明は、ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離形性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、ソース電極及びドレイン電極を形成する工程を含み、かつ、前記で得られたソース電極及びドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とをこの順に積層する薄膜トランジスタの製造方法において、得られた薄膜トランジスタの積層断面において、焼成後に、導電体からなるソース電極及び同ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面における電極幅との差が±１μｍの範囲内となり、かつ、前記電極における、支持体と接する面と対向し、かつ半導体層と接する面における電極幅中の算術表面粗さをＲａとした時、Ｒａ≦１０ｎｍとなる様に前記インキ画線部を設けることを特徴とする薄膜トランジスタの製造方法を提供する。

【発明の効果】

【0011】

本発明の薄膜トランジスタによれば、ソース電極等の厚み方向の、支持体に接する方の界面での形状と、半導体層に接する界面での形状とが同一であり、かつソース電極等の半導体層に接する界面が平滑であると、上記した不具合が無い、常に適切に作動する、信頼性に優れた薄膜トランジスタとすることできるという格別顕著な技術的効果を奏する。
また本発明の薄膜トランジスタによれば、印刷を用いてソース電極等を形成するので、信頼性に優れた薄膜トランジスタを生産性高く製造できるという格別顕著な技術的効果を奏する。

【図面の簡単な説明】

【0012】

【図1】ＢＧＢＣ型トランジスタの断面図である。

【図2】ＴＧＢＣ型トランジスタの断面図である。

【図3】チャネル長Ｌと電極厚みを説明する図である。

【図4】支持体と接する面の電極幅Ａ１と、半導体層と接する面の電極幅Ａ２とを説明する図である。

【発明を実施するための形態】

【0013】

本発明は、少なくとも、支持体、ソース電極及びドレイン電極、半導体層、絶縁体層、並びに導電体からなるゲート電極がこの順で積層された薄膜トランジスタであって、前記薄膜トランジスタの積層断面において、前記ソース電極及び前記ドレイン電極のうち電極幅が大きい電極における、支持体と接する面の電極幅と、前記支持体と接する面と対向し、かつ半導体層と接する面における電極幅との差が、±１μｍの範囲内にあり、前記電極における、支持体と接する面と対向し、かつ半導体層と接する電極幅中の算術平均粗さをＲａとした時、Ｒａ≦１０ｎｍであることを特徴とする薄膜トランジスタに関する。

【0014】

本発明において薄膜トランジスタとは、ソース電極及びドレイン電極と、半導体層、絶縁体層、並びに導電体からなるゲート電極がこの順に積層されたトランジスタである。薄膜トランジスタは、通常、支持体を含めない厚さが０．２〜３μｍである。

【0015】

この様な本発明における薄膜トランジスタは、導電体からなるソース電極及び同ドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とを、トランジスタの機能が発現し、かつ上記ＴＧＢＣ型の積層構造となる様に、任意の順序で積層することで容易に製造することができる。

【0016】

なお、本発明の特徴は、薄膜トランジスタの積層断面における、ソース電極及びドレイン電極の断面形状と、その半導体層と接する界面状態を、特定の状態に制御することにある。

【0017】

本発明の薄膜トランジスタに適用できる支持体に制限は無く、例えば、シリコン、絶縁層となるよう表面を酸化シリコン化した熱酸化膜シリコン、ガラス、絶縁層を形成したステンレス等の金属薄板；ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、液晶ポリマー（ＬＣＰ）、ポリパラキシリレン、セルロース等のプラスチックフィルム；これらプラスチックフィルムにガスバリヤー層、ハードコート層を付与した複合フィルム等が使用できる。なかでも、トランジスタのフレキシブル化の観点から、支持体としてはプラスチックフィルムを好適に使用できる。また上記支持体の厚みに制限はないが、柔軟性や軽量化の点で、厚さが１５０μｍ以下であることが好ましい。

【0018】

本発明の薄膜トランジスタは、ソース電極及びドレイン電極を形成するために任意の方法が採用し得るが、例えば、蒸着法の様な乾式法や、各種印刷法の様な湿式法を採用することができる。なかでも、高精細かつ高平滑な電極が容易に得られる点で、導電体からなるソース電極及びドレイン電極に対応するインキ画線部が設けられた、離形性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成させることが好ましい。
以下、「導電体からなるソース電極及びドレイン電極に対応するインキ画線部が設けられた、離形性を有する被転写部材」を「インキ画線部形設被転写部材」と言い、「ソース電極及びドレイン電極に対応するインキ画線部」を、「電極形成用インキ画線部」と言うことがある。

【0019】

上記した転写印刷によりソース電極及びドレイン電極を形成する方法は、蒸着等の乾式によりソース電極及びドレイン電極を得る方法に比べて、高価な真空装置が必要なく、設備投資も含めた生産コストの劇的な低減が可能となる。しかも上記した転写印刷法は、スクリーン印刷法よりも厚みの薄く、かつライン・アンド・スペース（Ｌ／Ｓ）のピッチの狭い高精細な電極を容易に得られる上、液滴を連続的に飛翔させて電極を形成させるインクジェット印刷法よりも、積層断面で見た際に、ソース電極及びドレイン電極の断面をより一定な矩形とすることができる。また、プロセスの低温化が可能であり、また支持体としてプラスチック基板を用いることができることから、ユビキタス時代の必須アイテムとして、すなわち、フレキシブル性及び低コストの実現の上で好ましい。

【0020】

本発明の上記した様な印刷方法に代表される、湿式でソース電極及びドレイン電極を形成する薄膜トランジスタの製造方法では、上記画線部は、焼成することで導電体を形成するインク（以下、「導電性インク」という）から形成される。本発明で用いる導電性インクとしては、公知慣用のインクがいずれも使用できるが、例えば、導電性金属粒子や導電性高分子などの導電性材料を溶媒（分散媒）に溶解又は分散させたインクを用いることができる。

【0021】

導電性金属粒子としては、例えば、金、銀、銅、ニッケル、亜鉛、アルミニウム、カルシウム、マグネシウム、鉄、白金、パラジウム、スズ、クロム、鉛、等の金属粒子や、銀／パラジウム等のこれら金属の合金；酸化銀、有機銀、有機金等の比較的低温で熱分化して導電性金属を与える熱分解性金属化合物；酸化亜鉛（ＺｎＯ）、酸化インジュウムスズ（ＩＴＯ）等の導電性金属酸化物粒子等を用いることができる。
導電性高分子としては、例えば、ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン等も用いることができる。さらにカーボンナノチューブ等の炭素系の導電材料を用いることができる。

【0022】

溶媒（分散媒）の種類は、特に制限はないが、導電性材料を溶解または分散できる水又は有機溶剤を適宜選択できる。具体的には、例えば、水；脂肪族炭化水素系、芳香族炭化水素系、アルコール系、ケトン系、エーテル系、エステル系などの各種有機溶剤及びこれら分子内水素の一部又は全部をフッ素化したものが使用できる。これらは、一種のみで用いてもよく、二種以上を併用することもできる。

【0023】

導電性インクには、前記導電性材料や溶媒（分散媒）の他、必要に応じて、樹脂等のバインダー成分、酸化防止剤、皮膜形成促進のための各種触媒、シリコーン系界面活性剤、フッ素系界面活性剤の様な各種界面活性剤、レベリング剤、離型促進剤等を添加できる。

【0024】

導電性インクは、オキセタン化合物、エポキシ化合物、ビニルエーテル化合物の様なカチオン重合性化合物や、ビニル基や（メタ）アクリロイル基を含有する化合物の様なラジカル重合性化合物を混合して、熱硬化性インクとしたりすることもでき、紫外線や電子線の様な活性エネルギー線硬化性インクとすることもできる。しかしながら、この様な重合性化合物は、重合後に、膨張収縮して体積変化を起こしうることから、非重合性化合物を用いることが好ましい。

【0025】

上記導電性材料としては、より狭い線幅で任意の画線を形成でき、かつ、より低温での焼成で導電体を形成できることから、ｎｍオーダーの導電性材料の粒子を用いることが好ましい。

【0026】

この様なｎｍオーダーの導電性金属粒子を用いてインクを調製するに当たっては、室温付近では比較的安定であるが、１５０℃以下といった比較的低温での焼成で導電体を形成できる、バインダー成分で被覆された導電性金属粒子を用いることが好ましい。バインダー成分は導電性金属粒子の保護材または分散剤として機能するものであっても良い。この様なバインダー成分として用いることができる材料としては、上記した様な硬化性が無い熱可塑性樹脂が好ましく、例えば、直鎖状又は分岐状のポリエチレンイミン、同ポリエチレンイミン−ポリアルキレングリコール共重合体、これらのＮ−オキシド化誘導体、これらのＮ−アセチル化誘導体、ポリビニル−２−ピロリドンの様なカチオン系樹脂や、ポリアルキレングルコールモノ（メタ）アクリレート／（メタ）アクリロイルオキシアルキルアシッドホスフェート共重合体の様なアニオン系樹脂、アルカンチオール類、アルキルアミン類を挙げることができる。

【0027】

導電性インクとしては、例えば、粒子系が揃うように工夫された処方によって製造されたものや、遠心分離や濾過を行って粗大粒子が除去されたものを用いることが、後記するソース電極及びドレイン電極の半導体層側界面を平滑にする上で好ましい。

【0028】

本発明の薄膜トランジスタの製造方法としては、上記した通りインキ画線部形設被転写部材を用いて、支持体に転写印刷を行い、転写された画線部を焼成するため、この工程を連続して遂行するのに適した導電性インクを用いることが好ましい。

【0029】

インキ画線部形設被転写部材を用いて、支持体に転写印刷する方法としては、例えば、グラビアオフセット印刷法と、凸版反転印刷法とが挙げられる。

【0030】

グラビアオフセット印刷法は、ソース電極及びドレイン電極の画線に対応する（俄然と同じパターンを有する）凹部が形成されたグラビア版と、離形性を有する被転写部材とが用いられ、グラビア版の凹部に導電性インクを充填する工程と、凹部に充填された導電性インクを離形性を有する被転写部材の表面に転移してインキ画線部形設被転写部材を得る工程と、当該被転写部材に移ったインキ画線部を基板等の支持体に転写する工程とを備えた印刷方法である。

【0031】

一方、凸版反転印刷法は、ソース電極及びドレイン電極の反転パターンに対応する凸部が形成された凸版と、離形性を有する被転写部材とが用いられる。導電性インクを該被転写部材の表面全面に塗布する工程と、当該凸版を、当該被転写部材上の塗布された導電性インク面に押圧して、ソース電極及びドレイン電極の反転パターンに対応するインキ部分を凸版上に転移・除去する工程と、凸版で押圧された反転パターンが除去されることにより、ソース電極及びドレイン電極に対応するインキ画線部が形成された被転写部材を用いて、基板等の支持体上に転写印刷をする工程と、を備えた印刷方法である。
すなわち、本方法では、凸版は、所望のインキ画線部の反転パターンの凸部を有する。これにより、ソース電極及びドレイン電極の反転パターンに対応するインキ部分を凸版上に転移することで、凸版で押圧されなかった、ソース電極及びドレイン電極に対応する画線部が被転写部材上に残留する。被転写部材は離形性を有していることから、ソース電極及びドレイン電極に対応する画線が設けられた、離形性を有している被転写部材を、基板等の支持体と接触させることで、支持体に当該画線部が転写される。

【0032】

本発明の薄膜トランジスタの製造方法における、ソース電極及びドレイン電極に対応した導電性インクによる画線部を形成する印刷方法としては、より狭い線幅かつより膜厚が薄いインキ画線部が形成できることから、グラビアオフセット印刷法に比べれば、凸版反転印刷法の方が好ましい。

【0033】

ソース電極及びドレイン電極に対応した導電性インクによる画線部は、例えば、オーブンで加熱する、遠赤外線を照射して焼成する等により、導電体からなるソース電極及び同ドレイン電極を形成する。この焼成により導電性インクに含有された揮発性成分は、導電体から除去される。バインダー成分が分解する場合には、バインダー成分も形成された導電体中から消失する。しかしながら、導電性材料に比べてバインダー成分が極少量である場合には、焼成前後で、導電性インクの画線部と、焼成後に得られる導電体の画線部とで、画線部の膜厚や形状には変化が起こらない。焼成前後で、画線部の膜厚減少や形状変化が大きいと見込まれる場合には、これらの変化を見込んで、インキ画線部をより厚膜で形成する、版形状を変更する等することで、導電体として意図した膜厚かつ形状のソース電極及びドレイン電極を得ることができる。

【0034】

本発明の薄膜トランジスタは、積層断面における、導電体からなるソース電極及び同ドレイン電極のうち、少なくとも、電極幅が大きい方の一方の電極における、支持体と接する面における電極幅と、前記電極における、支持体と接する面と対向し、かつ半導体層と接する面における電極幅とが、同一ないしは両電極幅の差が小さく、半導体層と接する面における表面が平滑であることが最大の特徴である。

【0035】

図２に示す通り、ＴＧＢＣ型薄膜トランジスタは、支持体１上に、ソース電極４及びドレイン電極４を有し、適切にこれらの電極が形成されれば、いずれの電極の積層断面も四角形となる。図３では、電極厚さ（電極厚み）に対して電極幅を充分に大きく、ソース電極の電極幅よりドレイン電極の電極幅が大きい薄膜トランジスタの部分断面図を示している。このとき、図４の様に、ドレイン電極の、支持体と接する面における電極幅Ａ１（前記四角形における下底）と、半導体層と接する面における電極幅Ａ２（同じく上底）とが同一であり、かつ、四角形の電極の上底端部から下底端部に引くことができる仮想線（電極の厚みに相当する、四角形の側辺）が、支持体に対して鉛直であれば、この電極の積層断面は長方形となる。これが、理想的な電極の積層断面である。しかしながら、積層断面をこの様な理想的な形状とすることは難しく、何等かの要因で、それは、下底より上底が短い台形や、上底のより下底が短い逆台形となることもある。

【0036】

つまり本発明において、積層断面の形状が、支持体と接する面における電極幅Ａ１と、半導体層と接する面における電極幅Ａ２との差が±１μｍの範囲内にあるとは、当該ソース電極及びドレイン電極の積層断面が、長方形又は略長方形であることを意味する。

【0037】

また薄膜トランジスタでは、半導体層と接する面における表面が平滑であることが、優れたトランジスタ特性を発現する上で重要である。半導体と接する面は、上記と同様に積層断面で説明すると、四角形の上底に相当しており、この上底が乱れていたり、突起物があったりすると、電極が絶縁体層に食い込んでしまうことから、適切なトランジスタ特性を発現することができない。

【0038】

本発明の薄膜トランジスタにおいては、半導体層と接する面における、電極幅Ａ２中の算術平均粗さをＲａとした時、Ｒａ≦１０ｎｍであるとは、半導体層と接する面における表面が平滑であることを意味する。算術平均粗さＲａとは、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜取り部分の平均線の方向にX軸を、縦倍率の方向にY軸を取り、粗さ曲線をｙ＝ｆ(χ)で表したときに、以下の特定式によって求められる値をナノメートル(ｎm)で表したものをいう。このＲａは、JIS B 0601(1994)、JIS B 0031(1994)に詳細に規定されている。以下の式において英小文字ｌは、本発明における、半導体層と接する面における電極幅Ａ２を表す。

【0039】

この様な算術平均粗さは、当該ソース電極又はドレイン電極の半導体層を積層する側の表面を対象に、例えば、原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；通称ＡＦＭ）、例えば、日本ビーコ株式会社製Ｎａｎｏ Ｓｃｏｐｅ ＩＩＩａといった装置を用いて、容易に求めることができる。この算術平均粗さは、例えば、図２で説明すれば、その図面手前方向から奥行方向の、ソース電極及びドレイン電極の半導体層と接する面を対象として、任意の断面線を跨ぐ様に、５×５μｍ角の範囲を設定して、その範囲で測定することで求めることが出来る。任意の断面線を跨ぐ様に、５×５μｍ角の範囲を複数設定して、同様にそれぞれの範囲で測定を行うことで、算術平均粗さの分布を求めることが出来る。範囲を複数設定して測定を行った場合は、それぞれの範囲で測定された各算術平均粗さの平均値を、電極幅における算術平均粗さとして取り扱うことが出来る。

【0040】

【数1】

【0041】

ソース電極及びドレイン電極を、例えば、前記した凸版反転印刷法で得る場合には、離型性を有する被転写部材として、その離型性を有する側の表面の算術平均粗さが出来るだけ小さいものを用いることが好ましい。これら電極の形成に凸版反転印刷法を採用した場合、離型性を有する被転写部材の離型性を有する表面に、半導体層に接する、ソース電極及びドレイン電極に対応するインキ画線部が設けられることから、この離型性を有する表面の性状が、半導体層に面したソース電極及びドレイン電極の表面の性状に大きな影響を及ぼす。この様な観点から、離型性を有する被転写部材の離型性を有する表面は、上記したのと同様に、Ｒａ≦１０ｎｍ、中でも、Ｒａ≦１０ｎｍであってかつ電極幅に期待するよりも、より小さい算術平均粗さ、具体的にはＲａ＝０．５〜２ｎｍを有する、離型性を有する表面を持った被転写部材を用いることが好ましい。尚、被転写部材の離型性を有する側の表面の算術平均粗さは、上記した方法と同様に測定することが出来る。

【0042】

ソース電極及びドレイン電極は、少なくともその一方が、支持体と接する面における電極幅Ａ１と、半導体層と接する面における電極幅Ａ２との差が±１μｍの範囲内にあり、かつ半導体層と接する面における電極幅Ａ２中の算術平均粗さをＲａとした時、Ｒａ≦１０ｎｍであることがトランジスタ特性を得る上で好ましく、より好ましくはＲａ≦５ｎｍであるが、ソース電極とドレイン電極の両方について、いずれも上記要件を満足させることで、得られるトランジスタ特性が最適なものとなる。

【0043】

尚、上記同様に、ソース電極及びドレイン電極を、例えば、前記した凸版反転印刷法で得る場合には、ソース電極やドレイン電極の、支持体と接する面における電極幅Ａ１と、半導体層と接する面における電極幅Ａ２との差が無い又は小さいものとするには、導電性インクを、離型性を有する被転写部材の離型性の表面の全面に、どこの断面をとっても同一のインキ膜厚となる様に均一に塗布すると共に、凸状の鋭角部分（エッジ）の精度に優れた凸版を用いることで、支持体と電極とが接する部分の角度と、半導体と電極とが接する部分の角度とを同一とすることができ、電極厚みが均一で、電極幅Ａ１と電極幅Ａ２とを同一にすることが出来る。インキ膜厚が均一となる様に塗布するために、例えば、ダイコーターやスリットコーターを用いることができ、凸状の鋭角部分（エッジ）の精度に優れた凸版を得るためには、例えば、ガラスのドライエッチングまたはウエットエッチングにより得たガラス凸版を用いることが出来る。

【0044】

尚、一般的には、ソース電極とドレイン電極とはどちらの電極幅も同一となるように設計される。しかしながら、両者の電極幅が異なる場合、本発明では、どちらかの大きい方の電極をもって、支持体と接する面における電極幅Ａ１と、半導体層と接する面における電極幅Ａ２を測定する。

【0045】

図３の通り、ソース電極とドレイン電極との最短距離はチャネル長Ｌと呼ばれており、このチャネル長は、必要とされる周波数応答性を考慮して、例えば、３０μｍ以下から任意に選択することができる。高速応答性に優れた集積回路等を得るには、チャネル長Ｌ≦７μｍといった極めて短いチャネル長、好ましくはチャネル長Ｌ≦５μｍ、特に好ましくは１〜３μｍとなる様にソース電極とドレイン電極とを設けることが好ましい。

【0046】

導電性インクを用いて、インキ画線部形設被転写部材を用いて支持体に転写印刷し、電極形成用インキ画線部を形成する上記方法によれば、薄膜トランジスタの、焼成後の、積層断面ばかりでなく、積層断面手前から奥行方向の界面全体で見た場合であっても、ソース電極及びドレイン電極の表面平滑性に優れ、それらの電極厚みがどこの積層断面においても同一となり、かつ極めて薄い膜厚のソース電極及びドレイン電極を形成することが極めて容易となる。

【0047】

また、インキ画線部形設被転写部材を用いて、支持体に転写印刷し、電極形成用インキ画線部を形成する上記方法によれば、薄膜トランジスタの積層断面における、採用した電極幅が厚み方向で相違することがなく、転写異常のない、積層断面で四角形の電極形状を持ったソース電極及びドレイン電極が得られる。このようなソース電極及びドレイン電極を有することにより、上層の半導体層の膜厚や結晶の均一性が向上し、薄膜トランジスタとして駆動した際に、電界効果移動度や閾値電圧のバラツキがより少ない薄膜トランジスタを得ることが容易となる。このような薄膜トランジスタを得るためのソース電極及びドレイン電極の厚みは、１００ｎｍ以下が好ましく、より好ましくは３０〜８０ｎｍである。

【0048】

具体的には、例えば、ソース電極及びドレイン電極の電極厚みが同一であり、そのいずれもが電極厚さに対して電極幅が充分に大きく、凹型、凸型といった異常のない、長方形乃至は略長方形の適正な電極形状のソース電極及びドレイン電極が容易に得られる。その結果、高速応答性に優れた集積回路等を得るのに最適であるばかりでなく、更に薄膜のトランジスタを得ることが可能となる。この様な優れた特徴は、スクリーン印刷法やインクジェット印刷法の様な、従来の印刷方法では到底達し得ない、上記した転写印刷の特徴である。また、蒸着法の様な乾式法では真空蒸着に多大な時間を要するため、転写印刷を活用する本発明の製造方法による薄膜トランジスタの優れた生産性は、より顕著に発現する。

【0049】

また、本発明の薄膜トランジスタのソース及びドレイン電極上に、少なくともソース及びドレイン電極の一部を囲うように形成された隔壁層を設けることで、チャネル上の半導体層の成膜領域を限定し、素子毎のソース及びドレイン電極と半導体層のオーバーラップ幅のバラツキを抑えることができる。オーバーラップ幅のバラツキを抑制することで、薄膜トランジスタとして駆動した際には、電界効果移動度や閾値電圧のバラツキがより少ない薄膜トランジスタを得ることができる。特に、半導体層をウエットプロセスで成膜する場合には、半導体インクがソース及びドレイン電極上で不均一に濡れ広がりやすい場合もあるため、半導体層の成膜前に予め隔壁層を設けておくことが好ましい。

【0050】

上記の隔壁層に用いられる材料としては、絶縁性を有する材料を含んでいれば制限はなく、公知慣用の有機、無機材料を用いることができるが、隔壁層として機能させた際に半導体層の成膜領域を制御しやすい点で、撥液性の材料が好ましい。また、隔壁層の形成方法としては任意の方法を採用し得るが、隔壁層に対応するインキ画線部が設けられた、離形性を有する被転写部材をソース及びドレイン電極が形成された支持体に転写印刷して形成する方法が、高精細な隔壁層が得られる点で好ましい。

【0051】

本発明の薄膜トランジスタのソース及びドレイン電極は必要に応じて表面処理をすることで、半導体層への電荷注入効率を向上させることができる。表面処理材料としては、例えば、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、トリフルオロベンゼンチオール、ビフェニルチオール、フルオレンチオール、ニトロベンゼンチオール、２−メルカプト−５−ニトロベンズイミダゾール、パーフルオロデカンチオール、４−トリフルオロメチル−２，３，５，６−テトラフルオロチオフェノール、５−クロロ−２−メルカプトベンゾイミダゾール等のチオール化合物；ジフェニルジスルフィド等のジスルフィド化合物；ジフェニルスルフィド等のスルフィド化合物；長鎖フルオロアルキルシラン等のシランカップリング剤；モリブデン酸化物、バナジウム酸化物、タングステン酸化物、レニウム酸化物等の金属酸化物などを使用することができる。中でも電極表面と化学的に結合可能な官能基を有するものが好ましい。

【0052】

薄膜トランジスタのソース及びドレイン電極の表面処理方法としては、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができるが、製造コストの劇的な低減が期待できる点で、スピンコート法、バーコート法、スリットコート法、ディップコート法、スプレーコート法、ディスペンサー法、インクジェット法等のウエットプロセスが好ましい。

【0053】

上記の様にして得られた、前記で得られたソース電極及び同ドレイン電極に対して、半導体層、絶縁体層、導電体からなるゲート電極とを、ＴＧＢＣ型トランジスタとして機能する様に、任意の方法で積層することで、薄膜トランジスタとすることができる。

【0054】

薄膜トランジスタの半導体層に用いられる半導体材料としては、有機、無機の半導体材料が適用できる。有機半導体材料としては、例えば、低分子有機半導体として、フタロシアニン誘導体、ポリフィリン誘導体、ナフタレンテトラカルボン酸ジイミド誘導体、フラーレン誘導体、ペンタセンおよびペンタセントリイソプロピルシリル（ＴＩＰＳ）ペンタセン等のアセン系化合物、各種ペンタセン前駆体、アントラセン、ペリレン、ピレン、フェナントレン、コロネン等の多環芳香族化合物およびその誘導体、オリゴチオフェンおよびその誘導体、チアゾール誘導体、フラーレン誘導体、ジナフトチオフェン系化合物、カーボンナノチューブ等の炭素系化合物、その他、ベンゾチエノベンゾチオフェン等のチオフェン、フェニレン、ビニレン等を組み合わせた各種低分子半導体の一種以上およびこれら共重合体が好適に使用できる。

【0055】

また、高分子化合物として、ポリチオフェン、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ＰＱＴ−１２等のポリチオフェン系高分子、Ｂ１０ＴＴＴ、ＰＢ１２ＴＴＴ、ＰＢ１４ＴＴＴ等のチオフェン−チエノチオフェン共重合体、Ｆ８Ｔ２等のフルオレン系高分子、その他、パラフェニレンビニレン等のフェニレンビニレン系高分子、ポリトリアリールアミン等のアリールアミン系高分子等が好適に使用できる。また、これら有機半導体材料に加え、加熱処理やＥＢ、Ｘｅフラッシュランプ等のエネルギー線照射により無機半導体へと改質可能な溶液溶解性のＳｉ半導体前駆体、ＩＧＺＯ、ＹＧＺＯ，ＺｎＯ等の酸化物半導体の前駆対等が適用できる。

【0056】

薄膜トランジスタの半導体層に用いられる半導体材料としては、より低温かつ簡便に半導体層を形成することができたり、取扱いが容易である点で、無機半導体よりも有機半導体の方が好ましい。有機半導体の中でも、自己凝集性が高く、結晶構造を取り易いものが、より優れたトランジスタ特性を発揮することができるので好ましい。

【0057】

有機及び無機半導体材料のインク化に適用可能な溶剤は、常温もしくは多少の加熱で該半導体材料を溶解でき、適度の揮発性を有し、溶剤揮発後に有機半導体薄膜を形成できればよく、例えば、トルエン、キシレン、クロロホルム、クロロベンゼン類、シクロヘキシルベンゼン、テトラリン、Ｎ−メチル−２−ピロリドン、ジメチルスルホキシド、イソホロン、スルホラン、テトラヒドロフラン、メシチレン、アニソール、ナフタレン誘導体、ベンゾニトリル、アミルベンゼン、γブチルラクトン、アセトン、メチルエチルケトン等の有機溶剤を用いることができる。

【0058】

また、これら溶液にインク特性の向上を目的として、ポリスチレン、ポリメチルメタクリレート等のポリマーやシリコーン系やフッ素系の界面活性剤等の表面エネルギー調整剤を添加することもできる。特に結晶性半導体溶液へのフッ素系界面活性剤は、インク特性の向上効果のみならず、インクの乾燥により形成した半導体膜の特性、例えば薄膜トランジスタの移動度の向上等が期待できることから、好適に使用できる。

【0059】

薄膜トランジスタの絶縁体層に用いられる絶縁体材料としては、絶縁性を有する材料を含んでいれば制限はなく、例えば、ポリパラキシリレン樹脂、ポリスチレン樹脂、ポリカーボネート樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、ポリアクリロニトリル系樹脂、メタクリル系樹脂、ポリ塩化ビニリデン系樹脂、フッ素系樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリビニルピロリドン系樹脂、ポリシアネート樹脂、ポリオレフィン樹脂、ポリテルペン樹脂、ポリフッ化ビニリデン、ポリテトラフルオロエチレン等のフッ素系樹脂、（メタ）アクリル樹脂、ジアリルフタレート樹脂、メラミン樹脂、ウレタン樹脂、ポリエステル樹脂、アルキッド樹脂等の有機膜を形成する樹脂や、加水分解および必要に応じて加熱処理により無機皮膜を形成する、シラン化合物、シラザン化合物、マグネシウムアルコキシド化合物、アルミニウムアルコキシド化合物、タンタルアルコキシド化合物、イオン性液体、イオン性ゲルが使用できる。又、これら単体又は２種類以上を併用してもよく、必要に応じてジルコニア、二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物、ＳｒＴｉＯ_３、ＢａＴｉＯ_３等の強誘電性酸化物、窒化珪素、窒化アルミニウム等の窒化物、硫化物、フッ化物等の誘電体微粒子を分散させることができる。

【0060】

絶縁体材料のインク化に適用可能な溶剤に制限はなく、例えば水、炭化水素系、アルコール系、ケトン系、エーテル系、エステル系、グリコールエーテル系、フッ素系などの各種有機溶剤が使用できる。また必要に応じて、酸化防止剤、レベリング剤、離型促進剤、皮膜形成促進のための各種触媒を使用することができる。

【0061】

この半導体層及び後記する絶縁体層、ゲート電極は、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができる。具体的には、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法に代表されるドライプロセスや、以下に例示する様な印刷法等のウエットプロセスが適用できる。特に、ウエットプロセスは、製造コストの劇的な低減が期待できることから本発明の好ましい実施形態である。ウエットプロセスとして、例えば、インクジェット印刷法、スクリーン印刷法、スピンコート法、バーコート法、スリットコート法、ディップコート法、スプレーコート法、グラビア印刷法、フレキソ印刷法、グラビアオフセット印刷法、凸版オフセット印刷法、凸版反転印刷法等が用いられる。

【0062】

印刷法により半導体層を形成させる場合、それに用いる半導体インクは、公知慣用の各種半導体材料を溶媒に溶解又は分散させることにより調製することができる。

【0063】

印刷法により、ゲート絶縁膜の様な絶縁体層を形成させる場合、それに用いる絶縁体インクは、公知慣用の各種絶縁体材料を溶媒に溶解又は分散させることにより調製することができる。

【0064】

絶縁体層表面は、トランジスタ特性の向上のために、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）、オクチルトリクロロシラン（ＯＴＳ−８）、オクタデシルトリクロロシラン、（ＯＴＳ−１８）、ドデシルトリクロロシラン（ＤＴＳ）、フッ素置換オクタトリクロロシラン（ＰＦＯＴＳ）、β−フェネチルトリクロロシラン等の各種シランカップリング剤でＳＡＭ（自己組織膜）処理を行うことができる。

【0065】

また、上記ＳＡＭ処理を行った絶縁体層と半導体層との界面の親和性が不充分である場合には、それを良好にし、トランジスタ特性を向上するために、必要であれば、フッ素系界面活性剤等を用いることができる。

【0066】

印刷法により、ゲート電極を形成させる場合、それに用いる導電性インクとしては、ソース電極及びドレイン電極を形成するために用いることができる、上記各種の導電性材料を含有する導電性インクをいずれも使用できる。ゲート電極と、ソース電極やドレイン電極とは、電極の形成に当たって、異なる導電性材料を用いた導電性インクを組み合わせて使用することもできる。ゲート電極に対応するインキ画線部は、ソース電極及びドレイン電極を形成させるのと同様に焼成を行うことで、導電体からなるゲート電極とすることができる。

【0067】

本発明の薄膜トランジスタの半導体層、絶縁層、ゲート電極の厚みは、特に制限されるものではないが、半導体層の厚みは半導体のバルク抵抗を下げてより優れたトランジスタ特性が得られる点で２０〜１００ｎｍが好ましい。絶縁層の厚みはＯＮ／ＯＦＦ値のバラツキを抑えられる点で５〜１５００ｎｍが好ましい。ゲート電極の厚みは、フレキシブル基材への追従性が良い点で５０〜１０００ｎｍが好ましい。

【0068】

本発明の薄膜トランジスタは必要であれば最上層に保護膜層を形成することができる。保護膜層を設けることで外気の影響を最小限にでき、薄膜トランジスタの電気的特性を安定化することができる。保護膜層に用いられる保護膜材料としては、加熱、光、電子線等により改質処理により、光、酸素、水、イオン等のバリヤー性に優れた膜が形成できるものであれば良く、例えば、上記絶縁体材料と同様の材料が使用できる。保護膜層をウエットプロセスで形成する場合、適用できる溶剤に制限は無く、上記した樹脂を溶解又は分散させるものであれば良い。また必要に応じて、保護膜材料には、シリコーン系およびフッ素系の各種界面活性剤を添加することができる。

【0069】

本発明の薄膜トランジスタは、任意の製造方法で製造することができるが、例えば、ソース電極及びドレイン電極を形成するためのインキ画線部が設けられた、離形性を有する被転写部材を支持体に転写印刷し画線部を焼成して、導電体からなるソース電極及び同ドレイン電極を形成するが、更に、薄膜トランジスタを形成する各層、即ち、半導体層、絶縁体層及びゲート電極の形成をいずれも印刷で行うことにより、より生産性高く、かつ高速応答性に優れた集積回路等が容易に製造できる薄膜トランジスタが得られる。更に、こうして得られた薄膜トランジスタは、複数個を集積化することでトランジスタアレイとすることが出来る。

【実施例】

【0070】

（凸版反転印刷法による電極の作製）
平均粒子径がナノメートルオーダーの銀粒子が均一に液媒体に分散させられた導電性インク（ＤＩＣ株式会社製ＲＡＧＴ−２５、以下、「ナノ粒子銀インク」という）を、フィルム上にシリコーンゴム層を形成した透明ブランケットのシリコーンゴム面にスリットコーターにより均一に塗布し、タックが残る程度に乾燥させた後、ソース電極及びドレイン電極やゲート電極等の所望するパターンのネガパターンを形成した、凸状の鋭角部分（エッジ）の精度に優れた、ガラスのウエットエッチングにより得たガラス凸版を、該ナノ粒子銀インク均一塗布面に押し当てて不要な部分を除去した。ブランケット上に残存したパターンを、所定の大きさにカットした基材上に軽く押し付け、所望するパターンを基材上に転写した。尚、透明ブランケットのシリコーンゴム面全面を対象に、５×５μｍ角の範囲を任意に１０箇所設けて、それらの算術平均粗さを測定したところ、その平均値は０．８ｎｍであった。
（半導体パラメータ特性評価）
以下に示す薄膜トランジスタのテスト素子を作成し、その特性評価を行った。Ｉｄ−Ｖｇ、Ｉｄ−Ｖｄ特性を半導体パラメータ測定装置（ケースレー社製４２００）を用いて測定し、電界効果移動度、ＯＮ／ＯＦＦ値を周知の方法より算出した。

【0071】

（実施例１）
図２に示すＴＧＢＣ構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
（１）ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、チャネル長５μｍ、チャネル幅１０００μｍとなる様にソース電極及びドレイン電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（２）電極の表面処理：ペンタフルオロベンゼンチオールのイソプロピルアルコール３０ｍｍｏｌ／Ｌ溶液中に上記ソース電極及びドレイン電極基板を５分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
（３）半導体層の形成：有機半導体２，８−ジフルオロ−５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェンのメシチレン２重量％溶液に、ポリスチレンを
０．５ｗｔ％添加し、インクジェット法により先に形成したソース電極及びドレイン電極のチャネル上に半導体層を形成した。
（４）絶縁層の形成：ポリパラキシリレン樹脂（日本パリレン社製、商品名パリレン−C）をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ１０００ｎｍの絶縁層を形成した。
（５）ゲート電極の形成：インクジェット用の導電性銀インクを用い、先に形成した絶縁層上にインクジェット印刷法によりゲート電極パターンを形成し、ホットプレート上で１２０℃３０分焼成し、厚さ１５０ｎｍの銀電極を形成した。

【0072】

（比較例１）
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上にスクリーン印刷用の導電性銀インクを用い、電極幅５０μｍ、チャネル長５μｍ、チャネル幅１０００μｍとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部をスクリーン印刷しようとしたが、ソース電極とドレイン電極間で短絡が発生し、電極に断線が観察されたため、支持体に接する面における電極幅７０μｍ、チャネル長５０μｍ、チャネル幅１０００μｍとなる様に変更し、ソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ５μｍの銀電極を形成した。

【0073】

（比較例２）
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上にインクジェット用の導電性銀インクを用い、電極幅５０μｍ、チャネル長５μｍ、チャネル幅１０００μｍとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部をインクジェット印刷しようとしたが、ソース電極とドレイン電極間で短絡が発生し、電極に断線が観察されたため、支持体に接する面における電極幅１００μｍ、チャネル長１００μｍ、チャネル幅１０００μｍとなる様に変更し、ソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で１２０℃３０分焼成し、厚さ１５０ｎｍの銀電極を形成した。

【0074】

（比較例３）
図１に示すＢＧＢＣ構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
（１）ゲート電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、ゲート電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ１５０ｎｍの銀電極を形成した。
（２）絶縁層の形成：ポリパラキシリレン樹脂（日本パリレン社製、商品名パリレン−C）をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ５００ｎｍの絶縁層を形成した。
（３）ソース電極及びドレイン電極の形成：上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、チャネル長５μｍ、チャネル幅１０００μｍとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（４）電極の表面処理：ペンタフルオロベンゼンチオールのイソプロピルアルコール３０ｍｍｏｌ／Ｌ溶液中に上記ソース電極及びドレイン電極基板を５分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
（５）半導体層の形成：有機半導体２，８−ジフルオロ−５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェンのメシチレン２重量％溶液に、ポリスチレンを
０．５ｗｔ％添加し、インクジェット印刷法により、先に形成したソース電極及びドレイン電極のチャネル上に半導体層を形成した。

【0075】

（実施例２）
絶縁層の形成方法を以下に変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
絶縁層の形成：フッ素樹脂溶液（旭硝子社製、商品名ＣＹＴＯＰ）をスピンコート法により成膜し、ホットプレート上で５０℃１時間焼成し、厚さ８００ｎｍの絶縁層を形成した。

【0076】

ソース電極及びドレイン電極にて測定した、支持体と接する面における電極幅Ａ１、半導体層と接する面における電極幅Ａ２、Ａ１−Ａ２、半導体層と接する面における電極幅Ａ２中の算術平均粗さＲａ、および得られたトランジスタ特性を表１に示す。

【0077】

尚、電極幅Ａ１、Ａ２及び算術平均粗さＲａは、ソース電極及びドレイン電極のそれぞれにつき、銀電極形成及び表面処理後、かつ上層の半導体層形成前に測定した。
電極幅Ａ１とＡ２は、図２の断面図において手前方向から奥行方向の任意の５断面を対象に測定し、算術平均粗さＲａは、当該５断面の各断面を跨ぐ様に設定された５×５μｍ角の５範囲を対象に測定し、それらの測定値のうちの最大値を、それぞれＡ１、Ａ２及びＲａとした。

【0078】

ソース電極及びドレイン電極を、スクリーン印刷法やインクジェット印刷法で得ようとすると、支持体と接する面における電極幅Ａ１、半導体層と接する面における電極幅Ａ２とがかなり大きく異なったものとなるばかりでなく、算術平均粗さＲａが大きく、半導体層と接する面における電極表面は平滑性に劣ったものとならざるを得ないことがわかる。

【0079】

【表1】

【0080】

実施例１と比較例１〜２との対比からわかる通り、凸版反転印刷法を工夫して採用すると、どこの積層断面を選択しても、支持体と接する面における電極幅Ａ１と、半導体層と接する面における電極幅Ａ２とが略同一で、積層断面を跨ぐ様に設定された電極表面のどこの範囲を選択しても、半導体層と接する面における電極表面の算術平均粗さＲａが小さいＴＧＢＣ型薄膜トランジスタが得られ、それは優れた電界効果移動度を示すことが明らかである。

【産業上の利用可能性】

【0081】

本発明の薄膜トランジスタによれば、ソース電極やドレイン電極の積層断面が長方形乃至略長方形で、かつ、それら電極の半導体層と積層する側の界面の表面平滑性に優れるため、ボトムゲート型構造を有するトランジスタよりも高性能を発揮することができる、上記した様な不具合が発生しない、高い信頼性のトップゲート型構造を有するトランジスタを提供することができる。

【符号の説明】

【0082】

１ 基板、２ 絶縁体層、３、Ｇ ゲート電極、４ ソース電極・ドレイン電極、５ 半導体層、Ｓ ソース電極、Ｄ ドレイン電極、Ａ、Ａ１、Ａ２ 電極幅、Ｌ チャネル幅

【図1】

【図2】

【図3】

【図4】