特許第6432090号(P6432090)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソイテックの特許一覧

特許6432090異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層
<>
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000002
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000003
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000004
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000005
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000006
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000007
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000008
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000009
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000010
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000011
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000012
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000013
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000014
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000015
  • 特許6432090-異なる歪み状態を有するトランジスタチャネルを含む半導体層を製作する方法及び関連半導体層 図000016
< >