6484076 光デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6484076

(24)【登録日】2019年2月22日

(45)【発行日】2019年3月13日

(54)【発明の名称】光デバイス

(51)【国際特許分類】

   H01L 33/22 20100101AFI20190304BHJP

   H01L 21/205 20060101ALI20190304BHJP

【ＦＩ】

   H01L33/22

   H01L21/205

【請求項の数】9

【全頁数】28

(21)【出願番号】特願2015-52114(P2015-52114)

(22)【出願日】2015年3月16日

(62)【分割の表示】特願2012-265450(P2012-265450)の分割

【原出願日】2010年7月9日

(65)【公開番号】特開2015-130530(P2015-130530A)

(43)【公開日】2015年7月16日

【審査請求日】2015年3月16日

【審判番号】不服2017-15880(P2017-15880/J1)

【審判請求日】2017年10月26日

(31)【優先権主張番号】12/684,499

(32)【優先日】2010年1月8日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】500262038

【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司

【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．

(74)【代理人】

【識別番号】100077838

【弁理士】

【氏名又は名称】池田 憲保

(74)【代理人】

【識別番号】100129023

【弁理士】

【氏名又は名称】佐々木 敬

(72)【発明者】

【氏名】アンソニー ジェイ．ロクテフェルド

【合議体】

【審判長】 小松 徹三

【審判官】 西村 直史

【審判官】 近藤 幸浩

(56)【参考文献】

【文献】 米国特許出願公開第２００８／００９３６２２（ＵＳ，Ａ１）

【文献】 特開２００８−７１８０５（ＪＰ，Ａ）

【文献】 特開２００２−１８５０４４（ＪＰ，Ａ）

【文献】 特開２００９−７０８９３（ＪＰ，Ａ）

【文献】 特開平２−１３９８８（ＪＰ，Ａ）

【文献】 特開平６−１６３９８８（ＪＰ，Ａ）

【文献】 特開２００３−１０１１５６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L 33/00-33/64

(57)【特許請求の範囲】

【請求項1】

基板と、
少なくとも２つの開口の第１セットと、少なくとも２つの開口の第２セットを含み、かつ前記第１セットと前記第２セットにおける前記開口の各々は、前記基板の一部を露出させるものであり、前記開口の各々は、少なくとも１のアスペクト比を有する第１の誘電材料層であって、前記アスペクト比は、前記開口の各々の幅に対する前記第１の誘電材料層の厚さ比率である第１の誘電材料層と、
前記基板と格子不整合の第１半導体材料からなり、かつ前記第１半導体材料は前記少なくとも２つの開口の第１セットを占有し、前記少なくとも２つの開口の第１セットの上に接合される第１下ダイオード領域と、第１上ダイオード領域と、前記第１上ダイオード領域と前記第１下ダイオード領域の間の第１活性ダイオード領域と、を有する第１のダイオードと、
前記基板と格子不整合の第２半導体材料からなり、かつ前記第２半導体材料は前記少なくとも２つの開口の第２セットを占有し、前記少なくとも２つの開口の第２セットの上に接合される第２下ダイオード領域と、第２上ダイオード領域と、前記第２上ダイオード領域と前記第２下ダイオード領域の間の第２活性ダイオード領域と、を有する第２のダイオードと、
を有する光デバイスの製造方法であって、
該製造方法は、
前記基板上に前記第１の誘電材料層を形成する工程と、
前記第１の誘電材料層の第１の領域に前記少なくとも２つの開口の第１セットを形成する工程と、
前記第１の誘電材料層の前記第１の領域に前記第１のダイオードを形成する工程と、
前記第１のダイオードと前記第１の誘電材料層とを前記第１の誘電材料層とは異なる材料からなる第２の誘電材料で覆う工程と、
前記第１のダイオードを覆っている部分を除く前記第２の誘電材料を除去する工程と、
前記第１の領域に隣接する、前記第１の誘電材料層の第２の領域に前記少なくとも２つの開口の第２セットを形成する工程と、
前記第１の誘電材料層の前記第２の領域に前記第２のダイオードを形成する工程と、
前記第２のダイオードと前記第１の誘電材料層とを前記第２の誘電材料で覆う工程と、
前記第１上ダイオード領域及び前記第２上ダイオード領域の上で、且つ前記第２の誘電材料の上に第１のコンタクトを形成する工程と、
前記基板に隣接し、かつ前記第１のダイオードと前記第２のダイオードに共通に第２のコンタクトを形成する工程と、を含み、
(i)前記第２下ダイオード領域は、前記第１下ダイオード領域の材料と異なる材料からなり、
(ii)前記第２活性ダイオード領域は、前記第１活性ダイオード領域の材料と異なる材料からなり、かつ、
(iii)前記第２上ダイオード領域は前記第１上ダイオード領域の材料と異なる材料からなる光デバイスの製造方法。

【請求項2】

前記基板は、シリコン、サファイア、炭化ケイ素から成るグループから選択される請求項１に記載の光デバイスの製造方法。

【請求項3】

前記基板は、結晶方位が(111)あるいは(100)の単結晶シリコンウェハである請求項１に記載の光デバイスの製造方法。

【請求項4】

前記第１活性ダイオード領域は、前記第１上ダイオード領域と前記第１下ダイオード領域の接合によって形成されるp-n接合を有する請求項１の光デバイスの製造方法。

【請求項5】

前記第１活性ダイオード領域は、前記第１上ダイオード領域と前記第１下ダイオード領域と異なる材料を含み、
前記第１上ダイオード領域と前記第１下ダイオード領域の間に形成されるp-i-n接合の真性領域を形成する請求項１の光デバイスの製造方法。

【請求項6】

前記第１活性ダイオード領域は、前記第１上ダイオード領域と前記第１下ダイオード領域の間に形成された複数の量子井戸を有する請求項１の光デバイスの製造方法。

【請求項7】

前記第１の誘電材料は、２酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ハフニウムの酸化物、ハフニウムのケイ酸塩、ジルコニウムの酸化物、ジルコニウムのケイ酸塩、及びそれらの組み合わせから本質的に成るグループから選択される材料からなる請求項１の光デバイスの製造方法。

【請求項8】

前記第１セットの開口および前記第２セットの開口の各々は、２つの直交軸において少なくとも１であるアスペクト比を有するホールである請求項１の光デバイスの製造方法。

【請求項9】

前記第１半導体材料は、III-V族化合物、II-VI族化合物、IV族合金、及びそれらの組み合わせから本質的に成るグループから選択される材料からなり、
前記第１下ダイオード領域は、n型ドーパントを含み、
前記第１上ダイオード領域は、p型ドーパントを含む請求項１の光デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリコンウエハ上の化合物半導体または他の格子不整合半導体でできた半導体ダイオードとその半導体ダイオードを形成する方法に関し、特に、例えば発光ダイオード（LEDs）、レーザー、光起電力と、他の光電子用途の光アプリケーションに関するものである。

【背景技術】

【0002】

本項は、背景情報を提供し、以下に記述及び／または請求された各態様に関する情報を紹介するがこれらの背景は、従来技術を承認するものではない。

【0003】

大部分のチップ製造は、高品質、大面積、低コストのシリコンウエハのシリコンプロセスを用いている。例えばガリウムヒ素とリン化インジウムなどの化合物半導体でできたデバイスの製造業者は、シリコンウエハを生かせることができない。それらは通常、例えばサファイア、ゲルマニウム、ガリウムヒ素、または炭化ケイ素などの材料でできた小さく、高価なウエハの上に発光ダイオード、多接合型太陽電池と、他の化合物半導体デバイスを形成している。

【0004】

高価でない基板上に化合物半導体デバイスを形成する試みは、広い経済的意味を持つ。化合物半導体は、光を発して検出することができるため、通信基盤の重要な構成要素である。これらは、光ファイバによって信号を伝送するレーザー、これらの信号を受けるセンサ、携帯電話の増幅器、携帯電話基地局の増幅器と、マイクロ波信号の伝送と受信をする回路の材料である。

【0005】

発光ダイオードは、通常、サファイアまたは炭化ケイ素のウエハの上に堆積された窒化ガリウムからなる。これらの独特な基板は、発光ダイオードの高コストの一因となる。直径４インチのサファイアウエハは、通常約１３０ドルかかり、２インチの炭化ケイ素ウエハは約２０００ドルかかる。これと対称的に、４インチのウエハの４倍と同じ程度の表面積と、２インチのウエハの１６倍と同じ程度の表面積を提供する８インチのシリコンウエハのコストは、通常１００ドル以下である。

【0006】

高性能多接合型太陽電池は通常、ゲルマニウムウエハ上に堆積されたゲルマニウム、ガリウムヒ素と、インジウムガリウムリンの層を含む。発光ダイオード用のウエハと同様に、ゲルマニウムウエハは、シリコンウエハより小さく、大幅に高い。

【0007】

シリコンウエハ上に化合物半導体デバイスを形成する能力は、さまざまな主要産業の市場成長を促進する。

【0008】

半導体ウエハ上の化合物半導体デバイスの製造を妨げている２つの主要な技術面での障壁は、格子定数の不整合と熱膨張係数の不整合である。

【0009】

格子不整合：結晶物では、原子は、格子として知られる規則的な周期的配列で位置している。“格子定数”として知られる原子間の距離は、通常数オングストローム（１オングストローム＝１０^−１０メートル）である。シリコンは、多くの化合物半導体より小さい格子定数を有する。化合物半導体がシリコン上に成長した時、ミスフィット転位（misfit dislocations）として知られる結晶の不完全性（crystalline imperfections）がインターフェースに現れる。ミスフィット転位は、インターフェースから上向きに伝播する、貫通転位として知られる他の結晶欠陥を招く。貫通転位は、例えばレーザー、太陽電池、発光ダイオードなどの化合物半導体デバイスの性能と信頼性を低下させる。

【0010】

熱収縮不整合：化合物半導体は、通常、１０００℃を超えることができる高温で成長する。ウエハが冷却した後、化合物半導体の薄膜は、シリコンウエハより収縮する可能性がある。よって、ウエハは凹状に湾曲し、応力を加え、最終的に薄膜を亀裂させる。

【0011】

最近まで、シリコン基板上に高品質の化合物半導体を成長させる最も有望な従来の取り組みは、傾斜緩衝層（graded buffer layers）、ウエハボンディング、またはメサ（mesa）上の選択的成長の３つの方法に依存してきた。しかし、これらの方法のいずれも商業的成功を収めなかった。

【0012】

傾斜緩衝層では、材料構成は実質的な純ケイ素から純化合物半導体に徐々に変化する。格子定数も徐々に変化するため、結晶欠陥はインターフェースに形成しにくくなる。しかし、傾斜緩衝層は、相対的に厚くなければならない（４％の格子不整合に対して約１０ミクロン）。厚い緩衝層は、コストと亀裂の可能性を増す。

【0013】

ウエハボンディングは、高価な基板にデバイスを成長させ、デバイスから取り外してそれらをシリコンウエハにボンディングするのを含む。この方法は、コスト削減の面で妨げる。また、ボンディングは通常３００℃以上の温度を必要とする。材料が冷却した時、化合物半導体は、シリコンウエハより収縮するため、亀裂する可能性がある。

【0014】

メサ上の選択的成長は、特定の転位の移動度を利用している。この方法は、小さい領域（長さ１０〜１００ミクロン）に化合物半導体を堆積することで、可動転位が領域の端に移動し、デバイスから除去することができる短い経路を提供する。しかし、この技術によって形成された構造は、通常、高密度の貫通転位（１平方センチ当たり１億以上）を有する。この技術は、不動転位（immobile dislocation）を除去することができず、格子不整合が２％を超えた時、大多数を占める。

【0015】

アスペクト比トラッピング（非特許文献１参照。その内容全体を本明細書に参照として組み入れる。）は、シリコンウエハ上に高品質の化合物半導体、ゲルマニウム、または他の格子不整合材料を堆積させることを可能にする、最近開発された技術である。図１は、アスペクト比トラッピング（ART）の原理を示している。例えば二酸化ケイ素（SiO₂）または窒化ケイ素（SiN_x）などの誘電材料２０の薄膜がシリコンウエハ１０の上に堆積される。当業者は、例えば酸窒化ケイ素（SiO_xN_y）と、例えばハフニウム（Hf）とジルコニウム（Zr）の材料のケイ酸塩、または酸化物の多種の誘電材料を選ぶことができる。

【0016】

前記誘電材料にトレンチがエッチングされ、続いて例えばゲルマニウムまたは化合物半導体の格子不整合半導体３０をトレンチに堆積する。点線に表示されるように貫通転位４０は、通常、インターフェースから約４５度の角度で上向きに伝播し、続いてトレンチの側壁を横切り、側壁で終了する。貫通転位４０は、結晶のファセット成長面（faceted growth face）に垂直な方向で伝播するため、トレンチの長さの下方に伝播しない。これらのファセットは転位を側壁に導き、この側壁で転位が終了する。側壁で貫通転位をトラップ（trap）するトレンチの領域を“トラッピング領域（trapping region）”５０と言う。トラッピング領域５０上の格子不整合半導体３０の上領域は、相対的に無欠陥領域６０である。

【0017】

アスペクト比トラッピングは、以下の理由により、熱膨張係数の不整合により生じる亀裂の問題に取り組んだ：（１）エピタキシャル層が薄いため、応力が小さい；（２）アスペクト比トラッピング用の開口の寸法が小さいため、材料が熱膨張不整合に起因する応力を弾力的に調整できる；且つ（３）半導体材料より適合した二酸化炭素基台（pedestal）が変形して応力を調整できる。

【0018】

図２に示されるように、高品質のIII−Ｖ族半導体の連続的な高品質の薄膜、または他の格子不整合材料がアスペクト比トラッピングを用いてシリコンウエハに提供されることができる。この技術は、隣接のトレンチからの成長面が接合して単一の連続薄膜（single continuous film）７０を形成するまで格子不整合の半導体を持続的に成長させる以外は、図１に示された技術と類似する。“接合欠陥（coalescence defect）”８０と呼ぶもう１つの欠陥は、成長面が互いに接合する“接合領域”のいくつかの部分に形成する。しかし、欠陥密度は、シリコンウエハに直接成長した格子不整合の欠陥密度より遥かに低い。

【先行技術文献】

【非特許文献】

【0019】

【非特許文献1】ＡＰＬ（APPLIED PHYSICS LETTERS）90, 052113 (2007)号

【発明の概要】

【発明が解決しようとする課題】

【0020】

光デバイスを提供する。

【課題を解決するための手段】

【0021】

本発明の一形態に係る光デバイスは、
基板と、
少なくとも２つの開口の第１セットと、少なくとも２つの開口の第２セットを含み、かつ前記第１セットと前記第２セットにおける前記開口の各々は、前記基板の一部を露出させるものであり、前記開口の各々は、少なくとも１のアスペクト比を有する誘電材料と、
第１のダイオードと、
第２のダイオードと、
を有する光デバイスであって、
前記第１のダイオードは、
前記基板と格子不整合の第１半導体材料をからなり、かつ前記第１半導体材料は前記少なくとも２つの開口の第１セットを占有し、前記少なくとも２つの開口の第１セットの上に接合される第１下ダイオード材料と、
第１上ダイオード材料と、
前記第１上ダイオード材料と前記第１下ダイオード材料の間の第１活性ダイオード領域と、を有し、
前記第２のダイオードは、
前記基板と格子不整合の第２半導体材料からなり、かつ前記第２半導体材料は前記少なくとも２つの開口の第２セットを占有し、前記少なくとも２つの開口の第２セットの上に接合される第２下ダイオード材料と、
第２上ダイオード材料と、
前記第２上ダイオード材料と前記第２下ダイオード材料の間の第２活性ダイオード領域と、を有し、
(i)前記第２下ダイオード材料は、前記第１下ダイオード材料と異なること、
(ii)前記第２活性ダイオード領域は、前記第１活性ダイオード領域の材料と異なる材料からなること、
(iii)前記第２上ダイオード材料は前記第１上ダイオード材料と異なること、
(iv)上記(i) 、(ii)、 (iii)の組み合わせを有すること、
の少なくとも１つを満たす。

【図面の簡単な説明】

【0022】

【図1】アスペクト比トラッピングの原理と高品質の化合物半導体または他の格子不整合半導体をシリコンウエハ上に堆積する方法を示している。

【図2】アスペクト比トラッピングによってシリコンウエハ上に高品質の化合物半導体または他の格子不整合半導体の連続的な薄膜を成長させる技術を表している。

【図3】半導体ダイオードの包括的構造を表している。

【図4】実施例１に基づいた半導体ダイオードを表している。

【図5】実施例１の半導体ダイオードの構造の一段階を表している。

【図6】実施例１の半導体ダイオードの構造の次の段階を表している。

【図7】実施例１に基づいた製造方法を示す流れ図である。

【図8】図７に示された方法の一変形例を示している。

【図9】図７に示された方法の一変形例を示している。

【図10】図７に示された方法の一変形例を示している。

【図11】実施例２に基づいたドナーウエハを表している。

【図12】実施例２のドナーウエハを形成する方法を示す流れ図である。

【図13】図１２に示された方法の一変形例を示している。

【図14】図１２に示された方法の一変形例を示している。

【図15】窒化ガリウム基板を形成するドナーウエハを活用する方法の一ステップを示している。

【図16】窒化ガリウム基板を形成するドナーウエハを活用する方法の一ステップを示している。

【図17】窒化ガリウム基板を形成するドナーウエハを活用する方法の一ステップを示している。

【図18】図１５〜図１７に示された方法を示す流れ図である。

【図19】図１８に示された方法の一変形例を示している。

【図20】図１８に示された方法の一変形例を示している。

【図21】クラック（crack）がどのようにエピタキシャル成長膜に現れるかを表している。

【図22】アスペクト比トラッピングによってシリコン基板上に成長された半導体材料の接合膜（coalesced film）の熱応力を低下させる方法を示している。

【図23】図２２に示された方法を示す流れ図である。

【図23A】発光ダイオードの製造プロセスの模範的な中間結果を示している。

【図23B】発光ダイオードのもう１つの実施例の模範的なダイオード構造を示している。

【図24】実施例３に基づいた複数のダイオードデバイスを含む単一チップを構成する一ステップを示している。

【図25】実施例３に基づいた複数のダイオードデバイスを含む単一チップを構成する一ステップを示している。

【図26】実施例３に基づいた複数のダイオードデバイスを含む単一チップを構成する一ステップを示している。

【図27】実施例３に基づいた複数のダイオードデバイスを含む単一チップを構成する一ステップを示している。

【図28】実施例３に基づいた複数のダイオードデバイスを含む単一チップを構成する一ステップを示している。

【図29】実施例３に基づいて製造された構造を表している。

【図30】実施例３に基づいた構造を形成する方法を示す流れ図である。

【発明を実施するための形態】

【0023】

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

【実施例】

【0024】

本実施例は、アスペクト比トラッピングによってシリコンウエハ上に堆積された化合物半導体または他の格子不整合半導体の接合膜を用いて形成された半導体ダイオードの新しい有用な構造を提供する。半導体ダイオードは、太陽電池、発光ダイオード、共鳴トンネルダイオード、半導体レーザーと、他のデバイスの基本構成要素である。

【0025】

本実施例の態様は、比較的小さく、高額な基板でなく、高品質、大面積、低コストのシリコンウエハ上に太陽電池、発光ダイオード、共鳴トンネルダイオード、半導体レーザーと、他のデバイスを形成することによって、太陽電池、発光ダイオードと、他の化合物半導体デバイスのコスト減少を提供する。

【0026】

本実施例のもう１つの態様は、例えば発光ダイオードの性能を低下させる可能性があるデバイスの半導体ダイオードからシリコンウエハの基板の除去を提供する。

【0027】

本実施例のもう１つの態様は、例えば多結晶窒化アルミニウムなどの熱的に適合した基板上に形成された窒化ガリウムの高品質の薄膜の窒化ガリウム基板を製造する経済的な方法を提供する。

【0028】

本実施例のもう１つの態様は、窒化ガリウムの薄膜を形成し、続いてそれが例えば窒化アルミニウム基板などの他の基板に伝送されることができる、より安価なドナーウエハを提供する。

【0029】

本実施例のもう１つの態様は、アスペクト比トラッピングによって成長された接合膜内の熱誘起のクラックを緩和することである。

【0030】

本実施例のまたもう１つの態様は、異なる半導体材料からできた複数のダイオードデバイスを含む単一チップを形成するより経済的な方法を提供する。

【0031】

以下の記述では、模範的なダイオード構造は、シングルダイオードの形式で通常、討論される。半導体エンジニアと他の当業者は、ほとんどのアプリケーションが複数のダイオードを必要とし、特に単一チップ内に集積されることが理解できる。

【0032】

一般的に、本文中の半導体ダイオードは、図３に示された包括的構造を有する。前記構造は、基板１０１、下ダイオード領域１０２、活性ダイオード領域１０３、上ダイオード領域１０４、デバイス上部の電気的コンタクト１０５と、デバイス底部の電気的コンタクト１０６を含む。各ダイオード領域１０２、１０３と、１０４は、複数層で構成されることができる。

【0033】

下ダイオード領域１０２と上ダイオード領域１０４は、反対のドーピングタイプを有する。例えば、下ダイオード領域１０２の大部分がn型ドープ（例えばリン、ヒ素、またはアンチモンの電子供与体を有する）の場合、上ダイオード領域１０４は、大部分がp型ドープ（例えばホウ素またはアルミニウムの電子受容体）であり、逆の場合も同じである。下ダイオード領域１０２と上ダイオード領域１０４の両方の高濃度ドーピングは、電流がデバイスに流れ入り、デバイスから流れ出る低抵抗経路を提供する。上領域と下領域の一般のドーピングレベルは、10¹⁷-10²⁰ cm^-3の範囲にある。活性領域の一般のドーピングレベルは、10¹⁷ cm^-3以下である。注意するのは“上（top）”と“下（bottom）”を用いて領域を指定するのは、便利性のためで、ある形態では、上領域は下領域の上部に位置することができる。例えば、基板の上部に形成されたダイオードとした場合、その下領域上に形成されたその上領域を有する。ダイオードがハンドルウエハに接合されたフリップチップである場合、基板は除去され、上述のダイオードを見る形態も通常、逆になる。この場合、上領域は下領域の下部にあるように見られる。

【0034】

基板１０１は、通常シリコンウエハであるが、異なる実施例では、サファイアと炭化ケイ素を含む他のさまざまな基板が適合する。基板１０１の少なくともいくつかの部分は、通常、下ダイオード領域１０２のように、同じ、一般のドーピングタイプ（n型またはp型のいずれか）を有し、下ダイオード領域１０２と基板１０１間の良好な電気的接触を助長する。

【0035】

活性ダイオード領域１０３の詳細構造は、所望のアプリケーションを含む、多くの要素によることができる。一形態では、活性ダイオード領域１０３は、下ダイオード領域１０２と上ダイオード領域１０４の接合部（junction）によって形成される。この場合、接合部に近い上と下領域のドープ濃度を変えることが望ましい。発光ダイオードでは、活性ダイオード領域１０３は、ドープされた層と、電子と成功が再接合し、光子を発生できる、薄いドープされていない量子井戸の両方を含む多数層を含むことができる。太陽電池のもう１つの実施例では、活性ダイオード領域１０３は、中程度のn型ドープ、または中程度のp型ドープの半導体材料の単一層で構成され、入射光子を吸収して電子−正孔ペアを発生することができる。

【0036】

ダイオード領域を形成するのに用いられる材料は、当業者には周知である。有用な半導体材料の典型的な例は：例えばケイ素、炭素、またはゲルマニウムのIV族材料、または例えば炭化ケイ素またはシリコンゲルマニウムなどのこれらの合金；例えば亜鉛、マグネシウム、ベリリウム、またはカドミウムのII族材料と、テルル、セレン、硫黄のVI族材料で形成された化合物、例えばZnSe、ZnSTe、またはZnMgSTeのII−VI族化合物（二元、三元と、四元形態）と；例えばインジウム、アルミニウム、またはガリウムのIII族材料と、ヒ素、リン、アンチモン、または窒素のＶ族材料で形成された化合物、例えばInP、GaAs、GaN、InAlAs、AlGaN、InAlGaAsなどのIII−Ｖ族化合物（二元、三元と、四元形態）である。当業者は、例えばバンドギャップ、格子定数、ドーピングレベルなどの望ましい特性に基づいてこれらの材料を選択し処理するかがわかるだろう。

【0037】

図４は、半導体ダイオードの実施例を表している。このダイオード構造は、基板が性能を低下させるデバイスに適合する。発光ダイオードでは、例えば、シリコン基板は、デバイス内に発生された光を吸収することができる。図４に示された実施例では、シリコン基板が除去されている。

【0038】

図５は、構造の初期段階の結果を表している。その基礎構造は、他の方向も可能であるが、その表面が（１１１）の結晶方向を有する、例えばシリコンウエハなどの基板１０００が好ましく、いくつかの実施例では例えば（１００）の他の結晶方向が選択されることもできる。基板１０００は、ダイオードベースのデバイスの構造によって、nドープまたはpドープのどちらかであることができる。第１のステップは、化学気相蒸着（CVD）または他の堆積技術によって、例えば酸化ケイ素または窒化ケイ素の誘電材料１０１０の層をシリコンウエハ１０００の上に堆積することである。誘電体層からの光線の反射が問題を生じるデバイスでは、その反射率が一般の半導体材料の反射率により近いため、窒化シリコンが一般的に好まれる。誘電体膜の厚さは、通常２００〜４００nmであるが更に厚いまたは更に薄いことができる。

【0039】

続いて、誘電材料１０１０の層に、例えば実質的に垂直な側壁を有するトレンチ１０２０のアスペクト比トラッピング用の開口をパターン化してトレンチ内にシリコンウエハ１０００の表面を露出する。トレンチ１０２０をパターン化する２つの模範的な方法は、従来のフォトリソグラフィーまたは反応性イオンエッチ技術による。当業者には分かるように、ここに提示の内容に基づいて、トレンチは、例えば、ホール（hole）、凹溝（recess）、またはリング（ring）などの他の形状の開口であることができる。トレンチ１０２０の幅は、誘電材料の厚さと同じか、またはそれより小さくなければならない。この条件はアスペクト比トラッピングの原理から出ており、トレンチ１０２０の高さとトレンチ１０２０の幅の比率は、貫通転位をトラップするために、通常、１より大きいかまたは１と同じでなければならない。この技術に関する詳細は、同時係属と同一出願人による米国特許出願第11/436,198号と米国特許仮出願第60/842,771号に提示されており、その内容全体を本明細書に参照として組み入れ、且つ（Park などの Appl. Phys. Lett. 90, 052113 [2007]）に提示された文献も本明細書に参照として組み入れる。

【0040】

いくつかの範例では、トレンチ１０２０の底部のシリコン基板１０００の表面を洗浄し、下ダイオード領域のエピタキシャル成長のための準備をするのに利点がある可能性がある。適当な洗浄プロセスの一種は、酸素プラズマエッチングを含む。Park などのAppl. Phys. Lett. 90, 052113 [2007]を参照下さい。

【0041】

図６は、次のいくつかのステップを示している。まず、下ダイオード領域１０３０を成長させる。下ダイオード領域１０３０用の半導体材料は、デバイスによって決まる。太陽電池では、下ダイオード領域１０３０は、例えばインジウムガリウムリン（InGaP）でる。発光ダイオードには、下ダイオード領域１０３０は、例えば窒化ガリウム（GaN）である。化合物半導体材料を含む多種の他の半導体材料から下ダイオード領域を形成することもでき、例えばレーザーと、共鳴トンネルダイオードなどのデバイスに有用な特性を有する。模範的な半導体材料は上述の通りである。

【0042】

エピタキシャル成長中に下ダイオード領域１０３０をin situドープする、またはイオン注入によって下ダイオード領域１０３０をex situドープすることが可能である（一般的に、通常、本発明で述べた下ダイオード領域、活性ダイオード領域と、上ダイオード領域をドープすることが好ましく、且つエピタキシャル成長中にin situ、またはイオン注入によってそれらをex situドープすることが可能である）。

【0043】

例えば貫通転位１０４０の転位をトラップすることからトレンチ１０２０の下ダイオード領域１０３０の一部を“トラッピング領域”１７５と呼び、貫通転位は、下ダイオード領域１０３０と基板１０００の間のインターフェースで発生し、側壁に向けて上向きに伝播する。図６は、点線で貫通転位１０４０を表している。トラッピング領域１０５０の上に位置する下ダイオード領域１０３０の部分は、相対的に無欠陥のままである。この低欠陥領域は、高品質、大面積、低コストのシリコンウエハの高品質の化合物半導体デバイスを製造することを可能にさせる。例えば、GaN、InN、AlN、またはこれらの３次元、または４次元化合物のいくつかの材料では、10⁸/cm² より小さい、または10⁸/cm² と同じ転位密度は、デバイスアプリケーションに有用なほど十分低い。例えばGaAsとInPのいくつかの他の材料では、デバイスに有用であるように通常、例えば10⁶/cm² より小さい、または10⁶/cm² と同じである、より低い転位密度が要求される。

【0044】

（a）材料がトレンチから溢れ出て、（b）隣接のトレンチからの材料が接合して単一の連続薄膜を形成するまで下ダイオード領域１０３０を継続して成長させる。更に次の製造の前に、化学機械研磨のプロセスまたは他の適合する技術によって下ダイオード領域１０３０を平坦化することが望ましい。次のステップは、活性ダイオード領域１０６０と上ダイオード領域１０７０を堆積することである。大部分の実施例では、活性ダイオード領域１０６０と上ダイオード領域１０７０は、下ダイオード領域１０３０と同じ、またはほぼ同じ格子定数を有する。

【0045】

図４は、最終ステップの結果を示している。ハンドル基板１０８０を上ダイオード領域１０７０に接合する。いくつかの実施例では、ハンドル基板１０８０との高品質接合を達成するために上ダイオード領域１０７０を平坦化することが望ましい。また、他の実施例では、上ダイオード領域１０７０とハンドル基板１０８０の間に中間層を含んで接着を改善し、熱的不整合を減少することなどが好ましい。ハンドル基板１０８０は、発光ダイオードパッケージング固定物（fixture）の一部であることができる。接合方法は周知のものであり、発光ダイオードの上部が発光ダイオードパッケージの一部である表面に接合されるフリップチップボンディングに用いられるこれらを含む。ハンドル基板１０８０は、導電性であることができるか、または上ダイオード領域１０７０のコンタクトとなる導電素子を含むことができる。続いて、標準的な方法、例えば、研磨、化学的エッチバック、レーザーアブレーション、またはこれらの方法の組み合わせによってシリコン基板１０００を除去する。

【0046】

最後に第１電気的コンタクト１０９０を下ダイオード領域１０３０に形成し、第２電気的コンタクト１１００をハンドル基板１０８０に形成する。各種の実施例では、電気的コンタクトの材料は、例えば銅、銀、またはアルミニウムなどの導電性の高い金属のストリップ、またはインジウムスズ酸化物の比較的透明な導電性酸化物の層であることができる。発光ダイオードでは、下電気的コンタクト１１００は、内部に発生された光を反射して他の表面から発光ダイオードを出す高反射率導電材料（例えば銀）であることが好ましい。

【0047】

半導体ダイオード製造に熟達した者には多くの材料と方法が電気的コンタクトを形成することがわかる。図４は、第１電気的コンタクト１０９０を形成する１つの選択を表しており、誘電層１０１０を除去して下ダイオード領域１０３０の表面を露出している。ここで、誘電材料１０１０は、例えばエッチングなどの標準的な技術によって除去される。発光ダイオードでは、図４に示されたトラッピング領域１０５０は、効果的に表面が粗面化されて、光線の内部反射を減少し、その寸法と間隔を補正する（correct）。

【0048】

以下は、本発明の実施例に基づいた下ダイオード領域、活性ダイオード領域と、上ダイオード領域を形成するのに十分なプロセスパラメータの範例である。まず、従来の基板とパターン化された誘電体層が提供される。一実施例に基づいたGaAsとAlGaAsベースの発光ダイオード用の下ダイオード領域、活性ダイオード領域と、上ダイオード領域の模範的なプロセスパラメータは、以下の通りである。

（A）下ダイオード領域（例えば１０３０）：（例えば１００nm〜５００nm厚さのGaAs層）
圧力：０.１atm
前駆体：トリメチルガリウム（TMG）と水素で希釈された２０％のアルシン（AsH₃）
温度：７２０C
N型：シリコンドープ

（B）活性ダイオード領域（例えば１０６０）：キャリア閉じ込め用のAlGaAs層（１５nmの厚さ）
圧力：０.１atm
前駆体：TMG、トリメチルアルミニウム（TMA）と、水素で希釈された２０％のアルシン
温度：８５０C
N型：シリコンドープ

射出用のGaAs量子井戸層（１０nmの厚さ）
圧力：０.１atm
前駆体：TMGと水素で希釈された２０％のアルシン
温度：７２０C
ドーピングなし

キャリア閉じ込め用のAlGaAs層（１５nmの厚さ）
圧力：０.１atm
前駆体：TMG、トリメチルアルミニウム（TMA）と、水素で希釈された２０％のアルシン
温度：８５０C
P型：亜鉛ドープ

（C）上ダイオード領域（例えば１０７０）：（例えば１００nm〜５００nmの厚さのGaAs層）
圧力：０.１atm
前駆体：TMGと水素で希釈された２０％のアルシン
温度：７２０C
P型：亜鉛ドープ

【0049】

実施例１に基づいたGaNとInGaNベースの発光ダイオード用の下ダイオード領域、活性ダイオード領域と、上ダイオード領域の成長条件（例えばCVD）の模範的な予測的（prophetic）プロセスパラメータは、以下の通りである。

（A）下ダイオード領域（例えば１０３０）：
GaN低温バッファ層（例えば３０nmの厚さ）
圧力：１００トール（Torr）
前駆体：TMGと水素で希釈されたアンモニア（NH₃）
温度：５３０C
N型：シリコンドープ

GaN高温バッファ層（例えば５００nmの厚さ）
圧力：１００トール（Torr）
前駆体：TMGと水素で希釈されたアンモニア（NH₃）
温度：１０３０C
N型：シリコンドープ

（B）活性ダイオード領域（例えば１０６０）：
射出用のInGaN量子井戸層（約２nmの厚さ）
圧力：１００トール（Torr）
前駆体：TMG、TMIと、水素で希釈されたアンモニア（NH₃）
温度：７４０C
ドーピングなし

キャリア閉じ込め用のGaN障壁層（例えば１５nmの厚さ）
圧力：１００トール（Torr）
前駆体：TMGと水素で希釈されたアンモニア（NH₃）
温度：８６０C
N型：シリコンドープ

（C）上ダイオード領域（例えば１０７０）：GaNのpコンタクト層（例えば１００nmの厚さ）
圧力：１００トール（Torr）
前駆体：TMGと水素で希釈されたアンモニア（NH₃）
温度：９５０C
P型：マグネシウムドープ

【0050】

図４に示された実施例１は、シリコンウエハ上の化合物半導体または他の格子不整合材料で形成された半導体ダイオードを含み、下ダイオード領域１０３０、活性ダイオード領域１０６０、上ダイオード領域１０７０、ハンドル基板１０８０、第１電気的コンタクト１０９０、第２電気的コンタクト１１００と、貫通転位１０４０が終了するトラッピング領域１０５０を含む。

【0051】

下ダイオード領域１０３０、活性ダイオード領域１０６０と、上ダイオード領域１０７０は、アスペクト比トラッピングによって接合膜となる下ダイオード領域１０３０を成長させることにより、低い欠陥密度（通常５×１０^７／cm²より小さい、またはそれと等しい）を有する。

【0052】

図７を参照下さい。実施例１に基づいたデバイスを製造する方法を示している。前記方法は、シリコンウエハ１０００の表面上に誘電材料１０１０の層を堆積するステップ、誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比が１より大きいかまたは１と同じであるトレンチ１０２０をパターン化し、シリコンウエハ１０００の表面を露出するステップ、半導体材料を成長させ、トレンチ１０２０を充填し、接合して単一の連続薄膜を形成する下ダイオード領域１０３０を形成するステップ、下ダイオード領域１０３０の上部に半導体材料を成長させ、活性ダイオード領域１０６０を形成するステップ、活性ダイオード領域１０６０の上部に半導体材料を成長させ、上ダイオード領域１０７０を形成するステップ、上ダイオード領域１０７０にハンドル基板１０８０を接合するステップ、シリコン基板１０００を除去するステップ、誘電材料１０１０を除去するステップ、下ダイオード領域１０３０の表面上に第１電気的コンタクト１０９０を形成するステップと、ハンドル基板１０８０の表面上に第２電気的コンタクト１１００を形成するステップを含む。

【0053】

図８は、図７に示された方法の変化を要約しており、下ダイオード領域を堆積する前にトレンチの底部のシリコンウエハの表面を洗浄している。図９は、もう１つの変化を要約しており、活性ダイオード領域を成長させる前に下ダイオード領域の表面を平坦化している。図１０は、もう１つの変化を要約しており、それをハンドル基板に接合する前に上ダイオード領域の表面を平坦化している。

【0054】

もう１つの模範的な実施例は、アスペクト比トラッピングによって堆積された接合膜が窒素ガリウム基板を形成する。本文では、例えば発光ダイオード産業のように、“窒素ガリウム基板”というのは、窒素ガリウム（GaN）以外の材料からできた基板の上に成長、または接合された従来の窒素ガリウム（GaN）の薄膜を指している。発光ダイオードの製造は、通常、材料メーカー（suppliers）からGaN基板を購入し、GaNと他の材料の付加的な層を堆積し、発光ダイオードを製造する。通常のGaN基板は、サファイア（Al²O³）または炭化ケイ素のウエハ上に堆積されたGaNの層を含む。窒素ガリウム基板の世界市場は年間約＄３００万である。

【0055】

材料メーカーは、通常、これらの２つの材料が適当に良好な格子整合を有するため、GaNをAl²O³の上に堆積する。しかし、GaNとAl²O³は、非常に異なる熱膨張係数を有する。発光ダイオード製造業者がGaN／Al²O³構造を加熱し、付加的な層を堆積した時、熱膨張係数の違いは構造の湾曲を招く。湾曲は、Al²O³ウエハのいくつかの部分が堆積チャンバの基板ヒーターのサセプタ（susceptor）と接触する位置をなくさせる。結果、Al²O³ウエハの温度は、その位置に応じて変化する。不均一なAl²O³ウエハの温度は、層の構造と層の厚さを変化させる。実際の結果は、製造業者がその結果として生じる発光ダイオードの発光波長を制御するのが難しくなる。

【0056】

GaN基板を製造する新たらしい技術は、この問題を解決または少なくとも改善することができる。この新たらしい技術の特性は、ドナーウエハからGaN薄膜を抽出し、その膜をGaNの熱膨張係数に同様の熱膨張係数を有する窒化アルミニウム基板に接合する。ドナーウエハは通常、単結晶GaNのウエハである。ドナーウエハからGaN薄膜を抽出する従来の方法は、イオン注入と剥離を含む。製造業者は、水素イオンをドナーウエハに注入し、劈開面を形成し、続いてそれをアニーリングすることによって、または機械的圧力を加えることによってドナーウエハを分割する。この技術は、単一のドナーウエハから複数の薄膜を抽出するのを可能にする。

【0057】

図１１は、単結晶GaNのドナーウエハより低コストで製造されることができる新しいドナーウエハを提供する実施例２を示している。これは、その表面が（１１１）の結晶方向を有する、例えばシリコンウエハなどの基板１０００から始まる。しかし、他の方法も可能であり、いくつかの実施例では、例えば（１００）の他の方向も選択されることができる。基板１０００は、nドープまたはpドープのどちらかであることができる。前記基板１０００上に誘電材料１０１０の層を堆積する。次に、誘電材料１０１０の層に実質的に垂直な側壁を有するトレンチをパターン化して、シリコンウエハ１０００の表面を露出する。図１１に示された製造の段階では、トレンチは以下に述べられる半導体材料１１００で充填されている。前述のように、貫通転位のトラッピングを促進するために、各トレンチの幅は、誘電材料の厚さより小さい、またはそれと等しくなければならない。選択的に、上述の技術によってトレンチの底部のシリコン基板１０００の表面を洗浄することができる。

【0058】

次のステップは、材料がトレンチを流れ出て、隣接のトレンチからの材料が接合して単一の連続薄膜を形成するまで半導体材料（例えばGaN）１１１０の層を成長させる。模範的な半導体材料は、上述されている。トレンチを充填する半導体材料１１１０の部分は、トラッピング領域１０５０となり、貫通転位１０４０をトラップする。トラッピング領域１０５０上の半導体材料１１１０の部分は、貫通転位が実質的に成長しない。接合欠陥は、隣接のトレンチからの成長面が接合するいくつかの位置に現れることができるが、接合欠陥の密度は、その構造が技術的に有用であるように十分低い（通常５×１０^７／cm²より小さい、またはそれと等しい）。

【0059】

図１１は、半導体材料１１１０の層から複数の薄膜を生産できる新しいドナーウエハを示している。例えば、図示された実施例は、イオン注入と剥離によって分離されることができる複数のGaN薄膜の源（source）を提供し、窒化アルミニウムウエハに接合されることができる。アスペクト比トラッピングは、高価でないシリコン基板上にこのドナーウエハの高品質のGaN薄膜を形成するのを可能にする。

【0060】

図１１に示された実施例は、ドナーウエハであり、これらの素子は、シリコン基板１０００、シリコンウエハ基板１０００を覆う誘電材料１０１０、シリコンウエハ基板１０００の表面を露出するトレンチを含む誘電材料１０１０の層、実質的に垂直な側壁を有し、その直径比が１より大きい、または１と等しいトレンチ、トレンチを充填し、トレンチから流れ出て単一の連続薄膜を形成する半導体材料１１１０の層と、貫通転位１０４０が誘電材料の側壁を横切り、終了するトレンチ内のトラッピング領域１０５０を含む。

【0061】

図１１に示すドナーウエハを製造する方法を要約する。これは、シリコンウエハ１０００の表面上に誘電材料１０１０の層を堆積するステップ、誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比が１より大きい、または１と等しいトレンチをパターン化し、シリコンウエハ１０００の表面を露出するステップと、トレンチを充填する例えばGaNなどの半導体材料１１１０の層を成長させ、接合して単一の連続薄膜を形成するステップを含む。

【0062】

図１３は、図１２に示された方法の変化を要約しており、半導体材料１１１０を成長させる前にトレンチの底部のシリコンウエハ基板１０００の表面を洗浄している。図１４は、もう１つの変化を要約しており、シリコンウエハ基板１０００の表面を平坦化している。

【0063】

続いて述べられるのは、AINウエハに接合された例えば高品質のGaN薄膜のGaN基板を形成する上述のドナーウエハの概念を生かす方法である。より一般的に、任意の基板材料に接合された半導体材料の層を形成する方法である。

【0064】

ドナーウエハ（図１１に図示）を形成した後、図１５は、次のステップを示す。半導体材料１１１０の層に例えば水素イオンまたは水素イオンとヘリウムイオンの組み合わせなどのイオンを注入し、劈開面１１２０を形成する。続いて、図１６に示されるように、従来技術によって半導体材料１１１０の層をハンドル基板１０８０に接合する。半導体材料１１１０がGaNの場合、ハンドル基板１１３０用の一般的に好ましい材料は、例えばAINなどの同様の熱膨張係数を有する材料である。

【0065】

最終のステップは、アニーリングすることによって、または機械的圧力を加えることによって劈開面１１２０で半導体材料１１１０の層を分割しており、その結果は、図１７に示されている。半導体材料１１１０の層は、ハンドル基板１１３０に接合される。この構造は半導体材料１１１０の欠陥密度が低い時（例えば５×１０^７／cm²より小さい、またはそれと等しい）、半導体材料１１１０とハンドル基板１１３０の間に格子定数の不整合がある時と、または半導体材料１１１０とハンドル基板１１３０の間に近い（close match）熱膨張係数がある時、特に有用である。また、例えば、GaN、InN、AlN、またはこれらの三次元、または四次元化合物のいくつかの材料では、10⁸/cm² より小さい、または10⁸/cm²と同じ転位密度は、デバイスアプリケーションに有用なほど十分低い。例えばGaAsとInPのいくつかの他の材料では、デバイスに有用であるように通常、例えば10⁶/cm²より小さい、または10⁶/cm²と同じである、より低い転位密度が要求される。

【0066】

図１８は、基板に接合された半導体材料の層からなる構造を形成する上述の方法を要約している。前記方法は、シリコンウエハ１０００の表面上に誘電材料１０１０の層を堆積するステップ、誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比が１より大きいかまたは１と同じであるトレンチをパターン化し、シリコンウエハ１０００の表面を露出するステップ、半導体材料１１１０の層を成長させ、トレンチを充填し、接合して単一の連続薄膜を形成するステップ、半導体材料１１１０の層にイオンを注入し、劈開面１１２０を形成するステップ、ハンドル基板１１３０を半導体材料１１１０の層に接合するステップと、劈開面１１２０で半導体材料１１１０の層を分割するステップを含む。

【0067】

図１９は、図１９に示された方法の変化を要約しており、半導体材料１１１０の層を堆積する前にトレンチの底部のシリコンウエハの表面を洗浄している。図２０は、方法Cのもう１つの変化を要約しており、イオンを注入する前に半導体材料１１１０の層の表面を平坦化している。

【0068】

いくつかの実施例では、アスペクト比トラッピングによって成長された接合膜は、エピタキシャル材料がシリコンウエハ基板より、より大きい熱膨張係数を有するため、クラックが発生しやすい可能性がある。前記構造が成長温度から冷却した時、薄膜は基板より収縮する。図２１に示されるように、薄膜内の引っ張り歪み（tensile strain）は、クラック１１４０を生じさせる可能性がある。クラック１１４０は、例えば発光ダイオードまたは太陽電池のデバイスの性能と信頼度を悪くする可能性がある。

【0069】

図２２は、新しい解決を示している。半導体材料の層にディボット（divot）１１５０を形成する。これらのディボットは、例えばリソグラフィー、エッチング、またはレーザーアブレーションなどの標準的な技術によって形成されることが可能である。ディボット１１５０は、接合膜の領域を効果的に制限する。よって、半導体材料で熱応力を低下させる。ディボットが適当な寸法と間隔を有する場合、クラックを生じることなく、半導体材料に熱応力を弾性的に受けさせる。ディボットが適当な寸法と間隔を有する場合、クラックを生じることなく、半導体材料に受けさせ、ウエハ湾曲（bow）を大きく低下させるか、またはなくさせる。図２３は、アスペクト比トラッピングによってシリコン基板上に成長された半導体材料の接合膜で熱応力を低下させる方法を要約しており、シリコンウエハ１０００の表面上に誘電材料１０１０の層を堆積するステップ、誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比が１より大きいかまたは１と同じであるトレンチをパターン化し、シリコンウエハ１０００の表面を露出するステップ、半導体材料１１１０の層を成長させ、トレンチを充填し、接合して単一の連続薄膜を形成するステップと、半導体材料にディボット１１５０を形成するステップを含む。

【0070】

一実施例では、模範的な第１ディボットは、例えば０.１〜１.０umの間の規則、不規則、規定、周期、または間欠間隔に平行な第１方向に沿って延伸することができる。この方式では、半導体材料は、複数のストリップまたはセグメントに形成されることができる。第1ディボットに類似した模範的な第２ディボットは、第１方向に向いた第２方向（例えば垂直）に延伸することができる。この方式では、半導体材料は、複数のアイランドに形成されることができる。第１と第２ディボットのパターンが規則的で等しい場合、その結果として生じるアイランドは正方形となるが、このようなアイランドに他の周知の形状も用いられることができる。一実施例では、半導体材料は、低部ダイオード領域、活性ダイオード領域と、上部ダイオード領域を含むことができる。

【0071】

アスペクト比トラッピング（ART）によってシリコン基板上に成長された発光ダイオードを形成する接合膜で熱応力を低下させる模範的な方法は、シリコンウエハ１０００の表面上に誘電材料１０１０の層を堆積するステップ、誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比がトラッピング領域を形成するのに十分なトレンチまたはホールをパターン化し、パターン化されたトレンチまたはホールで満たされた領域の間のパターン化されていないレーン（lane）またはセクション（section）を有するシリコンウエハ１０００の表面を露出するステップと、標準方法（例えばMOCVD）によって、パターン化されていない誘電材料１０１０のレーン内のパターン化された領域に対応する、接合した下ダイオード領域、活性ダイオード領域と、上ダイオード領域を連続的に成長させ、パターン化されていない誘電材料１０１０のレーンの上にディボットを形成するステップを含むことができる。

【0072】

図２３Aは、これらのいくつかのステップからの模範的な結果を示している。半導体材料のディボットに対応して個別の発光ダイオードを分割（例えば切割または劈開）するか、または上述の実施例１に関連した上述の追加のステップが発光ダイオードのもう１つの実施例となる。

【0073】

一実施例では、各レーンのディボットは、対応する発光ダイオードの長さまたは幅寸法の１０〜３０％占めることができる。模範的なディボットは、隣接の発光ダイオードの上面に対して４５度角の傾斜側壁を含むことができる。また、ディポットの側壁は、例えば３０度、６０度などのより大きい、またはより小さい角度を用いることができる。

【0074】

III−Nシステムにおける発光ダイオード用の活性領域は、暖和（relaxed）GaN上に成長されることができる。例えば、このような暖和GaNは、c面バルク（c-plane bulk）GaNウエハ、またはサファイアまたは炭化ケイ素の基板上に成長された実質的なc面GaNエピタキシャル層であることができる。しかし、可視光発光には、発光領域は、インジウムの十分な割合を含まなければならない。よって、III−Nシステムにおける可視光の発光ダイオード用の発光領域は、１つまたは１つ以上のInGaN合金層を有する。InGaNは、GaNより大きい格子定数を有する。イオンを転位させる歪み（strained）エピタキシャル層の緩和を伴うイオンの転位を避ける、または減少するために、このようなInGaN薄膜は、下方のGaN層上で歪みを維持する（例えば、それらが成長される時、それらが下方のGaN層と同じように実質的に同じ格子定数を有する）。また、c面III−N半導体材料は、極性材料であり、発光領域の歪みは、強い分極電界（significant polarization fields）（例えば、圧電分極）となり、デバイス性能に悪影響を及ぼす可能性がある。例えば、デバイス／発光効率が劣化されるか、または発光波長がシフトされる可能性がある。

【0075】

図２３Ｂは、発光ダイオードのもう１つの実施例の模範的なダイオード構造を示している。図２３Ｂでは下ダイオード領域の少なくとも一部は、InGaN（GaNの代わりに）を含む基板に近接する。InGaN下ダイオード領域は、ART技術を用いて形成された低下された、または制御された欠陥密度を有する暖和層であることができる。このようなInGaN下ダイオード領域は、大きく減少された歪みを有する発光領域（例えば発光ダイオードの発光領域）の台（platform）であることができる。例えば、活性ダイオード領域（例えば低歪みまたは歪みなしのInGaN）と上ダイオード領域の後に続く層の更なる成長は、発光領域で大きく減少された歪みを有する。図２３Ｂに示されるように、下ダイオード領域は、欠陥トラッピング領域上と欠陥トラッピング領域内の一部にある緩和されたN型InGaNであり、活性ダイオード領域は、AlGaN障壁領域の後に続く層（例えば、低ダイオード領域に等しい格子間隔）、減少された歪みInGaN発光領域と、AlGaN障壁領域（例えば、発光領域に等しい格子間隔）である。図２３Bでは、基板はシリコン基板１５００であることができ、上（upper/top）と下（lower/bottom）ダイオード領域へのコンタクトが続いて形成される（例えば上述のように）。

【0076】

発光ダイオードの製造は、単一パッケージまたはモジュール内に異なる材料でできた半導体チップを実装するマルチチップソリューションを作り出してきた。この技術は、異なる色を統合させて白色光を得た。

【0077】

研究者が開発した高効率の太陽電池は、単一パッケージまたはモジュール内に異なる材料でできた半導体チップを実装するマルチチップソリューションを作り出してきた。太陽のスペクトルの一部をチップに導き、その部分のスペクトルを最適化する“分割スペクトル”方法を実行してきた。

【0078】

これらの両方のケースでは、マルチチップの実装とパッケージングのコストは、非常に高い可能性がある。よって本発明は、それほど高価でない可能性がある単一チップソリューションを提供する。図示のため、単一チップを３つの個別のダイオードで説明する。

【0079】

図２４は、最初のいくつかのステップを表している。続いて第１誘電材料１０１０の層をシリコン基板１０００の上に堆積する。誘電材料１０１０の層の第１領域に実質的に垂直な側壁を有するトレンチ１１６０をパターン化する。各トレンチは、シリコンウエハ１０００の表面を露出する。各トレンチの幅は、誘電材料の厚さと同じか、またはそれより小さくなければならず、これにより、トレンチが貫通転位をトラップすることができる。

【0080】

選択的に、上述の技術によってトレンチ１１６０の底部のシリコン基板１０００の表面を洗浄することができる。

【0081】

次のステップは、１番ダイオードデバイス１１９５の位置を除く全ての位置の構造の上面をマスクすることである。続いて、図２５に示されるように、下ダイオード領域１１７０を成長させ、半導体材料の層はトレンチを充填し、単一の連続薄膜を形成するように接合する。模範的な半導体材料は、上述されている。ミスフィット転位は、下ダイオード領域１１７０とシリコン基板１０００間のインターフェースに形成される。貫通転位は、約４５度の角度で上向きに伝播し、トレンチの側壁を横切り、トラッピング領域内で終了する。

【0082】

この時点で、下ダイオード１１７０を平坦化する。

【0083】

続いて、活性ダイオード領域１１８０を形成する半導体材料の層と上ダイオード領域１１９０を形成する半導体材料のもう１つの層を成長させる。同時に、下ダイオード領域１１７０、活性ダイオード領域１１８０と、上ダイオード領域１１９０は、１番ダイオードデバイス１１９５を形成する。

【0084】

続いて、第２誘電材料１２００の層を堆積する。例えば、仮に第１誘電材料がSiO²の場合、第２誘電材料はSiNxであることができる。図２６に示された構造を残し、１番ダイオードデバイスを含む領域を除く、全ての領域から、ウェットまたはドライエッチによって第２誘電材料１２００を選択的に除去する。

【0085】

続いて、２番ダイオードデバイス１２４０の位置を除く全ての位置の構造をマスクする。次のステップでは、１番ダイオードデバイスを形成した同じステップによって２番ダイオードデバイスを形成し、図２７に示された構造を生み出す。図２７に示されるように、下ダイオード領域１２１０、活性ダイオード領域１２２０と、上ダイオード領域１２３０は、２番ダイオードデバイス１２４０を形成する。

【0086】

第２誘電材料１２００のもう１つの層を堆積して２番ダイオードデバイス１２４０を覆う。続いて、３番ダイオードデバイス１２８０を含む領域から、ウェットまたはドライエッチによって第２誘電材料１２００のこの層を選択的に除去する。

【0087】

続いて、３番ダイオードデバイス１２８０の位置を除く全ての位置の構造をマスクし、１番ダイオードデバイス１１９５と２番ダイオードデバイス１２４０を形成した同じステップによって３番ダイオードデバイスを形成する。その結果は、図２８に示された構造である。図２８に示されるように、下ダイオード領域１２５０、活性ダイオード領域１２６０と、上ダイオード領域１２７０は、３番ダイオードデバイス１２８０を形成する。

【0088】

最後に第２誘電材料１２００で３番ダイオードデバイス１２８０を覆い、第２誘電材料１２００によってコンタクトビアをパターン化し、各ダイオードデバイスの上部に個別のコンタクト１２９０を堆積する。支持基板１０００上に、全てのデバイスに好ましくは、しかし必ずしも共通するとは限らない下電気的コンタクト１３００も形成する。

【0089】

その結果は、図２９に示される。各ダイオードデバイスは、上、活性と、下ダイオード領域用の異なるセットの半導体材料を含むことができる。各ダイオードデバイスでは、材料のバンドギャップは、所望の色（LEDの）を発光するように調整されるか、または所望の周波数（太陽電池の）の光を吸収するように調整される。この実施例は、比較的高価でない方法で単一チップに複数のダイオードデバイスを形成する。

【0090】

要約すれば、単一チップは、シリコンウエハ基板１０００、シリコンウエハ基板１０００を覆い、シリコンウエハ基板１０００の表面を露出し、実質的に垂直な側壁を有し、その直径比が１より大きい、または１と等しいトレンチ１１６０を含む第１誘電材料１０１０の層、第１誘電材料１０１０の層の一部のトレンチ１１６０を充填して下ダイオード領域を形成する半導体材料の層をそれぞれ含む複数のダイオードデバイス（少なくとも３つのデバイス１９９５、１２４０、１２８０）、トレンチ１１６０内の貫通転位をトラッピングするトラッピング領域、活性ダイオード領域（１１８０、１２２０、１２６０）と、上ダイオード領域（１１９０、１２３０、１２７０）、ダイオードデバイス（１９９５、１２４０、１２８０）を覆う第２誘電材料１２００の層、上電気的コンタクト１２９０と、下電気的コンタクト１３００の素子を含む複数のダイオードデバイスを含む。

【0091】

図３０は、図２９に示された構造を形成する方法を要約している。単一チップ上に複数のダイオードデバイスを形成する方法は、以下のステップを含む。

【0092】

シリコンウエハ１０００の表面上に第１誘電材料１０１０の層を堆積するステップ。

【0093】

第１誘電材料１０１０の層に、実質的に垂直な側壁を有し、その直径比が１より大きい、または１と等しいトレンチ１１６０をパターン化し、シリコンウエハ１０００の表面を露出するステップ。

【0094】

１番ダイオードデバイス１１９５の位置を除く全ての位置の構造をマスクするステップ。

【0095】

トレンチを充填し、トレンチを流れ出て、接合して単一の連続薄膜の形式で下ダイオード領域１１７０を形成する半導体材料の層を成長させ、半導体材料の層を成長させて活性ダイオード領域１１８０を形成し、且つ半導体材料の層を成長させて上ダイオード領域１１９０を形成するステップを用いて１番ダイオードデバイスを形成するステップ。

【0096】

第１誘電材料１２００の層を堆積するステップ。

【0097】

１番ダイオードデバイス１１９５を含む領域を除く、全ての領域から、第２誘電材料１２００を選択的に除去するステップ。

【0098】

２番ダイオードデバイス１２４０の位置を除く全ての位置の構造をマスクするステップ。

【0099】

１番ダイオードデバイス１１９５と同じステップによって２番ダイオードデバイス１２４０を形成するステップ。

【0100】

第２誘電材料１２００を堆積して２番ダイオードデバイス１２４０を覆うステップ。

【0101】

３番ダイオードデバイス１２８０を含む領域から、第２誘電材料１２００を選択的に除去するステップ。

【0102】

３番ダイオードデバイス１２８０の位置を除く全ての位置の構造をマスクするステップ、
１番ダイオードデバイス１１９５と２番ダイオードデバイス１２４０と同じステップによって３番ダイオードデバイス１２８０を形成するステップ。

【0103】

第２誘電材料１２００を堆積して３番ダイオードデバイス１２８０を覆うステップ。

【0104】

第２誘電材料１２００によってコンタクトビアをパターン化するステップ。

【0105】

１番ダイオードデバイス、２番ダイオードデバイス、３番ダイオードデバイスに電気的コンタクト１２９０を形成するステップ。

【0106】

全ての３つのダイオードデバイスに共通する下電気的コンタクトを形成するステップ。

【0107】

当然ながら、単一チップ上に任意の数量のダイオードデバイスを形成することが可能であり、その唯一の制限は、利用可能空間の大きさである。

【0108】

本発明の実施例は、トレンチを用いてトラッピング領域を提供するのが述べられているが、陥凹をトラップするのに機能的に十分で、そのための断面を有する陥凹のもう１つの構造構成が、“トレンチ”としてここに用いられることができる。

【0109】

本発明の実施例は、エピタキシャル成長などを用いて、またはそれによって形成されることができる方法、構造、または装置を提供する。例えば、模範的に適当なエピタキシャル成長のシステムは、単一ウエハ、またはマルチウエハのバッチリアクタ（multiple-wafer batch reactor）であることができる。各種のCVD技術が用いられることができる。適当なCVDシステムは、通常、製造アプリケーションの体積エピタキシー（volume epitaxy）に用いられ、例えばドイツ、アーヘンに拠点を置くAixtronから入手できるAixtron 2600マルチウエハシステム、カリフォルニア、サンタクララのapplied materialsから入手できるEPI CENTURAの単一ウエハマルチチャンバシステム、またはオランダ、Bilthovenに拠点を置くASM Internationalから入手できるEPSILONの単一ウエハエピタキシャルリアクタを含む。

【0110】

本明細書に述べられた“１つの実施例”、“一実施例”、“範例”、“もう１つの実施例”、“他の実施例”などは、本発明の少なくとも1つの実施例に、本実施例に関連して述べられた特定の特性、構造、または特徴が含まれることを意味する。本明細書の異なる箇所で述べられたものが全て同じ実施例を指すとは限らない。また、特定の特性、構造、または特徴がいずれかの実施例に関連して述べられた時、当業者はこのような特性、構造、または特徴が他の実施例に用いられることがわかる。また、理解し易いように、特定の方法のステップは、分けたステップで詳述される可能性があるがこれらの分けて詳述されたステップは、その性能に基づいてそのステップを制限するものではない。即ち、いくつかのステップは他の順序、または同時に行われることができる。また、模範的な図は、本発明の実施例に基づいたさまざまな方法を示している。しかしこのような模範的な方法の実施例は、本発明を制限するものではない。

【0111】

本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。本発明に用いられるように、“好ましくは”は包括的であり、“好ましくは、しかし限定するものではない”の意味である。発明の請求範囲は、本明細書に記載したように一般の発明の概念と一致した最も広い解釈を用いなければならない。例えば、“接合”と“接続”（及びその派生）の用語は、直接と間接の接続／接合の両方を示すのに用いられる。もう１つの例として“有する（having）”と“含む（including）”のその類似の用語は“含む（comprising）”と同じであり（即ち全て“open ended”用語と見なされる）、“…から構成される（consisting of）” と“実質的に…から構成される（consisting essentially of）”のみ、“closed term”と見なされるべきである。

【0112】

好ましい実施例は、基板と、基板の一部を露出する、少なくとも１のアスペクト比をそれぞれ有する２つ以上の開口を含む誘電材料と、基板と格子不整合の化合物半導体材料を含み、化合物半導体材料が２つ以上の開口を占有し、２つ以上の開口の上に接合され、下ダイオード領域を形成する下ダイオード材料と、上ダイオード材料と、上及び下ダイオード材料の間にある活性ダイオード領域を有する光デバイスを含むことができる。基板は、シリコン、サファイアと、炭化ケイ素からなるグループから選択されることができる。基板は、単結晶シリコンウエハであることができる。単結晶シリコンウエハは、（１１１）または（１００）の結晶方向を有することができる。活性ダイオード領域は、上と下ダイオード材料の接合によって形成されたp-n接合を含むことができる。活性ダイオード領域は、上と下ダイオード材料と異なる材料を含み、上と下ダイオード材料の間に形成されたp-i-n接合の真性領域を形成することができる。活性ダイオード領域は、上と下ダイオード材料の間に形成された複数の量子井戸を含むことができる。誘電材料は、二酸化ケイ素（SiO₂）、窒化ケイ素（SiN_x）、酸窒化ケイ素（SiO_xN_y）、酸化ハフニウム（HfO）、ケイ酸ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウムと、その組み合わせから実質的になるグループから選択される材料を含むことができる。開口は、２つの垂直軸に少なくとも１のアスペクト比を有するトレンチまたはホールであることができる。半導体材料は、III−Ｖ族化合物、II−VI族化合物、またはIV族合金を含むことができる。下ダイオード材料は、n型ドーパントを含み、上ダイオード材料は、p型ドーパントを含むことができる。デバイスは、上ダイオード領域上に形成されたコンタクトを更に含むことができる。前記コンタクトは、透明導体を含むことができる。ダイオードは基板に隣接して形成された第２コンタクトを更に含むことができる。

【0113】

もう１つの好ましい実施例は、基板と、基板の上面に隣接した第１領域と、第１領域に隣接した第２領域と、第１と第２領域の間の活性領域を含む光ダイオード（photonic diode）を有し、第２領域は、活性領域に隣接した表面を含み、前記表面は、基板の上面にほぼ平行しており、第２領域は、活性領域から間隔を開けられた少なくとも１つの欠陥トラッピング領域を含み、欠陥トラッピング領域は、基板の上面から延伸された表面を有する光デバイスを含むことができる。第１ダイオード領域の表面は、ハンドル基板に接合されることができる。中間層は、第１ダイオード領域とハンドル基板の間のハンドル基板に接合されることができる。ハンドル基板は、第１ダイオード領域に電気的に接続された導体を含むことができる。デバイスは、ハンドル基板に接続され、第１ダイオード領域に電気的に接続されたコンタクトを更に含むことができる。

【0114】

もう１つの好ましい実施例は、光デバイスを形成する方法を含む。前記方法は、基板上に、誘電材料の層を堆積するステップ、誘電材料に少なくとも１のアスペクト比を有する２つまたは２つ以上の開口をパターン化し、基板の表面の一部を露出するステップ、２つまたは２つ以上の開口に基板と格子不整合の化合物半導体材料を成長させて下ダイオード領域を形成し、化合物半導体材料を２つまたは２つ以上の開口に充填させて、２つまたは２つ以上の開口上に接合し、連続層を形成するステップ、下ダイオード領域上に活性ダイオード領域を形成するステップと、活性ダイオード領域上に上ダイオード領域を形成するステップを含むことができる。前記方法は、ハンドルウエハを上ダイオード領域に接合し、基板を除去するステップを更に含むことができる。

【0115】

もう１つの好ましい実施例は、２つまたは２つ以上の貫通転位のトラッピング領域を含む下ダイオード領域を有し、化合物半導体材料、活性ダイオード領域、上ダイオード領域、ハンドル基板、ハンドル基板に接続した第１電気的コンタクトと、下ダイオード領域と接続した第２電気的コンタクトからなる光デバイスを提供することができる。

【0116】

もう１つの好ましい実施例は、基板上に、誘電材料の層を堆積するステップ、誘電材料に少なくとも１のアスペクト比を有する２つまたは２つ以上の開口をパターン化し、基板の表面の一部を露出するステップ、２つまたは２つ以上の開口に基板と格子不整合の化合物半導体材料を成長させて下ダイオード領域を形成し、化合物半導体材料を２つまたは２つ以上の開口に充填させて、２つまたは２つ以上の開口上に接合し、連続層を形成するステップ、下ダイオード領域上に活性ダイオード領域を形成するステップ、活性ダイオード領域上に上ダイオード領域を形成するステップ、上ダイオード領域にハンドルウエハを接合するステップ、誘電材料を除去するステップ、ハンドル基板と第1電気的コンタクトを接触させるステップと、下ダイオード領域と第1電気的コンタクトを接触させるステップを含む光デバイスを形成する方法を提供することができる。

【0117】

またもう１つの好ましい実施例は、基板に接合された半導体材料を含む構造を形成する方法を含む。前記方法は、基板上に、誘電材料の層を堆積するステップ、誘電材料に少なくとも１のアスペクト比を有する２つまたは２つ以上の開口をパターン化し、基板の表面の一部を露出するステップ、２つまたは２つ以上の開口に基板と格子不整合の化合物半導体材料の層を成長させ、化合物半導体材料を２つまたは２つ以上の開口に充填させて、２つまたは２つ以上の開口上に接合し、連続層を形成するステップ、半導体材料にイオンを注入し、劈開面を形成するステップ、ハンドル基板を半導体材料に接合し、劈開面で半導体材料の層を劈開するステップを含む。

【0118】

いくつかの態様では、好ましい実施例は、その上に複数の分離した（discrete）光デバイスを含むチップを提供することができる。チップは基板、基板を覆い、その中に少なくとも１のアスペクト比を有する複数の開口を有する第1誘電材料層、複数の分離した光デバイスを含むことができ、各複数の分離した光デバイスは、（ｉ）少なくとも２つの開口を占有する基板と不整合で占有された開口上に接合され、単一の下ダイオード領域を形成する半導体材料の層、（ii）活性ダイオード領域と、（iii）複数の分離した光デバイス、少なくとも1つの上電気的コンタクトと、少なくとも1つの下電気的コンタクトを覆う第２誘電材料の層を含む。

【0119】

またもう１つの好ましい実施例は、基板上に、誘電材料の層を堆積するステップ、誘電材料に少なくとも１のアスペクト比を有する第１セットの開口をパターン化し、基板の表面の一部を露出するステップ、第１セットの開口に基板と格子不整合の化合物半導体材料の層を成長させて下ダイオード領域を形成し、半導体材料を第１セットの開口に充填させて、第１セットの開口上に接合し、連続層を形成するステップ、第1下ダイオード領域上に第1活性ダイオード領域を形成するステップ、第1活性ダイオード領域上に第1上ダイオード領域を形成するステップ、誘電材料の層を成長させて第1下ダイオード領域、第1活性ダイオード領域と、第1上ダイオード領域を覆うステップ、誘電材料に少なくとも１のアスペクト比を有する第２セットの開口をパターン化し、基板の表面の一部を露出するステップ、第２セットの開口に基板と格子不整合の化合物半導体材料の層を成長させて下ダイオード領域を形成し、半導体材料を第２セットの開口に充填させて、第２セットの開口上に接合し、連続層を形成するステップ、第２下ダイオード領域上に第２活性ダイオード領域を形成するステップ、第２活性ダイオード領域上に第２上ダイオード領域を形成するステップと、誘電材料の層を成長させて第２下ダイオード領域、第２活性ダイオード領域と、第２上ダイオード領域を覆うステップを含む、その上に複数の分離した光デバイスを含むチップを形成する方法を提供することができる。前記方法は、第1電気的コンタクトを基板と接触させ、第２電気的コンタクトを第1上ダイオード領域と接触させ、第３電気的コンタクトを第２上ダイオード領域と接触させるステップを更に含むことができる。

【0120】

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。

【符号の説明】

【0121】

１０ シリコンウエハ
２０ 誘電材料
３０ 格子不整合半導体
４０ 貫通転位
５０ トラッピング領域
６０ 無欠陥領域
７０ 連続薄膜
８０ 接合欠陥
１０１、１０００ 基板
１０５、１０６ 電気的コンタクト
１０１０ 誘電材料
１０２０ トレンチ
１０２、１０３０、１１７０、１２１０、１２５０、１５０２ 下ダイオード領域
１０４０ 貫通転位
１０５０ トラッピング領域
１０３、１０６０、１１８０、１２２０、１２６０、１５１２ 活性ダイオード領域
１０４、１０７０、１１９０、１２３０、１２７０、１５１４ 上ダイオード領域
１０８０ ハンドル基板
１０９０ 第１電気的コンタクト
１１００ 第２電気的コンタクト
１１１０ 半導体材料
１１２０ 劈開面
１１３０ ハンドル基板
１１４０ クラック
１１５０ ディボット（divot）
１１６０ トレンチ
１１９５、１２４０、１２８０ ダイオードデバイス
１２００ 第２誘電材料
１２９０ コンタクト
１３００ 下電気的コンタクト
１５００ シリコン基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図23A】

【図23B】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】