(58)【調査した分野】(Int.Cl.,DB名)
【図面の簡単な説明】
【0018】
【
図1】本発明の一実施形態に係る送信装置の構成の一例を示す図である。
【
図2】本発明の一実施形態に係る送信装置の構成の他の一例を示す図である。
【
図3】本発明の一実施形態に係る受信装置の構成の一例を示す図である。
【
図4】64QAMのコンスタレーション配置例を示す図である。
【
図5】本発明の一実施形態に係る制御信号がマッピングされる信号点の配置例を示す図である。
【
図6】本発明の一実施形態に係る制御信号がマッピングされる信号点の配置例を示す図である。
【
図7】本発明の一実施形態に係る制御信号がマッピングされる信号点の配置例を示す図である。
【0019】
以下、本発明の実施の形態について説明する。
【0020】
図1は、本発明の一実施形態に係る送信装置10の構成の一例を示すブロック図である。
【0021】
図1に示す送信装置10は、誤り訂正符号化部11,12と、ビット補間部13と、データフレーム化部14と、キャリア変調部15と、インターリーブ部16と、OFDM変調部17と、直交変調部18とを備える。
【0022】
誤り訂正符号化部11は、データ信号が入力され、入力されたデータ信号に対して誤り訂正符号を付し(誤り訂正符号化を行い)、誤り訂正符号化後のデータ信号をデータフレーム化部14に出力する。
【0023】
誤り訂正符号化部12は、制御信号が入力され、入力された制御信号に対して誤り訂正符号化を行い、誤り訂正符号化の制御信号をビット補間部13に出力する。なお、誤り訂正符号化部12に入力される制御信号としては、TMCC信号やAC信号などがある。これらの制御信号は通常、伝送フレーム毎に頻繁に変わることはない。
【0024】
ビット補間部13は、誤り訂正符号化部12から出力された制御信号(誤り訂正符号化後の制御信号)を構成する各ビットに所定のビット数のビット列を付加する。すなわち、ビット補間部13は、制御信号を構成する各ビットを、所定のビット数のビット列に変換する。ビット補間部13は、所定のビット列を付加後の制御信号をデータフレーム化部14に出力する。
【0025】
データフレーム化部14は、誤り訂正符号化部11から出力されたデータ信号をデータフレーム内に配置する。なお、データフレームとは、データ信号が数OFDMシンボル分など一定量ため込まれるバッファ領域を示す。通常、データフレームには、データ信号のみが配置されるが、本実施形態においては、制御信号についてもデータフレームに配置する。したがって、データフレーム化部14は、ビット補間部13から出力された制御信号(所定のビット列が付加された制御信号)をデータフレーム内の予め定められた領域に配置する。データフレーム化部14は、データ信号および制御信号を配置して生成したデータフレームをキャリア変調部15に出力する。
【0026】
キャリア変調部15は、データフレーム化部14から出力されたデータフレームの信号に対してキャリア変調を行い、変調信号をインターリーブ部16に出力する。ここで、キャリア変調部15は、データフレームに含まれるデータ信号と制御信号とを同じ変調方式で変調する。そのため、制御信号用の変調部を設ける必要がない。また、上述したように、ISDB−T方式では、TMCC信号やAC信号などのように、伝送フレーム毎に頻繁に変わることがない制御信号がある。したがって、このような制御信号としては、伝送フレーム単位で同じ信号が繰り返し送信される。そのため、受信側では、複数フレームの信号を加算することで、信頼度を高める加算処理を行うことができる。
図1に示す送信装置10においては、伝送フレーム毎に頻繁に変わることがない制御信号をデータフレームに送信することで、受信側での信頼度を高めることができる。なお、制御信号の中には、後述するFEC(Forward Error Correction)ポインタ情報のように、フレーム毎に変化するものもある。このような制御信号については、フレーム毎に内容が変わるため、受信側が加算処理を行うことはできず、1フレーム内の情報のみでの復号となる。
【0027】
インターリーブ部16は、キャリア変調部15から出力された変調信号に対して、周波数インターリーブ、時間インターリーブ、ビットインターリーブなどの各種インターリーブ処理を行い、インターリーブ処理後の信号をOFDM変調部17に出力する。
【0028】
OFDM変調部17は、インターリーブ部16の出力信号に対して、IFFT(Inverse Fast Fourier Transform)によりOFDM変調を行い、OFDM変調後の信号を直交変調部18に出力する。
【0029】
直交変調部18は、OFDM変調部17の出力信号に対して直交変調を行う。直交変調後の信号は、
図1においては不図示の受信装置に送信される。
【0030】
なお、制御信号に含まれる制御情報としては、伝送過程で刻々と変化するものもある。本発明は、伝送過程で刻々と変化する制御情報をデータフレームに含めて送信する場合にも適用可能である。
【0031】
図2は、本実施形態に係る、伝送過程で刻々と変化する制御情報をデータフレームに含めて送信する送信装置10aの構成の一例を示す図である。なお、
図2において、
図1と同様の構成については同じ符号を付し、説明を省略する。
【0032】
図2に示す送信装置10aは、
図1に示す送信装置10と比較して、データフレーム化部14をデータフレーム化部14aに変更した点と、制御信号生成部19を追加した点とが異なる。制御信号生成部19は、誤り訂正符号化部12と、ビット補間部13と、ポインタ生成部19aとを備える。
【0033】
データフレーム化部14aは、誤り訂正符号化部11から出力されたデータ信号をデータフレーム内に配置し、データ信号の配置後のデータフレームを制御信号生成部19に出力する。なお、データフレーム化部14aは、データフレーム内の制御信号が配置される領域には、例えば、Nullを配置する。
【0034】
ここで、OFDMフレーム長と誤り訂正符号(FEC)用のフレームであるFECフレームのフレーム長とが異なる場合、OFDMフレーム内におけるFECフレームの切れ目の位置を示す情報を受信装置側が把握する必要がある。そのため、OFDMフレーム内におけるFECフレームの切れ目の位置を示す制御情報であるFECポインタ情報を受信装置側に伝送する必要がある。FECポインタ情報は、伝送フレーム毎に刻々と変化する情報であり、データフレームへのデータ信号の配置に応じて決定される。
【0035】
ポインタ生成部19aは、データフレーム化部14aから出力されたデータフレームに基づき、FECポインタ情報などの、データフレームへのデータ信号の配置に応じて決定される制御情報を含む制御信号を生成する。そして、ポインタ生成部19aは、生成した制御信号を誤り訂正符号化部12に出力する。
【0036】
その後、
図1に示す送信装置10と同様に、誤り訂正符号化部12による制御信号の誤り訂正符号化、ビット補間部13によるビット列の付加が行われ、所定のビット列が付加された制御信号がデータフレーム化部14aに出力される。
【0037】
データフレーム化部14aは、データフレーム内のNullを配置した領域に、ビット補間部13から出力された制御信号を配置してデータフレームを生成し、生成したデータフレームをキャリア変調部15に出力する。
【0038】
このように、
図2に示す送信装置10aによれば、伝送過程において刻々と変化する制御情報についてもデータフレームに含めて伝送することができる。なお、
図1に示す構成と
図2に示す構成とを組み合わせてもよい。
【0039】
次に、本実施形態に係る受信装置20の構成について説明する。
【0040】
図3は、本実施形態に係る受信装置20の構成の一例を示すブロック図である。なお、
図3においては、
図2に示す送信装置10aにより、FECポインタ情報などの制御信号がデータフレームに含めて送信され、受信装置20は、送信装置10aからの信号を受信するものとして説明する。
【0041】
図3に示す受信装置20は、直交復調部21と、OFDM復調部22と、デインターリーブ部23と、制御信号復調部24と、誤り訂正復号部25と、キャリア復調部26と、ポインタ情報抽出部27と、誤り訂正復号部28とを備える。制御信号復調部24および誤り訂正復号部25は、送信装置10aからの受信信号から制御信号を取得する制御信号取得部29aを構成し、キャリア復調部26、ポインタ情報抽出部27および誤り訂正復号部28は、送信装置10aからの受信信号からデータ信号を取得するデータ信号取得部29bを構成する。
【0042】
直交復調部21は、送信装置10aから送信されてきた信号を受信した受信信号が入力され、入力された受信信号に対して直交復調を行い、直交復調後の信号をOFDM復調部22に出力する。
【0043】
OFDM復調部22は、直交復調部21の出力信号に対して、FFTによりOFDM復調を行い、OFDM復調後の信号をデインターリーブ部23に出力する。
【0044】
デインターリーブ部23は、OFDM復調部22の出力信号に対して、インターリーブ部16によるインターリーブ処理に対応するデインターリーブ処理を行い、デインターリーブ処理後の信号を制御信号復調部24およびキャリア復調部26に出力する。
【0045】
制御信号復調部24は、デインターリーブ部23の出力信号から、制御信号を含むキャリアを抽出し、抽出したキャリアの信号(シンボル)に対して、後述する制御信号がマッピングされる信号点に応じたデマッピング(シンボルに対応する信号点を特定し、ビット値を求める)を行って制御信号(誤り訂正復号前の制御信号)を取得し、誤り訂正復号部25に出力する。なお、上述したように、データフレームにおいて、制御信号が配置される領域は予め定められている。そのため、制御信号復調部24は、制御信号を含むキャリアを抽出することができる。
【0046】
誤り訂正復号部25は、制御信号復調部24の出力信号に対して、誤り訂正復号を行って制御信号を取得する。そして、誤り訂正復号部25は、取得した制御信号を
図3においては不図示の後段のブロックおよびポインタ情報抽出部27に出力する。なお、本発明においては、制御信号に対する誤り訂正符号および誤り訂正復号は必須ではなく、したがって、誤り訂正復号部25は必須の構成ではない。この場合、制御信号取得部29aには、誤り訂正復号部25は含まれず、制御信号復調部24により取得された制御信号が、後段のブロックおよびポインタ情報抽出部27に出力される。
【0047】
キャリア復調部26は、デインターリーブ部23の出力信号を、キャリア変調部15の変調方式に対する復調方式で復調し、復調信号をポインタ情報抽出部27に出力する。
【0048】
ポインタ情報抽出部27は、誤り訂正復号部25から出力された制御信号からFECポインタ情報を抽出し、抽出したFECポインタ情報に基づき、キャリア復調部26から出力された復調信号に、OFDMフレーム内におけるFECフレームの切れ目の位置を付与して、誤り訂正復号部28に出力する。
【0049】
誤り訂正復号部28は、ポインタ情報抽出部27から出力された復調信号に対して誤り訂正復号を行ってデータ信号を取得し、取得したデータ信号を後段のブロックに出力する。
【0050】
なお、上述したように、本発明においては、誤り訂正復号は必須ではない。したがって、
図3に示すデータ信号取得部29bの構成はあくまでも一例であり、要は、データ信号取得部29bは、制御信号取得部29aが取得した制御信号を用いて受信信号からデータ信号を取得するための構成を備えていればよい。
【0051】
次に、送信装置10(送信装置10a)および受信装置20の動作について説明する。
【0052】
まず、送信装置10(送信装置10a)の動作について説明する。
【0053】
なお、以下では、キャリア変調部15は、ISDB−T方式で採用されている64QAMにてキャリア変調を行うものとする。
【0054】
キャリア変調部15は、64QAMを用いる場合、データ信号については、
図4に示すIQ平面のコンスタレーション配置(信号点配置)における64個のコンスタレーションポイント(信号点)のいずれかにマッピングする。一方、キャリア変調部15は、制御信号については、
図4に示すコンスタレーション配置における一部の信号点のみにマッピングする。例えば、キャリア変調部15は、
図5(a)において黒丸で示す2つの信号点、すなわち、「110000」の信号点および「000000」の信号点のみに制御信号をマッピングする。したがって、制御信号は、疑似的に64QAMよりも変調多値数の少ないBPSK(Binary Phase Shift Keying)を用いて変調されることになる。そのため、制御信号の受信特性の向上を図ることができる。なお、以下では、各図面において、制御信号がマッピングされる信号点は黒丸で示す。
【0055】
制御信号がマッピングされる信号点は
図5(a)に示す2点に限られるものではない。例えば、
図5(b)に示すように、制御信号をマッピングする信号点として、
図5(a)で選択された信号点よりも1つ内側の信号点(「110011」の信号点および「000011」の信号点)を選択してもよい。
【0056】
また、制御信号がマッピングされる信号点の数は2点に限られるものではない。制御信号がマッピングされる信号点の数は、例えば、
図5(c)に示すように4点(「00000」、「010000」、「100000」、「110000」の信号点)であってもよい。この場合、制御信号は、疑似的に64QAMよりも変調多値数の少ないQPSK(Quadrature Phase Shift Keying)を用いて変調されることになる。そのため、制御信号の受信特性の向上を図ることができる。
【0057】
また、キャリア変調に用いられる変調方式も64QAMに限られるものではなく、例えば、256QAMなど他の変調方式を用いてもよい。
【0058】
図6は、キャリア変調に256QAMが用いられる場合の、制御信号がマッピングされる信号点の配置例を示す図である。
図6(a)は、制御信号が2点の信号点にマッピングされる例、すなわち、制御信号が、擬似的にBPSKにより変調される例を示している。また、
図6(b)は、制御信号が16点の信号点にマッピングされる例、すなわち、制御信号が、擬似的に16QAMにより変調される例を示している。
【0059】
本発明においては、データ信号の変調に用いられる信号点のうちの一部の信号点のみを、制御信号をマッピングする信号点として選択すればよい。こうすることで、制御信号を、擬似的に、データ信号を変調する変調方式よりも変調多値数の小さい変調方式で変調することができ、制御信号の受信特性の向上を図ることができる。したがって、本発明においては、キャリア変調に使用する変調方式に制限はなく、また、制御信号を伝送する信号点を柔軟に選択することができる。そのため、キャリア変調に使用する変調方式、制御信号をマッピングする信号点の数や位置は、使用するシステムに応じて、選択することができる。
【0060】
なお、
図5(a)に示す例では、最も外側の信号点が選択されているため、制御信号の平均電力が、データ信号の平均電力よりも大きくなる。この場合、伝送する制御信号の数が多くなるほど、全信号電力に占めるデータ信号の電力の割合が小さくなり、データ信号の受信特性が劣化してしまう。そこで、
図5(b)に示すように、最も外側の信号点よりも内側の信号点を選択することで、振幅値が抑えられ、制御信号の平均電力がデータ信号の平均電力に近づくので、データ信号の受信特性の劣化を低減することができる。ただし、制御信号をマッピングする信号点間の距離が近いと、制御信号の受信特性が劣化する。そのため、制御信号をマッピングする信号点にはある程度の距離があることが望ましい。例えば、制御信号をマッピングする信号点間は、
図5(b)において一点鎖線で示す円(全信号電力の平均を示す円)の直径程度の距離が離れていることが望ましい。
【0061】
なお、例えば、
図5(a)に示すように、変調方式として64QAMが用いられ、制御信号を擬似的にBPSKで変調する場合と、
図6(a)に示すように、変調方式として256QAMが用いられ、制御信号を擬似的にBPSKで変調する場合とでは、制御信号の受信特性は概ね同じである。通常、変調多値数が大きいほど、受信特性自体は劣化するので、本発明による制御信号の受信特性の改善率は高くなる。
【0062】
ビット補間部13は、制御信号がマッピングされる信号点の位置に応じたビット列を制御信号に付加する。例えば、制御信号が
図5(a)に示すように、「110000」の信号点および「000000」の信号点にマッピングされる場合、ビット補間部13は、制御信号に含まれるビット「1」をビット列「110000」に変換し、制御信号に含まれるビット「0」をビット列「000000」に変換する。すなわち、ビット補間部13は、制御信号に含まれるビット「1」に対しては、ビット列「10000」を付加し、制御信号に含まれるビット「0」に対しては、ビット列「00000」を付加する。したがって、制御信号のビット列が「001」であるとすると、ビット補間部13は、「000000 000000 110000」という18ビットの情報に変換する。
【0063】
また、制御信号が
図5(c)に示すように、「000000」、「010000」、「100000」、「110000」の信号点にマッピングされる場合を考える。この場合、ビット補間部13は、制御信号に含まれるビット列「00」をビット列「000000」に変換し、制御信号に含まれるビット列「01」をビット列「010000」に変換し、制御信号に含まれるビット列「10」をビット列「100000」に変換し、制御信号に含まれるビット列「11」をビット列「110000」に変換する。すなわち、ビット補間部13は、制御信号に含まれるビット列「00」、「01」、「10」、「11」それぞれに対してビット列「0000」を付加する。したがって、制御信号のビット列が「0110」であるとすると、ビット補間部13は、「010000 100000」という12ビットの情報に変換する。
【0064】
このように、ビット補間部13は、制御信号に含まれるビットあるいはビット列を、データ信号の変調方式に応じたビット数のビット列に変換する。このように制御信号に所定のビット列を付加して、制御信号をデータ信号の変調方式に応じたビット数のビット列に変換することで、コンスタレーション配置における信号点のうち、選択された信号点にのみ、制御信号をマッピングすることができる。
【0065】
受信装置20においては、制御信号復調部24は、デインターリーブ処理が行われた受信信号から制御信号を含むキャリアを抽出する。そして、制御信号復調部24は、抽出したキャリアの信号に対して、制御信号がマッピングされる信号点に応じたデマッピングを行って、ビット値を求め、制御信号を取得する。ビット値を求める方法としては、硬判定と軟判定とがある。
【0066】
図5(a)に示すように、「110000」、「000000」の信号点に制御信号がマッピングされる場合、制御信号復調部24は、制御信号がマッピングされる各信号点から等距離にある線(
図5(a)において破線で示す線)を基準として、硬判定を行う。
【0067】
また、制御信号復調部24は、軟判定を行う場合には、制御信号がマッピングされる信号点の位置情報を用いて軟判定を行う。
【0068】
なお、制御信号は、I信号およびQ信号のいずれか一方でのみ送信されるようにしてもよい。この場合、ビット補間部13は、信号点に対応するビット情報のうち、I信号成分およびQ信号成分の一方には、制御信号のビットと所定のビット列とを割り当て、他方には、データ信号を割り当てる。
【0069】
図7(a)は、変調方式として64QAMが用いられ、Q信号のみで制御信号を送信する場合の制御信号がマッピングされる信号点の配置例を示す図である。
【0070】
図7(a)に示す例では、制御信号に含まれるビット「0」は、
図7(a)において点線の四角で囲まれた、「100000」、「100010」、「101010」、「101000」、「001000」、「001010」、「000010」、「000000」の信号点という8つの信号のいずれかにマッピングされる。また、制御信号に含まれるビット「1」は、「110000」、「110010」、「111010」、「111000」、「011000」、「011010」、「010010」、「010000」の信号点という8つの信号のいずれかにマッピングされる。
【0071】
ここで、制御信号に含まれるビット「0」が四角で囲まれた8つの信号点のうち、どの信号点にマッピングされるかは、I信号成分に割り当てられるデータ信号に応じて異なる。同様に、制御信号に含まれるビット「1」が8つの信号点のうち、どの信号点にマッピングされるかは、I信号成分に割り当てられるデータ信号に応じて異なる。
【0072】
図7(a)に示す信号点に制御信号がマッピングされる場合、64QAMの信号点に対応するビット情報を、(b0,b1,b2,b3,b4,b5)とすると、Q信号は(b1,b3,b5)の組み合わせにより決定される。したがって、ビット補間部13は、制御信号に含まれるビットが「0」である場合には、(b1,b3,b5)=(0,0,0)とし、制御信号に含まれるビットが「1」である場合には、(b1,b3,b5)=(1,0,0)とする。すなわち、ビット補間部13は、Q信号に対応するビット情報のうち、b1には制御信号に含まれるビット情報を割り当て、b3およびb5には0を割り当てる。また、I信号成分(b0,b2,b4)には、データ信号を割り当てる。
【0073】
なお、
図7(a)においては、1ビットの制御信号を信号点にマッピングする例を用いて説明したが、これに限られるものではない。
図7(b)は、変調方式として256QAMが用いられ、Q信号のみで制御信号を2ビット分送信する場合の制御信号がマッピングされる信号点の配置例を示す図である。
【0074】
図7(b)に示す例では、点線四角で囲まれる16個の信号点のうち、いずれかの信号点に制御信号に含まれるビット「00」がマッピングされる。同様にして、制御信号に含まれるビット「01」は、黒丸で示される信号点の4つの行のうち、上から2番目の行の16個の信号点のいずれかにマッピングされ、制御信号に含まれるビット「10」は、黒丸で示される信号点の4つの行のうち、上から3番目の行の16個の信号点のいずれかにマッピングされ、制御信号に含まれるビット「11」は、黒丸で示される信号点の4つの行のうち、4番目の行の16個の信号点のいずれかにマッピングされる。
【0075】
Q信号のみで制御信号が送信される場合、制御信号復調部24は、Q信号のユークリッド距離(理想信号点までの距離)に基づき、デマッピングを行うことができる。
【0076】
I信号およびQ信号の一方で制御信号を送信し、他方でデータ信号を送信するため、制御信号の伝送によるデータ信号の伝送レートの低下を抑制することができる。また、制御信号は、データ信号の値に応じて多数のキャリアにまたがって送信されるので、マルチパスなどの周波数選択性フェージングへの耐性の向上を図ることができる。
【0077】
このように、本実施形態によれば、送信装置10(送信装置10a)は、データフレームに含まれるデータ信号を所定の変調方式の信号点配置における信号点にマッピングするとともに、データフレームに含まれる制御信号を所定の変調方式の信号点配置における一部の信号点のみにマッピングするキャリア変調部15を備える。また、受信装置20は、送信装置10(送信装置10a)の受信信号から、制御信号を含むキャリアを抽出して復調し、復調した信号に対して、制御信号がマッピングされる信号点に応じたデマッピングを行って制御信号を取得する制御信号取得部29aと、受信信号から制御信号取得部29aが取得した制御信号を用いてデータ信号を取得するデータ信号取得部29bと、を備える。
【0078】
データ信号の変調に用いる変調方式の信号点配置における一部の信号点のみに制御信号をマッピングすることで、制御信号を擬似的に、データ信号よりも変調多値数の少ない変調方式で変調したことになる。そのため、制御信号の受信特性の改善を図ることができる。
【0079】
なお、送信装置10(送信装置10a)および受信装置20が行う各処理をコンピュータに実行させるプログラムが提供されてもよい、また、そのプログラムは、コンピュータ読取り可能媒体に記録されていてもよい。ここで、プログラムが記憶されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、CD(Compact Disc)−ROM(Read Only Memory)やDVD(Digital Versatile Disc)−ROMなどの記憶媒体であってもよい。
【0080】
あるいは、送信装置10(送信装置10a)および受信装置20が行う各処理を実行するためのプログラムを記憶するメモリおよびメモリに記憶されたプログラムを実行するプロセッサによって構成され、送信装置10(送信装置10a)および受信装置20に搭載されるチップが提供されてもよい。
【0081】
本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを1つに組み合わせたり、或いは分割したりすることが可能である。