特許 6554643 電子デバイス及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6554643

(24)【登録日】2019年7月19日

(45)【発行日】2019年8月7日

(54)【発明の名称】電子デバイス及びその製造方法

(51)【国際特許分類】

   H01L 41/312 20130101AFI20190729BHJP

   H01L 41/053 20060101ALI20190729BHJP

   H03H 9/17 20060101ALI20190729BHJP

   H03H 3/02 20060101ALI20190729BHJP

   H01L 41/113 20060101ALI20190729BHJP

【ＦＩ】

   H01L41/312

   H01L41/053

   H03H9/17 F

   H03H3/02 B

   H01L41/113

【請求項の数】10

【全頁数】15

(21)【出願番号】特願2015-171314(P2015-171314)

(22)【出願日】2015年8月31日

(65)【公開番号】特開2017-50355(P2017-50355A)

(43)【公開日】2017年3月9日

【審査請求日】2018年4月20日

【新規性喪失の例外の表示】特許法第３０条第２項適用 刊行物名 ２０１５年度精密工学会秋季大会講演論文集「杜の都で創生、精密工学のパラダイムシフト」第０４５ 掲載年月日 平成２７年８月２０日

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２７年度 国立研究開発法人新エネルギー・産業技術総合開発機構 「インフラ維持管理・更新等の社会課題対応システム開発プロジェクト／インフラ状態モニタリング用センサシステム開発／道路インフラ状態モニタリング用センサシステムの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(72)【発明者】

【氏名】山下 崇博

(72)【発明者】

【氏名】小林 健

(72)【発明者】

【氏名】岡田 浩尚

(72)【発明者】

【氏名】伊藤 寿浩

【審査官】 小山 満

(56)【参考文献】

【文献】 特開２００３−１７９２８２（ＪＰ，Ａ）

【文献】 特開２０１２−１８６７０９（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１３／０２７３６９５（ＵＳ，Ａ１）

【文献】 国際公開第２０１３／１８６９６５（ＷＯ，Ａ１）

【文献】 特開２０１４−１７５５０７（ＪＰ，Ａ）

【文献】 特開２０１０−０３４８１７（ＪＰ，Ａ）

【文献】 特開２００７−２６０８６６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００３／００６２８０４（ＵＳ，Ａ１）

【文献】 欧州特許出願公開第０１３００８９０（ＥＰ，Ａ２）

【文献】 米国特許出願公開第２０１２／０２２９００２（ＵＳ，Ａ１）

【文献】 国際公開第２０１１／１２３２８５（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００７／０２７３０１８（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ４１／００−４１／４７

Ｈ０３Ｈ ３／０２

Ｈ０３Ｈ ９／１７

(57)【特許請求の範囲】

【請求項1】

平面形状が四角枠状のシリコン基板と、
シリコン層とこの上に所定の機能を実現するための機能性素子と前記機能性素子の入力信号又は出力信号用の電極と前記電極用の電極パッドとを有しそれらが積層された構造体と、
前記構造体の周辺部に前記シリコン層が延在した複数の支持部であって前記シリコン層が前記シリコン基板と二酸化シリコン層を介して接触する複数の支持部と、
を備え、
前記支持部は、前記構造体の長手方向と直交する幅の長さよりも短い部分からなる平面形状であり、前記シリコン基板の枠部にのみ前記支持部で前記構造体を支持することで前記構造体を前記シリコン基板に架け渡した構造を有し、前記構造体を前記シリコン基板から剥離して所望の回路基板に転写可能なように構成されてなる、電子デバイス。

【請求項2】

前記支持部の前記平面形状は、頂点同士が結合された対向する２つの三角形からなる形状である、請求項１記載の電子デバイス。

【請求項3】

前記支持部の前記平面形状は、前記構造体の前記幅の長さよりも短い幅を有する長方形状である、請求項１記載の電子デバイス。

【請求項4】

シリコン基板と二酸化シリコン層とシリコン層がこの順で形成されたＳＯＩ基板の表面に所定の機能を実現するための機能性素子と前記機能性素子の入力信号又は出力信号用の電極と前記電極用の電極パッドとを有する構造体と、前記構造体の周辺部に複数の支持部とを形成する工程であって、前記支持部が前記構造体の長手方向と直交する幅の長さよりも短い部分からなる平面形状である、工程と、
前記ＳＯＩ基板の裏面から前記シリコン基板および前記二酸化シリコン層を除去して、枠状の前記シリコン基板と前記シリコン層からなる前記複数の支持部とを形成する工程であって、これにより前記構造体を前記枠状の前記シリコン基板に前記二酸化シリコン層を介して前記複数の支持部により架け渡した構造が形成される、工程と、
前記構造体を、前記支持部を破断して剥離する剥離工程と、
前記剥離した前記構造体を、所望のフレキシブル回路基板の所定領域に転写する転写工程と、
前記電極パッドの表面の一部と、前記機能性素子の端部と、前記電極の端部とを覆い、前記フレキシブル回路基板の表面に延在する絶縁性ペーストを塗布する第１の被覆工程と、
前記電極パッドの表面の前記一部以外の表面と前記絶縁性ペーストの表面の一部とを覆うととともに前記フレキシブル回路基板上の配線部の表面に延在し、前記電極パッドと前記配線部とを電気的に接続する導電性ペーストを塗布する第２の被覆工程と、
を含む電子デバイスの製造方法。

【請求項5】

前記支持部の前記平面形状は、頂点同士が結合された対向する２つの三角形からなる形状である、請求項４記載の電子デバイスの製造方法。

【請求項6】

前記支持部は、平面形状が前記構造体の長手方向と直交する幅の長さよりも短い幅を有する長方形状である、請求項４記載の電子デバイスの製造方法。

【請求項7】

前記剥離工程は、チップ実装機の吸引コレットの先端に吸引された粘着材を、前記構造体の最上面に粘着した後、前記粘着材に前記構造体を粘着させた状態で前記吸引コレットにより前記粘着材を引き上げることで前記構造体を前記基板から剥離する工程であり、
前記転写工程は、前記吸引コレットに吸引されている前記粘着材に前記構造体を粘着させた状態で、前記所望の回路基板の前記所定領域に予め形成されている接着層に接着させた後、前記吸引コレットにより前記粘着材を引き上げることで前記構造体を前記所望の回路基板の所定領域に転写する工程である、請求項４〜６のうちいずれか一項記載の電子デバイスの製造方法。

【請求項8】

フレキシブル基板と、
前記フレキシブル基板上の構造体であって、シリコン層とこの上に所定の機能を実現するための機能性素子と前記機能性素子の入力信号又は出力信号用の電極と前記電極用の電極パッドとを有しそれらが積層された前記構造体と、
前記フレキシブル基板上の配線部と、
前記電極パッドの表面の一部と、前記機能性素子の端部と、前記電極の端部とを覆い、前記フレキシブル基板の表面に延在する絶縁性ペーストと、
前記電極パッドの表面の前記一部以外の表面と前記絶縁性ペーストの表面の一部とを覆い前記配線部の表面に延在する導電性ペーストであって、前記電極パッドと前記配線部とを電気的に接続する前記導電性ペーストと、
を備える電子デバイス。

【請求項9】

前記構造体の前記シリコン層と前記フレキシブル基板との間に接着層をさらに有する、請求項８記載の電子デバイス。

【請求項10】

前記機能性素子は、圧電薄膜、半導体歪みゲージ、磁性薄膜、ホール素子、熱電変換材料、赤外線検出素子および半導体信号処理回路のうちの少なくとも一つである、請求項１〜３、８および９のうちいずれか一項記載の電子デバイスまたは請求項４〜７のうちいずれか一項記載の電子デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子デバイス及びその製造方法に係り、特に機能性素子を搭載した電子デバイス及びその製造方法に関する。

【背景技術】

【0002】

フレキシブルデバイスの実現には、有機半導体材料などの柔軟な材料を用いる方法や、シリコン化合物半導体など硬い材料を微細加工して構造自体に柔軟性をもたせる方法が採用されている。後者についてはＳＯＩ(Silicon On Insulator)ウェハ(シリコン基板上に酸化膜を介して薄いシリコン構造体が形成されたウェハ)を利用した犠牲層エッチングプロセスで、薄いシリコン構造体が浮いた構造をシリコン基板上に作製し、これをポリジメチルシロキサン(ＰＤＭＳ)などの柔軟材料に転写する方法がとられている(例えば、特許文献１、２、３参照)。

【0003】

転写方法としては、層状構造形成時に特殊な剥離層を導入する方法(例えば、特許文献４参照)、多孔質半導体層を剥離層として導入する方法(例えば、特許文献５参照)、レーザー光を利用する方法(例えば、特許文献６参照)などがとられている。また、半導体歪みゲージの作製で、電気化学エッチングにおけるｐ型、ｎ型シリコンのエッチングレートの差を利用して、シリコンを薄くする方法も知られている(例えば、特許文献７参照)。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００７−２８１４０６号公報

【特許文献2】特開２０１３−２３９７１６号公報

【特許文献3】特開２０１４−０１７４９５号公報

【特許文献4】特開２００１−０１５６８３号公報

【特許文献5】特開２００５−１０１６３０号公報

【特許文献6】特開２０１４−０９３５１０号公報

【特許文献7】特開２００１−２６４１８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１〜３記載の方法は、犠牲層エッチングを用いるため、構造体サイズをそれほど大きくできないという制約がある。また、特許文献４〜７記載の方法では、剥離や薄化のために材料に特殊な処理をしており、これがデバイスの性能に影響を与えたり、プロセスが複雑になったりするという問題が懸念される。

【0006】

本発明は以上の点に鑑みなされたもので、犠牲層エッチングのためのサイズの制約や、特殊な材料の導入をすることなく、所定の機能を実現するための機能性素子と、機能性素子の入力信号又は出力信号用電極と、電極用の電極パッドとが積層された極薄の構造体の本体部分を回路基板上に簡便に転写できる電子デバイス及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記の目的を達成するため、第１の発明の電子デバイスは、平面形状が四角枠状である基板と、所定の機能を実現するための機能性素子、前記機能性素子の入力信号又は出力信号用電極、及び前記電極用の電極パッドが積層された本体部分と、前記本体部分の周辺部に形成された複数の支持部とからなる構造体とを備え、前記支持部は前記構造体の長手方向と直交する幅の長さよりも短い部分からなる平面形状であり、前記基板の枠部にのみ前記支持部で前記構造体の本体部分を支持することで前記構造体を前記基板に架け渡した構造であることを特徴とする。

【0008】

また、上記の目的を達成するため、第２の発明の電子デバイスは、第1の発明における前記基板が、シリコン基板と表面シリコン層との間に二酸化シリコン層が形成された扁平な直方体形状のＳＯＩ基板における前記シリコン基板であり、前記構造体が、前記ＳＯＩ基板中の前記表面シリコン層の上に下部電極、前記機能性素子及び上部電極が積層されると共に、前記下部電極上に下部電極用電極パッドが、前記上部電極上に上部電極用電極パッドがそれぞれ形成され、前記直方体形状の少なくとも前記表面シリコン層の周辺部に前記複数の支持部が間隔を空けて形成されていることを特徴とする。

【0009】

また、上記の目的を達成するため、第３の発明の電子デバイスは、第１又は第２の発明における前記支持部が、平面形状が先端ほど細くなるテーパ形状であり、そのテーパ形状の先端部分付近が前記基板の枠部分又は前記構造体の本体部分に位置することを特徴とする。

【0010】

また、上記の目的を達成するため、第４の発明の電子デバイスは、第１又は第２の発明における前記支持部が、平面形状が半円形状であり、その半円形状の先端の曲線部分付近が前記基板の枠部分又は前記構造体の本体部分に位置することを特徴とする。

【0011】

また、上記の目的を達成するため、第５の発明の電子デバイスの製造方法は、第１乃至第４の発明のいずれかの電子デバイスにおいて、前記支持部を除く前記構造体の本体部分を前記基板から剥離する剥離工程と、前記剥離工程で前記基板から剥離した前記構造体の本体部分を、所望の回路基板の所定領域に転写する転写工程とを含み、前記転写工程により、前記構造体の本体部分が前記所望の回路基板に転写された構造の新たな電子デバイスを製造することを特徴とする。

【0012】

また、上記目的を達成するため、第６の発明の電子デバイスの製造方法は、第２乃至第４の発明のいずれかの電子デバイスにおいて、前記支持部を除く前記構造体の本体部分を前記基板から剥離する剥離工程と、前記剥離工程で前記基板から剥離した前記構造体の本体部分を、表面に第１及び第２の配線部が形成された所望の回路基板の前記第１及び第２の配線部を除いた所定領域に転写する転写工程と、前記下部電極及び前記上部電極が暴露された前記構造体の本体部分のうち、少なくとも前記上部電極の側面部分を絶縁性ペーストで被覆保護する第１の被覆工程と、前記絶縁性ペーストを被覆して前記上部電極の上面と前記所望の回路基板の前記第１の配線部との間を第１の導電性ペーストで電気的に接続するとともに、前記下部電極の上面と前記所望の回路基板の前記第２の配線部との間を第２の導電性ペーストで被覆して電気的に接続する第２の被覆工程とを含み、前記構造体の本体部分が前記所望の回路基板に転写された構造の新たな電子デバイスを製造することを特徴とする。

【0013】

また、上記の目的を達成するため、第７の発明の電子デバイスの製造方法は、第５又は第６の発明の剥離工程が、チップ実装機の吸引コレットの先端に吸引された前記粘着材を、前記構造体の本体部分の最上面に粘着した後、前記粘着材に前記構造体の本体部分を粘着させた状態で前記吸引コレットにより前記粘着材を引き上げることで前記構造体の本体部分を前記基板から剥離する工程であり、前記転写工程が、前記吸引コレットに吸引されている前記粘着材に前記構造体の本体部分を粘着させた状態で、前記所望の回路基板の前記所定領域に予め形成されている接着層に接着させた後、前記吸引コレットにより前記粘着材を引き上げることで前記構造体の本体部分を前記所望の回路基板の所定領域に転写する工程であることを特徴とする。

【0014】

また、上記の目的を達成するため、第８の発明の電子デバイスは、第５乃至第７の発明のいずれかの発明の転写工程により、前記構造体の本体部分が前記所望の回路基板に転写された構造であることを特徴とする。ここで、前記所望の回路基板はフレキシブル回路基板であってもよい。

【発明の効果】

【0015】

本発明によれば、構造体サイズの制約なく、材料の特殊な処理をすることなく、所定の機能を実現するための機能性素子と、機能性素子の入力信号又は出力信号用電極と、電極用の電極パッドとが積層された極薄の構造体本体部分を回路基板上に簡便に転写できる。

【図面の簡単な説明】

【0016】

【図1】本発明に係る電子デバイスの製造方法の一実施形態の要部の各工程の素子平面図である。

【図2】本発明に係る電子デバイスの製造方法の一実施形態の要部の各工程の素子断面図である。

【図3】本発明に係る電子デバイスの第１の実施形態の説明用平面図である。

【図4】本発明に係る電子デバイスの製造方法の第２の実施形態の各工程説明図である。

【図5】本発明に係る電子デバイスの配線構造の一例を説明する素子断面図である。

【図6】本発明に係る電子デバイスの配線構造の一例を説明する素子平面の顕微鏡写真である。

【図7】本発明に係る電子デバイスの効果確認のための実験装置の一例の概略構成図である。

【図8】図７の各部の一例の特性図である。

【図9】本発明に係る電子デバイスにおける支持構造の各例を示す平面図である。

【発明を実施するための形態】

【0017】

次に、本発明の実施形態について図面を参照して説明する。
図１は、本発明に係る電子デバイスの製造方法の一実施形態の要部の各工程の素子平面図を示し、図２は、本発明に係る電子デバイスの製造方法の一実施形態の要部の各工程の素子断面図を示す。ここで、図２(Ａ)、(Ｂ)、(Ｃ)及び(Ｄ)は、それぞれ対応する図１(Ａ)、(Ｂ)、(Ｃ)及び(Ｄ)の素子平面図の水平線Ｘで切断した素子断面図を示す。

【0018】

まず、図２(Ａ)に示すように、シリコン(Ｓi)基板１２、二酸化シリコン(ＳiＯ₂)層１３及び表面シリコン(Ｓi)層１４がこの順で積層された、扁平な直方体形状のＳＯＩ基板１１の表面に下部電極層、圧電薄膜層及び上部電極層を積層した後、フォトリソグラフィーやエッチングなどの公知の技術を適用して、下部電極層を互いに離間する下部電極１５ａ及び１５ｂに形成し、更に圧電薄膜層及び上部電極層をそれぞれ所定の長さの直方体形状の圧電薄膜１６ａ及び１６ｂ、上部電極１７ａ及び１７ｂに形成する。このとき、図１(Ａ)及び図２(Ａ)に示すように、圧電薄膜１６ａ及び１６ｂと上部電極１７ａ及び１７ｂは、それらの長手方向上の各一方の端部が、下部電極１５ａ及び１５ｂの端部側表面の一部が露出するように短く形成される。

【0019】

ここで、表面シリコン層１４は、Ｓi基板１２及びＳiＯ₂層１３よりも薄い厚さ(例えば３μｍ)である。また、下部電極１５ａ及び１５ｂと上部電極１７ａ及び１７ｂは、それぞれ同一構成で、例えばチタン(Ｔi)膜と白金(Ｐt)膜とが積層された厚さ１００ｎｍの構造である。一方、圧電薄膜１６ａ及び１６ｂは、所定の機能を実現するための機能性素子の一例で、例えばチタン酸ジルコン酸鉛(ＰＺＴ：lead zirconate titanate)製の圧電特性を有する薄膜で、その厚さは例えば１.９μｍである。

【0020】

続いて、図１(Ｂ)及び図２(Ｂ)に示すように、蒸着、パターニング及びエッチングなどの公知の技術を適用して、露出した下部電極１５ａ、１５ｂの端部側表面の上に矩形状の電極パッド１８ａ、１８ｂを形成すると共に、電極パッド１８ａ、１８ｂの形成位置と対向する上部電極１７ａ、１７ｂの表面位置に矩形状の電極パッド１９ａ、１９ｂを形成する。電極パッド１８ａ、１８ｂ、１９ａ、１９ｂは例えば金(Ａu)により構成されている。

【0021】

続いて、図１(Ｃ)及び図２(Ｃ)に示すように、フォトリソグラフィーやエッチングなどの公知の技術をＳＯＩ基板１１のＳiＯ₂層１３及び表面Ｓi層１４に適用して、下部電極１５ａ、１８ｂよりも長手方向の長さが長い所定の長さの直方体形状のＳiＯ₂膜１３ａ、１３ｂ及び表面Ｓi膜１４ａ、１４ｂをそれぞれ離間して形成する。これにより、Ｓi基板１２の表面の一部が露出する。また、この工程では、図１(Ｃ)の平面図に示すような後述するテーパ形状の支持部２０及び２１が複数個所に形成される。支持部２０はＳiＯ₂膜１３ａ及び表面Ｓi膜１４ａの積層部分であり、支持部２１はＳiＯ₂膜１３ｂ及び表面Ｓi膜１４ｂの積層部分である。

【0022】

そして、図２(Ｄ)の断面図に示すように、Ｓi基板１２の裏面側から、例えばＤＲＩＥなどの深掘エッチングにより、Ｓi基板１２とＳiＯ₂膜１３ａ、１３ｂの各所定幅の周縁部分を残し、それ以外を除去する。これにより、ＳＯＩ基板１１は、Ｓi基板が１２’で、ＳiＯ₂膜１３ａが１３ａ’で、ＳiＯ₂膜１３ｂが１３ｂ’でそれぞれ示すように、周縁部分の一部のみが残された凹部２２ａ、２２ｂが形成されたものとなる。これにより、表面Ｓi膜１４ａ、下部電極１５ａ、圧電薄膜１６ａ、上部電極１７ａ、電極パッド１８ａ及び１９ａからなる第１の積層構造体を本体部分とする第１の電子デバイスと、表面Ｓi膜１４ｂ、下部電極１５ｂ、圧電薄膜１６ｂ、上部電極１７ｂ、電極パッド１８ｂ及び１９ｂからなる第２の積層構造体を本体部分とする第２の電子デバイスとが、図１(Ｄ)及び図２(Ｄ)に示すように、支持部２０、２１により少なくとも長手方向の両端部分でＳi基板１２’の凹部２２ａ、２２ｂ以外の部分(すなわち平面四角枠形状の枠部分)で支持される。

【0023】

以上の実施形態の製造方法は、公知のＭＥＭＳ(Micro Electro Mechanical Systems)デバイスの作製方法と同様であり、本実施形態によれば、この公知の方法と同様の工程を経て電子デバイスを製造することができる。ただし、ＭＥＭＳデバイスと本実施形態の電子デバイスとの違いは、必要な構成素子がすべて構造体上に存在していることである。また、本実施形態の製造方法で製造する電子デバイスは、ＳＯＩ基板の上側の積層構造体の本体部分と、その本体部分をＳＯＩ基板のＳi基板上に支持する支持構造とからなるが、その支持構造が後述するように積層構造体の底面の長手方向に直交する幅よりも短い部分からなる平面形状の複数の支持部からなる点に特徴がある。上記の支持部は図１及び図２の実施形態では平面がテーパ形状の支持部である。

【0024】

すなわち、表面Ｓi膜１４ａ、下部電極１５ａ、圧電薄膜１６ａ、上部電極１７ａ、電極パッド１８ａ及び１９ａからなる第１の積層構造体の端部は、支持部として積層構造体の底面の長手方向に直交する幅よりも短い部分からなる平面がテーパ形状のＳiＯ₂膜１３ａ’によりＳi基板１２’上に支持され、また、表面Ｓi膜１４ｂ、下部電極１５ｂ、圧電薄膜１６ｂ、上部電極１７ｂ、電極パッド１８ｂ及び１９ｂからなる第２の積層構造体の端部は、支持部として積層構造体の底面の長手方向に直交する幅よりも短い部分からなる平面がテーパ形状のＳiＯ₂膜１３ｂ’によりＳi基板１２’上に支持されている。これにより、後述するように、第１の積層構造体及び第２の積層構造体を目的の電子デバイスとして製造するために、平面形状が四角枠状のＳi基板１２'から剥離する際に極めて容易に剥離することができる。

【0025】

次に、本発明に係る電子デバイスの第１の実施形態について説明する。
図３は、本発明に係る電子デバイスの第１の実施形態の説明用平面図を示す。同図中、図１及び図２と同一構成部分には同一符号を付してある。ただし、図１及び図２に示した符号の添字ａ、ｂは省略してある。図３(Ａ)は、本発明に係る電子デバイスの第１の実施形態の平面図を示す。図３(Ａ)の平面図に示す本実施形態の電子デバイス３０は、図１及び図２と共に説明した第１、第２の積層構造体及びその支持部と同様の構造であり、平面が概略四角枠状のＳi基板１２’の上に、ＳiＯ₂膜、表面Ｓi膜、下部電極１５、機能性素子である圧電薄膜１６、及び上部電極１７が積層され、かつ、下部電極１５の所定位置と上部電極１７の所定位置に矩形状の電極パッド１８、１９が形成された積層構造体の本体部分と、後述する平面形状の複数の支持部とからなる構造である。

【0026】

この電子デバイス３０を構成する、ＳＯＩ基板１１よりも薄い偏平な直方体形状の積層構造体の本体部分には、表面に下部電極１５、圧電薄膜１６、上部電極１７、電極パッド１８、１９がすべて搭載されている。下部電極１５及び上部電極１７は、機能性素子の入力信号又は出力信号用電極であるが、ここでは機能性素子が圧電薄膜１６であることから、それぞれには圧電薄膜１６に所定の機能動作(収縮又は伸張動作)を行わせるための駆動信号が印加されるか、圧電薄膜１６の収縮又は伸張動作により発生した信号を出力する。

【0027】

ここで、本実施形態の電子デバイス３０は、ＳＯＩ基板の平面四角枠状のＳi基板１２’の枠部分のみに、積層構造体の本体部分が支持部(図３(Ａ)の２０(２１)で示す部分)で支持されるように架け渡される構造であるが、その支持構造が積層構造体の底面の長手方向に直交する幅よりも短い部分で構成された複数の支持部からなる点に特徴がある。複数の支持部は或る間隔を空けて形成されており、それぞれの平面形状は一例としてテーパ形状である。このことについて更に説明する、図３(Ａ)の積層構造体の平面図において、表面Ｓi膜の上側の積層構造部分を除いた構成は図３(Ｂ)に示す如くになる。なお、図３(Ａ)の電極パッド１８及び支持部２０(２１)付近の模式図を図３(Ｅ)に示す。

【0028】

図３(Ｃ)は、図３(Ｂ)の破線の四角部分２５で囲んだ支持部２０(２１)を拡大した図である。図３(Ｂ)及び(Ｃ)から分かるように、階層構造体の支持部２０(２１)は、平面形状が２つの直線状の稜線が鋭角で交わる端点付近のテーパ形状の先端部分(換言すると、先細りの形状の先端部分)において、Ｓi基板１２’の上に積層構造体を支持する。支持部２０(２１)を構成するテーパ形状の先端部分は、Ｓi基板１２’の枠部分の上においてはそれぞれ階層構造体の長手方向に直交する長さである幅(図３(Ｂ)にＷで示す)よりも短い長さの３辺からなる三角形状である。

【0029】

更に、図３(Ｃ)中の破線の四角部分２６を拡大した図３(Ｄ)の斜視図及び図３(Ｆ)の模式図に示すように、上記のテーパ形状の先端部分は、四角枠状に形成されたＳi基板１２’に対して、ＳＯＩ基板のＳiＯ₂膜１３’及び表面シリコン膜１４’が積層された部分からなる。かかる構造の電子デバイス３０によれば、犠牲層エッチングのためのサイズの制約や、特殊な材料の導入をすることなく、機能性素子である圧電薄膜１６と、その入力信号又は出力信号用の下部電極１５及び上部電極１７と、電極パッド１８及び１９とが積層された極薄の構造体の本体部分をＳi基板１２’から極めて容易に剥離して、任意の位置に転写することができる。

【0030】

次に、本発明に係る電子デバイスの製造方法の第２の実施形態について説明する。
図４は、本発明に係る電子デバイスの製造方法の第２の実施形態の各工程説明図を示す。同図中、図１及び図２と同一構成部分には同一符号を付し、その説明を省略する。図４(Ａ)において、チップ実装機の吸引コレット４１の先端に弾力性のある粘着材４２が真空吸引されている。粘着材４２としては、例えばポリジメチルシロキサン(ＰＤＭＳ)などがある。粘着材４２の平面の大きさはＳi基板１２’に支持されている第１の積層構造体３５ａや第２の積層構造体３５ｂの平面の大きさと同程度とされている。

【0031】

実施形態では、図１と共に説明した製造方法で第１及び第２の積層構造体３５ａ及び３５ｂを作成した後、続いて、図４(Ａ)の断面図に示すように、吸引コレット４１の先端に粘着材４２を真空吸引した状態で、矢印４３で示すように粘着材４２を例えば第２の積層構造体３５ｂの最上面の上部電極１７ｂに押し付けて粘着する。

【0032】

次に、吸引コレット４１に吸引されている粘着材４２と上部電極１７ｂとの粘着状態を保ったまま、図４(Ｂ)の断面図に矢印４４で示すように上方向に粘着材４２を引き上げると、第２の積層構造体３５ｂは、厚さが薄く、かつ、面積が小さなテーパ形状の支持部(図１(Ｄ)及び図２(Ｄ)、図３(Ａ)の２０、２１等)により本体部分がＳi基板１２’に支持されているだけであるので、応力がそのテーパ形状の支持部に集中して、小なる力によりテーパ形状の支持部で破断されて図４(Ｂ)に示すように粘着材４２と共に引き上げられ、Ｓi基板１２’から剥離(分離)される。

【0033】

このとき、図４(Ｂ)の断面図及び図４(Ｃ)の平面図に示すように、支持部２１を構成するＳiＯ₂膜１３’と共に、その上の表面Ｓi膜の一部１４ｂ’も破断する。図４(Ｃ)の２１’はＳi基板１２’の表面に残ったＳiＯ₂膜１３ｂ’及び表面Ｓi膜の一部１４ｂ’の積層部分(支持部２１の一部)を示す。なお、ここでは第２の積層構造体３５ｂの本体部分をＳi基板１２’から剥離するように説明しているが、同様にして第１の積層構造体３５ａの本体部分をＳi基板１２’から剥離することもできることは勿論である。なお、粘着材４２を用いることなく吸引コレット４１で直接に積層構造体３５ａ又は３５ｂの本体部分を吸引してＳi基板１２’から剥離することも可能である。ただし、この場合は吸引した際の衝撃により、積層構造体３５ａ又は３５ｂの本体部分の一部が破損する可能性がある。

【0034】

続いて、Ｓi基板１２’から剥離され、かつ、吸引コレット４１に吸引されている粘着材４２に粘着されている第２の積層構造体３５ｂの本体部分を、図４(Ｄ)に示すようにフレキシブル回路基板５１の上方の所定位置に移動した後、図４(Ｄ)に矢印４５で示すように下方向に移動してフレキシブル回路基板５１の表面の所定領域に形成されている接着層５３に接着する。ここで、フレキシブル回路基板５１の表面の上記所定領域は、銅製の配線５４、５５の形成領域の間の第２の積層構造体３５ｂの本体部分が転写されるべき領域であり、そこには予め印刷やディスペンス技術により第２の積層構造体３５ｂ(及び第１の積層構造体３５ａ)の本体部分と同程度の大きさで接着層５３が形成されている。

【0035】

なお、チップ実装機は顕微鏡などを用いたアライメント機能により、吸引コレット４１を移動してフレキシブル回路基板５１の任意の場所に、剥離させた積層構造体３５ｂ(及び３５ａ)の本体部分を±数μｍの精度でマウントできる。接着層５３は例えばエポキシ樹脂をスクリーン印刷したものであり、その接着力は粘着材４２の粘着力より大であるので、その後、粘着材４２を吸引している吸引コレット４１を上方向に引き上げると粘着材４２を第２の積層構造体３５ｂの本体部分から分離することができる。このようにして、フレキシブル回路基板５１の所定領域に第２の積層構造体３５ｂの本体部分が転写された極薄の電子デバイスを製造することができる。なお、一例として、フレキシブル回路基板５１は５０μｍの厚さであり、接着層５３は３０μｍの厚さであり、配線５４、５５は１８μｍの厚さである。したがって、電子デバイスは極薄の積層構造体の本体部分とフレキシブル回路基板５１とからなる極薄の構造である。

【0036】

次に、本発明に係る電子デバイスの配線構造について説明する。電子デバイスを駆動するためには配線処理が必要になる。微小サイズの電子デバイスでは、通常、直径数十μｍの金ワイヤなどによるワイヤボンディングや、はんだバンプを利用したリフローなどにより構造体の電極と基板上の配線とを接続する方法がとられる。しかし、本発明に係る電子デバイスのような極薄構造体では、ワイヤを電極に圧着させる際の衝撃で損傷することが確認されている。また、低融点であるポリマー材料などのフレキシブル回路基板に構造体を転写するため、高温となるリフローを用いることも困難である。

【0037】

そこで、本発明に係る電子デバイスにおいては、スクリーン印刷やインクジェット印刷、ディスペンサを用いた導電性ペーストの塗布による配線接続を行う。これらの印刷・塗布技術は段差のある箇所で断線することなくペースト材料を印刷・塗布することが苦手であるが、本発明に係る電子デバイスのような極薄の積層構造体は厚さが５μｍ程度であるため、その端部においても断線することなくペースト材料を印刷・塗布することが可能である。しかし、本発明に係る電子デバイスは、積層構造体の側面に上部電極(１７；１７ａ，１７ｂ)及び下部電極(１５；１５ａ，１５ｂ)が暴露された構造であるため、導電性ペーストを直接印刷・塗布するとショートが発生する。そこで、このショートが発生しないように配線する必要がある。

【0038】

図５は、上記のショートの発生を防止した本発明に係る電子デバイスの配線構造の一例を説明する素子断面図を示す。図５中、図４と同一構成部分には同一符号を付し、その説明を省略する。ただし、図５では図４に示した符号の添字ｂは省略してある。添字ａを付して示す符号の第１の積層構造体についても同様に適用できるためであり、どちらでもよく区別が不要であるからである。

【0039】

本発明の配線構造では、まず、図５(Ａ)の断面図に示すように、フレキシブル回路基板５１の表面の接着層５３に接着された積層構造体３５の本体部分の上部電極１７に接続された電極パッド１９側の端部に対して、絶縁性ペースト６１を印刷・塗布することで、積層構造体３５の電極パッド１９側の側面を保護する。絶縁性ペースト６１は、電極パッド１９の上面の一部、上部電極１７の端部、圧電薄膜１６の端部、下部電極１５の端部、表面Ｓi膜１４の端部、接着層５３の端部及びフレキシブル回路基板５１の表面の一部をそれぞれ被覆するように印刷・塗布されるが、配線５５には印刷・塗布されない。

【0040】

その後、図５(Ｂ)の断面図に示すように、電極パッド１９の上面から絶縁性ペースト６１の表面を経由して配線５５の表面の一部に至るまでの範囲を被覆するように導電性ペースト６２を印刷・塗布すると共に、積層構造体３５の下部電極１５に接続された電極パッド１８側の端部から配線５４までの範囲を被覆するように導電性ペースト６３を印刷・塗布する。これにより、上部電極１７と下部電極１５とのショートを発生させることなく、上部電極１７と配線５５とを電気的に接続できると共に、下部電極１５と配線５４とを電気的に接続できる。

【0041】

図６は、本発明に係る電子デバイスの配線構造の一例を説明する素子平面の顕微鏡写真の図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明を省略する。図６(Ａ)は、フレキシブル回路基板５１の表面に積層構造体３５が転写された電子デバイスの平面の顕微鏡写真を示す。図６(Ｂ)は、図５(Ａ)と共に説明した積層構造体３５の本体部分の上部電極１７に接続された電極パッド１９側の端部に対して、絶縁性ペースト６１が印刷・塗布された状態の電子デバイスの平面の顕微鏡写真を示す。図６(Ｃ)は、図５(Ｂ)と共に説明した積層構造体３５の本体部分の下部電極パッド１９の上面から絶縁性ペースト６１の表面を経由して配線５５の表面の一部に至るまでの範囲に導電性ペースト６２が印刷・塗布され、かつ、積層構造体３５の本体部分の下部電極１５に接続された電極パッド１８側の端部及び配線５４とそれらの間に導電性ペースト６３が印刷・塗布された状態の電子デバイスの平面の顕微鏡写真を示す。

【0042】

次に、本発明に係る電子デバイスの利用例について説明する。
図７は、本発明に係る電子デバイスの効果確認のための実験装置の一例の概略構成図を示す。同図において、一端が固定され、他端が上下に振動可能の非固定端とされた、扁平な直方体形状のステンレス板７１の固定端側付近に、本発明に係る電子デバイス７２と市販の歪みゲージ７３とが近接並行して接着されている。本発明に係る電子デバイス７２は例えば図５(Ｂ)の断面図に示した、機能性素子として圧電薄膜１６を備える電子デバイスで、その配線５４及び５５が増幅器７４を介してオシロスコープ７５の入力端子に接続されている。一方、市販の歪みゲージ７３は、出力端子が増幅器７６を介してパーソナルコンピュータ(パソコン)７７に接続されている。

【0043】

かかる構成の装置におけるステンレス板７１の他端を図７に示すように、ステンレス板７１の反発力に抗して指先７８で下方向に押下した後、指先７８をステンレス板７１から離すと、ステンレス板７１の先端が固定端を支点として上下に振動する。このとき、オシロスコープ７５では図８に実線Iで示すように時間の経過とともに振動する波形の電圧(縦軸の左側の目盛り)が観測された。一方、このときパソコン７７では図８に一点鎖線IIで示すように時間の経過とともに振動するマイクロストレイン(縦軸の右側の目盛り)が観測された。上記の電圧波形の振幅値及びマイクロストレインの値は、指先７８の押圧力に対応した振動の大きさに応じて変化した。これにより、本発明に係る電子デバイス７２は、市販の歪みゲージ７３と同様に歪みセンサとしての応用例が可能であることが示された。

【0044】

なお、本発明は以上の実施形態に限定されるものではなく、その他種々の変形例を包含するものである。例えば、本発明に係る電子デバイスは、ＳＯＩ基板の平面四角枠状のＳi基板の枠部分のみに、積層構造体の本体部分が支持部で支持されるように架け渡される構造であるが、その支持構造は積層構造体の底面の長手方向に直交する幅よりも短い長さ部分からなる平面形状の複数の支持部からなる構成であれば形状を問わない。例えば、実施形態ではＳi基板１２’の枠部分に積層構造体の本体部分を支持する支持部２０、２１の平面形状は、図１(Ｄ)及び図９(Ａ)に示したようなテーパ形状であったが、本発明は図９(Ｂ)〜(Ｆ)に示した各形状のいずれであってもよい。なお、積層構造体の底面の幅である積層構造体の底面の長手方向に直交する方向の長さは、例えば下部電極の幅に略等しい。

【0045】

ここで、図９(Ｂ)は、Ｓi基板１２’の枠部分に積層構造体を支持する支持部８１、８２の平面形状がテーパ形状を示しているが、図１(Ｄ)及び図９(Ａ)に示す実施形態のテーパ形状がＳi基板１２’の枠部分方向に従って幅が狭くなる形状であるのに対し、Ｓi基板１２’の枠部分において最も幅が広く積層構造体本体方向に従って幅が狭くなる形状である点で異なる。すなわち、図１(Ｄ)及び図９(Ａ)に示す実施形態の支持部８１、８２はテーパ形状の先細りの先端部分付近がＳi基板１２’の枠部分に位置し、図９(Ｂ)に示す支持部８３、８４は積層構造体の本体部分に位置する。

【0046】

また、図９(Ｃ)に示す支持部８３、８４の平面形状、及び図９(Ｄ)に示す支持部８５、８６の平面形状がいずれも直線と曲線とで囲まれた半円形状であるが、曲線部分の位置が異なる。また、図９(Ｅ)に示す支持部８７、８８は、その平面形状が鼓のように三角形の頂点同士が結合された対向する２つの三角形からなる形状である。更に、図９(Ｆ)に示す支持部８９、９０は、その平面形状が幅の狭い長方形状である。

【0047】

また、図１及び図３ではＳＯＩ基板のＳi基板に対してＳiＯ₂膜及び表面Ｓi膜の積層部分をテーパ形状に形成しているが、ＳＯＩ基板のＳi基板及びＳiＯ₂膜の積層部分に対して表面Ｓi膜のみをテーパ形状に形成するようにしてもよい。また、図５では積層構造体３５の電極パッド１９側の側面のみを絶縁性ペースト６１により保護するように説明したが、積層構造体３５の電極パッド１８側の側面も絶縁性ペーストにより保護するようにしてもよい。

【0048】

また、本発明における所定の機能を実現するための機能性素子には、上記の実施形態の圧電薄膜以外に、半導体歪みゲージ、磁性薄膜、ホール素子、熱電変換材料、赤外線検出素子、半導体信号処理回路などを含む。また、転写される回路基板はフレキシブル回路基板５１として説明したが、フレキシブルでなくても構わない。更に、基板はＳＯＩ基板でなくてもよく、例えばＳi基板上のＳiＯ₂層の表面にアルミナの薄膜が形成されたアルミナオンインシュレータのような基板でもよい。

【0049】

更に、本発明は、例えば互いに同一又は少なくとも一部が異なる種類の機能性素子をそれぞれ有する複数の積層構造体の本体部分を、粘着材で複数の電子デバイスの各積層基板から同時にあるいは個別に剥離し、剥離したそれら複数の積層構造体の本体部分を大面積の一の回路基板上に接着して転写するような構成も包含するものである。この場合、大面積の一の回路基板に異なる複数の積層構造体の本体部分を同時に接着して転写するか、あるいは素子ごとに別個に接着して転写する。例えば、温度センサ、加速度センサ、信号処理回路では、別々のウェハで異なる種類の構造体を作製し、それら異なる種類の複数の構造体を剥離して一の回路基板に接着して転写する。

【産業上の利用可能性】

【0050】

本発明は、橋梁やトンネルなどのコンクリート構造体の歪みモニタリング、産業機械の振動モニタリング、人や動物などの健康モニタリングその他各種の用途に使用可能である。

【符号の説明】

【0051】

１１ ＳＯＩ基板
１２ シリコン(Ｓi)基板
１２’ 平面四角枠状のシリコン(Ｓi)基板
１３ 二酸化シリコン(ＳiＯ₂)層
１３ａ、１３ａ’、１３ｂ、１３ｂ’ 二酸化シリコン(ＳiＯ₂)膜
１４ 表面シリコン(Ｓi)層
１４ａ、１４ｂ 表面シリコン(Ｓi)膜
１５ａ、１５ｂ、１５ 下部電極
１６ａ、１６ｂ、１６ 圧電薄膜
１７ａ、１７ｂ、１７ 上部電極
１８ａ、１８ｂ、１８、１９ａ、１９ｂ、１９ 電極パッド
２０、２１、８１〜９０ 支持部
２１’ 残存した支持部
２２ａ、２２ｂ 凹部
３０、７２ 電子デバイス
３５ 積層構造体
３５ａ 第１の積層構造体
３５ｂ 第２の積層構造体
４１ 吸引コレット
４２ 粘着材
４３〜４５ 矢印
５１ フレキシブル回路基板
５３ 接着層
５４、５５ 配線
６１ 絶縁性ペースト
６２、６３ 導電性ペースト
７１ ステンレス板
７３ 市販の歪みゲージ
７４、７６ 増幅器
７５ オシロスコープ
７７ パーソナルコンピュータ(パソコン)

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】