特許 6555624 マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6555624

(24)【登録日】2019年7月19日

(45)【発行日】2019年8月7日

(54)【発明の名称】マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20190729BHJP

   H01L 29/78 20060101ALI20190729BHJP

   H01L 29/786 20060101ALI20190729BHJP

【ＦＩ】

   H01L29/78 301B

   H01L29/78 618B

   H01L29/78 618A

   H01L29/78 618C

   H01L29/78 617K

   H01L29/78 621

   H01L29/78 301X

【請求項の数】25

【全頁数】16

(21)【出願番号】特願2017-507850(P2017-507850)

(86)(22)【出願日】2014年9月19日

(65)【公表番号】特表2017-532762(P2017-532762A)

(43)【公表日】2017年11月2日

(86)【国際出願番号】US2014056528

(87)【国際公開番号】WO2016043770

(87)【国際公開日】20160324

【審査請求日】2017年9月14日

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】モハパテラ、チャンドラ エス．

(72)【発明者】

【氏名】ムールティ、アナンド エス．

(72)【発明者】

【氏名】グラス、グレン エイ．

(72)【発明者】

【氏名】ガーニ、タヒア

(72)【発明者】

【氏名】カヴァリーロス、ジャック ティー．

(72)【発明者】

【氏名】ラッチマディ、ウィリー

(72)【発明者】

【氏名】メツ、マシュウ ヴィー．

(72)【発明者】

【氏名】ディウェイ、ギルバート

【審査官】 市川 武宜

(56)【参考文献】

【文献】 米国特許出願公開第２０１３／００３４９４３（ＵＳ，Ａ１）

【文献】 国際公開第２０１３／１２１９２６（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１３／０２７０６０７（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１４／０２６４４３８（ＵＳ，Ａ１）

【文献】 特表２００８−５４６１８１（ＪＰ，Ａ）

【文献】 特開２００９−１７０５１１（ＪＰ，Ａ）

【文献】 特開２００２−１５１６８８（ＪＰ，Ａ）

【文献】 特開２０１０−２７８４３５（ＪＰ，Ａ）

【文献】 特表２０１１−５２７１０３（ＪＰ，Ａ）

【文献】 特開２００６−２７０１０７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

マイクロ電子構造であって、
基板と、
低バンドギャップアクティブチャネルと、
前記基板と前記低バンドギャップアクティブチャネルとの間に配置された高バンドギャップ下部構造であって、前記低バンドギャップアクティブチャネルに当接する高バンドギャップ下部構造と、
前記基板上に設けられ、前記低バンドギャップアクティブチャネルおよび前記高バンドギャップ下部構造に接して設けられる分離構造と、
を備え、
前記分離構造より上に延在する前記低バンドギャップアクティブチャネルの一部分と、前記分離構造より上に延在する前記低バンドギャップアクティブチャネルの前記一部分の上に形成されたゲートと、をさらに備え、
前記分離構造が、第１上面と、前記第１上面よりも高く前記第１上面を挟む第２上面とを有するよう、前記ゲートの下方で陥凹している、マイクロ電子構造。

【請求項2】

前記高バンドギャップ下部構造の上面が、前記分離構造の前記第１上面よりも高く、前記分離構造の前記第２上面よりも低い、請求項１に記載のマイクロ電子構造。

【請求項3】

前記高バンドギャップ下部構造が、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、及び砒化アルミニウムガリウムを含む群から選択される材料を含む、請求項１または２に記載のマイクロ電子構造。

【請求項4】

前記低バンドギャップアクティブチャネルが、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムを含む群から選択される材料を含む、請求項１〜３のいずれか１項に記載のマイクロ電子構造。

【請求項5】

前記基板の中へと延在する核生成溝と、前記核生成溝に当接する核生成層と、をさらに含む、請求項１〜４のいずれか１項に記載のマイクロ電子構造。

【請求項6】

前記核生成溝が、（１１１）ファセッティングを有する核生成溝を含む、請求項５に記載のマイクロ電子構造。

【請求項7】

前記核生成層が、リン化インジウム、リン化ガリウム、及び砒化ガリウムを含む群から選択される材料を含む、請求項５または６に記載のマイクロ電子構造。

【請求項8】

前記高バンドギャップ下部構造が、前記低バンドギャップアクティブチャネルの下方かつ前記ゲートの下方の領域において、絶縁材料または空隙を含み、かつ、前記低バンドギャップアクティブチャネルの下方であって前記ゲートの下方を除く領域において、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、及び砒化アルミニウムガリウムを含む群から選択される材料を含む、請求項１〜７のいずれか一項に記載のマイクロ電子構造。

【請求項9】

前記高バンドギャップ下部構造が、５０ｎｍ超の深さ、及び２５ｎｍ未満の幅を有する、請求項１〜８のいずれか１項に記載のマイクロ電子構造。

【請求項10】

核生成溝を中に含む基板と、
前記核生成溝の上の低バンドギャップアクティブチャネルと、
前記核生成溝と前記低バンドギャップアクティブチャネルとの間に配置された絶縁バッファと、
前記基板上に設けられ、前記低バンドギャップアクティブチャネルおよび前記絶縁バッファに接して設けられる分離構造と、
を備え、
前記低バンドギャップアクティブチャネルを囲むゲートをさらに含み、
前記分離構造が、第１上面と、前記第１上面よりも高く前記第１上面を挟む第２上面とを有するよう、前記ゲートの下方で陥凹している、マイクロ電子構造。

【請求項11】

前記絶縁バッファの上面が、前記分離構造の前記第１上面よりも高く、前記分離構造の前記第２上面よりも低い、請求項１０に記載のマイクロ電子構造。

【請求項12】

前記絶縁バッファが絶縁材料を含む、請求項１０または１１に記載のマイクロ電子構造。

【請求項13】

前記絶縁バッファが空隙を含む、請求項１０または１１に記載のマイクロ電子構造。

【請求項14】

前記低バンドギャップアクティブチャネルが、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムを含む群から選択される材料を含む、請求項１０〜１３のいずれか１項に記載のマイクロ電子構造。

【請求項15】

基板上に少なくとも１つのフィンを形成することであって、前記少なくとも１つのフィンが、前記基板から延在する一対の対向する側壁を含む、形成することと、
前記フィンの前記側壁の各々に当接する分離構造を形成することと、
前記少なくとも１つのフィンを除去することによって溝を形成することと、
前記溝内に高バンドギャップ下部構造を形成することと、
前記溝内に、前記高バンドギャップ下部構造に当接する低バンドギャップアクティブチャネルを形成することと、
前記低バンドギャップアクティブチャネルの少なくとも一部分が、前記分離構造より上に延在するように、前記分離構造を陥凹させることと、
前記分離構造より上に延在する前記低バンドギャップアクティブチャネルの前記一部分の上に犠牲ゲート電極およびゲートスペーサを形成することであって、前記犠牲ゲート電極が、前記ゲートスペーサの対向する部分の間に挟まれる、形成することと、
前記犠牲ゲート電極を除去することと、
前記分離構造が、第１上面と、前記第１上面よりも高く前記第１上面を挟む第２上面とを有するよう、前記ゲートスペーサの前記対向する部分の間で前記分離構造をさらに陥凹させることと、
を含む、マイクロ電子構造の製造方法。

【請求項16】

前記高バンドギャップ下部構造の上面が、前記分離構造の前記第１上面よりも高く、前記分離構造の前記第２上面よりも低い、請求項１５に記載の方法。

【請求項17】

前記高バンドギャップ下部構造を形成することが、５０ｎｍ超の深さ、及び２５ｎｍ未満の幅を有する高バンドギャップ下部構造を形成することを含む、請求項１５または１６に記載の方法。

【請求項18】

前記高バンドギャップ下部構造を形成することが、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、及び砒化アルミニウムガリウムを含む群から選択される材料から前記高バンドギャップ下部構造を形成することを含む、請求項１５〜１７のいずれか１項に記載の方法。

【請求項19】

前記低バンドギャップアクティブチャネルを形成することが、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムを含む群から選択される材料から前記低バンドギャップアクティブチャネルを形成することを含む、請求項１５〜１８のいずれか１項に記載の方法。

【請求項20】

前記溝を形成することが、前記基板の中へと延在する核生成溝を形成することをさらに含む、請求項１５〜１９のいずれか１項に記載の方法。

【請求項21】

前記核生成溝を形成することが、（１１１）ファセッティングを有する核生成溝を形成することを含む、請求項２０に記載の方法。

【請求項22】

前記核生成溝に当接する核生成層を形成することをさらに含む、請求項２０または２１に記載の方法。

【請求項23】

前記核生成層を形成することが、リン化インジウム、リン化ガリウム、及び砒化ガリウムを含む群から選択される材料から前記核生成層を形成することを含む、請求項２２に記載の方法。

【請求項24】

前記ゲートスペーサの前記対向する部分の間で前記高バンドギャップ下部構造を除去して、前記低バンドギャップアクティブチャネルと前記基板との間に空隙を形成することをさらに含む、請求項１５〜２３のいずれか１項に記載の方法。

【請求項25】

前記空隙内に絶縁材料を堆積させることをさらに含む、請求項２４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本説明の実施形態は、概して、マイクロ電子デバイスの分野に関し、より具体的には、マイクロ電子トランジスタ内でアクティブチャネルに隣接してバッファを形成して、漏洩電流を低減することに関する。

【背景技術】

【0002】

集積回路構成要素のより高い性能、より低いコスト、さらなる小型化、ならびに集積回路のより高い実装密度は、マイクロ電子デバイスの製造のためのマイクロ電子産業の継続中の目標である。これらの目標を達成するために、マイクロ電子デバイス内のトランジスタは、縮小され、すなわち、より小さくならなければならない。トランジスタのサイズの低減に加えて、それらの設計、使用される材料、及び／またはそれらの製造プロセスにおける改善と共に、それらの効率を改善するようにも駆り立てられてきた。そのような設計改善としては、トライゲートトランジスタ、ＦｉｎＦＥＴ、ＴＦＥＴＳ、オメガＦＥＴ、ダブルゲートトランジスタを含む非平面トランジスタ等の独特な構造の開発が挙げられる。

【発明の概要】

【課題を解決するための手段】

【0003】

本開示の主題は、本明細書の結論部分において、具体的に指し示されて、明確に特許請求される。本開示の前述及び他の特徴は、添付の図面と併せた、以下の説明及び添付の特許請求の範囲からより完全に明らかとなろう。添付の図面が、本開示に従っていくつかの実施形態のみを描写しており、したがって、その範囲を限定するものとして解釈されるものではないことが理解される。本開示の利点が、より容易に確認され得るように、本開示は、以下の添付の図面を使用することにより追加の特徴及び詳細と共に記載されるものとする。

【図面の簡単な説明】

【0004】

【図1】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図2】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図3】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図4】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図5】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図6】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図7】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図8】本説明のある実施形態に従う、非平面トランジスタのための高バンドギャップバッファを形成する製造の斜視断面図である。

【図9】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図10】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図11】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図12】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図13】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図14】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図15】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図16】本説明のある実施形態に従う、非平面トランジスタのための絶縁バッファの形成の斜視断面図及び側断面図である。

【図17】本説明の一実装形態に従うコンピューティングデバイスを図解する。

【発明を実施するための形態】

【0005】

以下の詳細な説明では、特許請求された主題が実施され得る特定の実施形態を実例として示す添付図面を参照する。これらの実施形態は、当業者が主題を実施することを可能にするのに十分に詳細に記載される。様々な実施形態が、異なっているが、必ずしも互いに排他的であるわけではないことを理解されたい。例えば、一実施形態に関連した、本明細書に記載される特定の特徴、構造、または特性は、特許請求された主題の趣旨及び範囲から逸脱することなく、他の実施形態内で実装され得る。「一実施形態」または「ある実施形態」への本明細書中の言及は、実施形態に関連して記載される特定の特徴、構造、または特性が、本説明中に包含される少なくとも１つの実装形態に含まれることを意味する。したがって、「一実施形態」または「ある実施形態では」という句の使用は、必ずしも同じ実施形態に言及するというわけではない。加えて、開示された各実施形態中の個々の要素の位置または配列が、特許請求された主題の趣旨及び範囲から逸脱することなく修正され得ることを理解されたい。以下の詳細な説明は、したがって、限定的な意味で解釈されないものとし、主題の範囲は、添付の特許請求の範囲が権利を有する均等物の全範囲と共に、添付の特許請求の範囲によってのみ定義され、適切に解釈される。図面中、同様の数字は、いくつかの図を通して、同じもしくは類似の要素または機能性を参照し、図面中に描写される要素は、互いに必ずしも縮尺通りであるというわけではなく、むしろ個々の要素は、本説明の文脈においてより容易に要素を理解するために、拡大または縮小させられ得る。

【0006】

「の上に（ｏｖｅｒ）」、「に（ｔｏ）」、「の間の（ｂｅｔｗｅｅｎ）」、及び「上に（ｏｎ）」という用語は、本明細書に使用される場合、他の層に対する１つの層の相対位置を指し得る。別の層「の上の」もしくは「上の」または別の層「に」接着された１つの層は、他の層と直接接触している場合があるか、１つ以上の介在する層を有する場合がある。層「の間の」１つの層は、層と直接接触している場合があるか、１つ以上の介在する層を有する場合がある。

【0007】

当業者に理解されるように、アクティブチャネルの下の下位下部構造を通してソース・ドレイン間漏洩を制御することは、いずれのトランジスタ設計においても重要な考慮事項である。ＩＩＩ−Ｖ ＮＭＯＳ ＴＦＥＴデバイスのような非平面トランジスタデバイスでは、下部構造漏洩は、より大きな課題を提示する。この課題は、低バンドギャップ、故に高伝導度を本質的に有する、高電子移動度を達成するためのアクティブチャネルの形成に必要とされる、高移動度材料に端を発する。非平面トランジスタは、上にアクティブチャネルが形成される典型的なシリコン基板より低いバンドギャップを有するアクティブチャネルの形成において、砒化インジウムガリウム等の低バンドギャップ材料を利用し得る。下部構造がこれらの高伝導材料から成るならば、下部構造材料がソースとドレインとの間で導電路を形成するであろうため、漏洩はかなりのものとなろう。

【0008】

本説明の実施形態は、アクティブチャネルと基板との間のバッファを有するトランジスタデバイスの製造に関する。本説明の少なくとも１つの実施形態では、低バンドギャップＩＩＩ−Ｖ材料を含むアクティブチャネルは、アクティブチャネルと基板との間の下部構造、例えばバッファ上で、エピタキシャルに成長させられ得る。下部構造は、所望の伝導バンドオフセットを有し得る、高バンドギャップＩＩＩ−Ｖ材料を含み得、これにより、漏洩がアクティブチャネル内の電子移動度への著しい影響なしに阻止され得る。本説明の実施形態の場合、漏洩は、そのようなバッファなしにアクティブチャネルを形成することと比較して、少なくとも３桁の大きさで減少され得る。本説明のある実施形態では、アクティブチャネル及び下部構造は、狭い溝内に形成され得、これにより、アクティブチャネルと下部構造間との間の格子不整合に起因するそのような欠陥が、アクティブチャネル領域の下の下部構造内で欠陥トラッピングによって終結される。さらなる実施形態では、下部構造が除去されて、アクティブチャネルと基板との間の空隙を形成し得るか、あるいは、絶縁材料がアクティブチャネルと基板との間に配置され得、これにより、空隙または絶縁材料が絶縁バッファを形成する。

【0009】

図１に示されるように、少なくとも１つのフィン１１２が、基板１０２上に形成され得、フィン１１２は、基板１０２の第１の表面１０４から延在し、かつ上表面１１６において終結する、対向する側壁１１４を含み得る。明確性及び簡潔さのために、２つのフィン１１２のみが図１に図解されるが、任意の適切な数のフィン１１２が製造され得ることが理解される。一実施形態では、エッチングマスク（図示せず）が、基板１０２上にパターン化され、続いて基板１０２のエッチングが行われ得、当業者には理解されるであろうが、このエッチングマスク（図示せず）によって保護される基板１０２の部分は、フィン１１２になり、エッチングマスク（図示せず）はその後、除去され得る。本開示のある実施形態では、基板１０２及びフィン１１２は、単結晶シリコン等のシリコン含有材料を含む任意の適切な材料であり得るが、これらに限定されない。しかしながら、基板１０２及びフィン１１２は、必ずしもシリコン含有材料から製造される必要があるというわけではなく、当該技術分野において既知の他の種類の材料であり得る。さらなる実施形態では、基板１０２は、シリコンオンインシュレータ（ＳＯＩ）基板、シリコンオンナッシング（ＳＯＮ）、ゲルマニウム基板、ゲルマニウムオンインシュレータ（ＧｅＯＩ）基板、またはゲルマニウムオンナッシング（ＧｅＯＮ）を含み得る。

【0010】

図２に示されるように、誘電材料は、基板１０２及びフィン１１２の上に、任意の適切な堆積プロセスによって堆積させられ得、誘電材料は、平坦化されて、フィンの上面１１６を露出させ、それによって、対向するフィン側壁１１４に当接する、浅い溝分離構造として知られる分離構造１２２を形成し得る。分離構造１２２は、酸化ケイ素（ＳｉＯ_２）を含むがこれに限定されない任意の適切な誘電材料から形成され得る。

【0011】

図３に示されるように、フィン１１２は、除去されて、それによって溝１２４を形成し得る。フィン１１２は、乾式エッチング、湿式エッチング、またはそれらの組み合わせを含むがこれらに限定されない、任意の既知のエッチング技法によって除去され得る。一実施形態では、各溝１２４の一部分は、フィン１１２の除去の間またはその後のどちらかで、基板１０２の中へと延在するように形成され得る。この溝１２４の一部分は、以下、核生成溝１３２と称されるものとする。一実施形態では、核生成溝１３２は、議論されるように、ＩＩＩ−Ｖ材料の成長を促進し得る（１１１）ファセッティングを有し得る。核生成溝１３２の交互の幾何形状が利用され得ることが理解される。

【0012】

図４に示されるように、核生成層１４２は、核生成溝１３２内に形成され得る。核生成層１４２は、任意の形成プロセスによって形成され得、リン化インジウム、リン化ガリウム、砒化ガリウム等を含むがこれらに限定されない、ＩＩＩ−Ｖエピタキシャル材料等の任意の適切な材料であり得る。

【0013】

さらに図４に示されるように、下部構造１４４は、溝１２４（図３を参照のこと）内で核生成層１４２上に形成され得る。下部構造１４４は、任意の既知の形成プロセスによって形成され得、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、砒化アルミニウムガリウム等を含むがこれらに限定されない、高バンドギャップＩＩＩ−Ｖ材料等の任意の適切な材料であり得る。本説明の目的のために、高バンドギャップ材料は、シリコンより大きいバンドギャップを有する材料であることが定義され得る。一実施形態では、下部構造１４４は、核生成層１４２と同じ材料であり得る。他の実施形態では、当業者に理解されるように、核生成層１４２は、下部構造１４４に等級分けされ得るか、あるいは、その材料組成は、一方から他方へと濃度が段階分け（ｓｔｅｐｐｅｄ）させられ得る。

【0014】

図４にその上さらに示されるように、アクティブチャネル１４６は、溝１２４（図３を参照のこと）内で下部構造１４４上に形成され得る。アクティブチャネル１４６は、任意の既知の形成プロセスによって形成され得、砒化インジウムガリウム、砒化インジウム、アンチモン化インジウム等を含むがこれらに限定されない、低バンドギャップＩＩＩ−Ｖエピタキシャル材料等の任意の適切な材料であり得る。本説明の目的のために、低バンドギャップ材料は、シリコンより小さいバンドギャップを有する材料であることが定義され得る。一実施形態では、アクティブチャネル１４６はドープされていない（電気的に中性であるか、またはｐ型もしくはｎ型ドーパントのどちらかのより小さい５Ｅ１７キャリヤを用いてドープされている）場合がある。

【0015】

いくつかの実施形態例では、核生成層１４２、下部構造１４４、及び／またはアクティブチャネル１４６は、エピタキシャルに堆積させられ得る。本開示を考慮して明らかであるように、他の実施形態が他の層厚さを有し得るが、下部構造１４４（図５を参照のこと）の厚さＴ_ｓ（図５を参照のこと）、及びアクティブチャネル１４６の厚さＴ_ａは、いくつかの特定の実施形態例に従って、例えば、約５００〜５０００Åの範囲内にあり得る。具体的には、溝充填の実施形態は、この厚さの範囲内にあることになる一方で、ブランケット堆積及び引き続くパターン化の実施形態は、最高１００倍高い厚さの値を有し得る。いくつかの実施形態では、化学蒸着法（ＣＶＤ）プロセスまたは他の好適な堆積技法が、核生成層１４２、下部構造１４４、及び／またはアクティブチャネルを堆積させるか、別の方法で形成するために使用され得る。例えば、堆積は、インジウム、アルミニウム、砒素、リン、ガリウム、アンチモン、及び／またはそれらの前駆体の組み合わせ等のＩＩＩ−Ｖ材料化合物を使用して、ＣＶＤ、または急速熱ＣＶＤ（ＲＴ−ＣＶＤ）、または減圧ＣＶＤ（ＬＰ−ＣＶＤ）、または超高真空ＣＶＤ（ＵＨＶ−ＣＶＤ）、またはガス源分子線エピタキシ（ＧＳ―ＭＢＥ）ツールによって実施され得る。そのような特定の一実施形態例では、アクティブチャネル１４６は砒化インジウムガリウムであり得、核生成層１４２及び下部構造１４４はリン化インジウムであり得る。いずれかのそのような実施形態では、例えば、水素、窒素、または希ガス等のキャリヤガスと共に前駆体バブラーが存在し得る（例えば、前駆体は、約０．１〜２０％の濃度に希釈され得、残部がキャリヤガスである）。いくつかの例示の場合では、アルシンまたは第三級ブチルアルシン等の砒素前駆体、第三級ブチルホスフィン等のリン前駆体、トリメチルガリウム等のガリウム前駆体、及び／またはトリメチルインジウム等のインジウム前駆体が存在し得る。例えば、塩化水素（ＨＣｌ）、塩素（Ｃｌ）、または臭化水素（ＨＢｒ）等のハロゲン系ガス等のエッチング液ガスも存在し得る。核生成層１４２、下部構造１４４、及び／またはアクティブチャネル１４６の基本堆積が、例えば、約３００℃〜６５０℃、またはより特定の例では、約４００〜５００℃）の範囲内の堆積温度、及び例えば、約１トル（約１３３Ｐａ）〜７６０トル（約１０１３ｈＰａ）の範囲内の反応器圧を使用して、広範囲の状態にわたって可能であり得る。キャリヤ及びエッチング液の各々は、約１０〜３００ＳＣＣＭ（約６×１０^−４〜１．８×１０^−２ｍ^３／ｈ）の間の範囲内での流れを有し得る（典型的には、１００ＳＣＣＭ（６×１０^−３ｍ^３／ｈ）以下の流れが必要とされるが、いくつかの実施形態はより高い流量から利益を得る場合がある）。特定の一実施形態例では、核生成層１４２、下部構造１４４、及び／またはアクティブチャネル１４６の堆積は、約１００〜１０００ＳＣＣＭ（約６×１０^−３〜６×１０^−２ｍ^３／ｈ）に及ぶ流量で実施され得る。

【0016】

下部構造１４４のために利用される材料は、電子を下部構造１４４から除外して、それによって漏洩を低減することに効果的となるアクティブチャネル１４６との所望の伝導バンドオフセットを有するように選択され得る。さらにその上、核生成層１４２を形成するにつれて、下部構造１４４、及びアクティブチャネル１４６は、比較的狭い溝１２４内で起こる。一実施形態では、狭い溝１２４は、約５０〜５００ｎｍの範囲の高さＨ（図３を参照のこと）、及び約２５ｎｍ未満（好ましくは１０ｎｍ未満）の幅Ｗ（図３を参照のこと）を有し得る。当業者に理解されるように、核生成層１４２／下部構造１４４が、積層欠陥、転位等の欠陥をアクティブチャネル１４６から離してトラップするのに十分な深さＤを有するように形成され得るので、基板１０２と核生成層１４２／下部構造１４４との間の格子不整合は、実質的に欠陥のない形成を許容するものより大きくすることができる。したがって、アクティブチャネル１４６の電子移動度は、それによって著しく損なわれない可能性がある。アクティブチャネル１４６は、理論的最大移動度値を達成しない場合があるが、それは、シリコン系ｎ−ＭＯＳトランジスタと比べて説得力のある性能上の利点を依然として提供する。一実施形態では、下部構造１４４は、約５０ｎｍ超の深さＤ（例えば、基板１０２とアクティブチャネル１４６との間の距離）、及び約２５ｎｍ未満の幅（すなわち、溝幅Ｗ）を有し得る。

【0017】

またさらに図４に示されるように、特にエピタキシャル成長プロセスが利用されるとき、アクティブチャネル１４６の一部分１４８は溝（図３を参照のこと）から延在し得る。したがって、図５に示されるように、化学的機械的平坦化等によって、アクティブチャネル１４６の一部分１４８は除去され得る。図６に示されるように、アクティブチャネル１４６の少なくとも一部分が、分離構造１２２の上部面１２６より上に延在するように、分離構造１２２は、エッチングプロセス等によって陥凹させられ得る。一実施形態では、分離構造上部面１２６の周りに延在するアクティブチャネル１４６の高さＦ_ｈは、約４５ｎｍであり得る。アクティブチャネル１４６と下部構造１４４との間の交線Ｉは、分離構造上部面１２６に対する深さＦ_dにおいて起こり得る。ある実施形態では、交線Ｉは、約１０ｎｍより上または下など、分離構造上部面１２６のわずかに上またはわずかに下にあり得る。

【0018】

図７に示されるように、少なくとも１つのゲート１５０は、分離構造１２２より上に延在するアクティブチャネル１４６の一部分の上に形成され得る。ゲート１５０は、ゲートファーストまたはゲートラストプロセスフローのどちらかによって、フィンの上面１１６上に、またはそれに隣接して、及び一組の側方に対向するフィン側壁１１４上に、またはそれに隣接して、ゲート誘電層１５２を形成して、ゲート誘電層１５２上に、またはそれに隣接してゲート電極１５４を形成することによって、製造され得る。

【0019】

ゲート誘電層１５２は、二酸化ケイ素（ＳｉＯ_２）、酸窒化ケイ素（ＳｉＯ_ｘＮ_ｙ）、窒化ケイ素（Ｓｉ_３Ｎ_４）、ならびに酸化ハフニウム、酸化ハフニウムケイ素、酸化ランタン、酸化ランタンアルミニウム、酸化ジルコニウム、酸化ジルコニウムケイ素、酸化タンタル、酸化チタン、酸化バリウムストロンチウムチタン、酸化バリウムチタン、酸化ストロンチウムチタン、酸化イットリウム、酸化アルミニウム、酸化鉛スカンジウムタンタル、及び鉛亜鉛ニオブ酸等の高ｋ誘電材料を含むがこれらに限定されない、任意の周知のゲート誘電材料から形成され得る。当業者に理解されるように、ゲート誘電層１５２は、化学蒸着法（「ＣＶＤ」）、物理蒸着法（「ＰＶＤ」）、原子層堆積（「ＡＬＤ」）等で、ゲート電極材料を堆積させて、その後、周知のフォトリソグラフィー及びエッチング技法を用いてゲート電極材料をパターン化することによって等、周知の技法によって形成され得る。

【0020】

ゲート電極１５４は、任意の好適なゲート電極材料から形成され得る。本開示のある実施形態では、ゲート電極１５４は、多結晶シリコン、タングステン、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、炭化チタン、炭化ジルコニウム、炭化タンタル、炭化ハフニウム、炭化アルミニウム、他の金属炭化物、金属窒化物、及び金属酸化物を含むがこれらに限定されない材料から形成され得る。当業者に理解されるように、ゲート電極１５４は、ゲート電極材料をブランケット堆積させて、その後、周知のフォトリソグラフィー及びエッチング技法を用いてゲート電極材料をパターン化することによって等、周知の技法によって形成され得る。

【0021】

図８に示されるように、ゲートスペーサ１５６は、周知の堆積及びエッチング技法を用いてゲート電極１５４上に堆積及びパターン化され得る。ゲートスペーサ１５６は、酸化ケイ素、窒化ケイ素等を含むがこれらに限定されない、任意の適切な誘電材料から形成され得る。

【0022】

ソース領域及びドレイン領域（図示せず）が、ゲート１５０の対向する側のアクティブチャネル１４６内に形成され得るか、あるいは、アクティブチャネル１４６の一部分が、ゲート１５０の対向する側、ならびにその適切な位置に形成されたソース領域及びドレイン領域上で、除去され得ることが理解される。ソース及びドレイン領域は、ｐ型導電性等の同じ種類の導電性のものから形成され得る。本開示のある実施形態のいくつかの実装形態では、ソース及びドレイン領域は、実質的に同じドーピング濃度及びプロファイルを有し得る一方で、他の実装形態では、それらは変動し得る。ｎ−ＭＯＳのみが示され、ｐ−ＭＯＳ領域がパターン化されて、別々に処理されることになることが理解される。

【0023】

図９〜１５は、本説明の追加の実施形態を図解する。図７から始めて、置換ゲートプロセスが続き得、ゲート誘電体１５２及びゲート電極１５４は、犠牲材料から形成され得る。誘電層１６２は、図８の構造の上に堆積させて、平坦化され、図９に示されるように犠牲ゲート電極１５４を露出させ得る。犠牲ゲート電極１５４及びゲート誘電体１５２は、図１０及び１１に示されるように（断面構造のみが示される図１０の第１１−１１線断面図）、露出されたアクティブチャネル領域１４６を形成するゲートスペーサ１５６の残りの部分の間で、アクティブチャネル１４６を露出させるように除去され得る。

【0024】

図１３に示されるように、選択的エッチング（例えば、湿式エッチング、乾式エッチング、またはそれらの組み合わせ）が、下部構造１４４の中へ浸透し、核生成層１４２を含む同物を除去し得るように、図１２に示されるように、分離構造１２２は、エッチングによって等、露出されたアクティブチャネル領域１４６内に陥凹させられ、下部構造１４４の一部分を露出させ得る。

【0025】

誘電材料１６６は、堆積させられ、図１４に示されるように、下部構造１４４（図１２を参照のこと）及び核生成層１４２（図１２を参照のこと）のための除去から残されたスペースを充填するか、あるいは、図１５に示されるように、空隙１６８を形成し得る。その後、当業者に理解されるように、トランジスタの残りの構成要素は、トライゲート処理フロー等の既知の処理フローに続いて、形成され得る。別の実施形態では、また当業者に理解されるように、図１６に示されるように、ゲート酸化物層１７２は、露出されたアクティブチャネル１４６を囲むように形成され得、ゲート電極層１７４は、ゲート酸化物層１７２を囲むように形成され得、トランジスタの残りの構成要素は、単一または複数のワイヤ構成において、既知のゲートの包括的な処理フローに続き得る。

【0026】

当業者に理解されるように、詳細な説明が非平面トランジスタを記載するが、本主題が、非平面トランジスタにおいて実装され得ることに留意されたい。

【0027】

図１７は、本説明の１つの実装形態に従う、コンピューティングデバイス２００を図解する。コンピューティングデバイス２００は、ボード２０２を収納する。ボード２０２は、プロセッサ２０４、及び少なくとも１つの通信チップ２０６Ａ、２０６Ｂを含むがこれらに限定されない、いくつかの構成要素を含み得る。プロセッサ２０４は、ボード２０２に物理的かつ電気的に結合される。いくつかの実装形態では、少なくとも１つの通信チップ２０６Ａ、２０６Ｂも、ボード２０２に物理的かつ電気的に結合される。さらなる実装形態では、通信チップ２０６Ａ、２０６Ｂはプロセッサ２０４の部分である。

【0028】

その用途に依存して、コンピューティングデバイス２００は、ボード２０２に物理的かつ電気的に、結合される場合も結合されない場合もある他の構成要素を含み得る。これらの他の構成要素は、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーン制御器、バッテリー、音声コーデック、ビデオコーデック、パワー増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶デバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）を含むが、これらに限定されない。

【0029】

通信チップ２０６Ａ、２０６Ｂは、コンピューティングデバイス２００へ／からのデータ転送のための無線通信を有効にする。「無線」という用語、及びその派生物は、非固体媒体を通して変調電磁放射の使用を通してデータを通信し得る回路、デバイス、システム、方法、技法、通信チャネル等を記載するために使用され得る。その用語は、関連付けられたデバイスが、いくつかの実施形態ではそうではない可能性があるが、いずれのワイヤも含有しないことを意味しない。通信チップ２０６は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、それらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、及びそれら以降として指定される任意の他の無線プロトコルを含むがこれらに限定されない、いくつかの無線規格またはプロトコルのうちのいずれかを実装し得る。コンピューティングデバイス２００は、複数の通信チップ２０６Ａ、２０６Ｂを含み得る。例えば、第１の通信チップ２０６Ａは、Ｗｉ−Ｆｉ（登録商標）及びブルートゥース（登録商標）等のより短距離の無線通信専用であり得、第２の通信チップ２０６Ｂは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のより長距離の無線通信専用であり得る。

【0030】

コンピューティングデバイス２００のプロセッサ２０４は、上述のようにマイクロ電子トランジスタを含み得る。「プロセッサ」という用語は、レジスタ及び／またはメモリから電子データを処理して、レジスタ及び／またはメモリ内に格納され得る他の電子データにその電子データを変形する任意のデバイスまたはデバイスの一部分に言及し得る。さらにその上、通信チップ２０６Ａ、２０６Ｂは、上述のように製造されるマイクロ電子トランジスタを含み得る。

【0031】

様々な実装形態では、コンピューティングデバイス２００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、ポータブル音楽プレーヤー、またはデジタルビデオテープレコーダであり得る。さらなる実装形態では、コンピューティングデバイス２００は、データを処理する任意の他の電子デバイスであり得る。

【0032】

本説明の主題が、図１〜１７に図解される特定の用途に必ずしも限定されるというわけではないことが理解される。主題が、当業者に理解されるように、他のマイクロ電子デバイス及びアセンブリ用途、ならびに任意の他の適切なトランジスタ用途に適用され得る。

【0033】

以下の例は、さらなる実施形態に関係し、例１は、マイクロ電子構造であって、基板と、低バンドギャップアクティブチャネルと、基板と低バンドギャップアクティブチャネルとの間に配置された高バンドギャップ下部構造と、を備え、高バンドギャップ下部構造が、低バンドギャップアクティブチャネルに当接する、マイクロ電子構造である。

【0034】

例２では、例１の主題は、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、及び砒化アルミニウムガリウムから成る群から選択される材料を含む高バンドギャップ下部構造を任意に含み得る。

【0035】

例３では、例１及び２のいずれかの主題は、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムから成る群から選択される材料を含む低バンドギャップアクティブチャネルを任意に含み得る。

【0036】

例４では、例１〜３のいずれかの主題は、基板の中へと延在する核生成溝と、核生成溝に当接する核生成層と、を任意に含み得る。

【0037】

例５では、例４の主題は、核生成溝を任意に含み得、（１１１）ファセッティングを有する核生成溝を含む。

【0038】

例６では、例４及び５のいずれかの主題は、リン化インジウム、リン化ガリウム、及び砒化ガリウムから成る群から選択される材料を含む核生成層を任意に含み得る。

【0039】

例７では、例１〜６のいずれかの主題は、分離構造より上に延在するアクティブチャネルの一部分と、分離構造より上に延在するアクティブチャネルの一部分の上に形成されたゲートと、を任意に含み得る。

【0040】

例８では、例１〜７のいずれかの主題は、約５０ｎｍ超の深さ、及び約２５ｎｍ未満の幅を有する高バンドギャップ下部構造を任意に含み得る。

【0041】

以下の例は、さらなる実施形態に関係し、例９は、核生成溝を中に含む基板と、核生成溝の上の低バンドギャップアクティブチャネルと、核生成溝と低バンドギャップアクティブチャネルとの間に配置された絶縁バッファと、を備える、マイクロ電子構造である。

【0042】

例１０では、例９の主題は、絶縁材料を含む絶縁バッファを任意に含み得る。

【0043】

例１１では、例９の主題は、空隙を含む絶縁バッファを任意に含み得る。

【0044】

例１２では、例９〜１１のいずれかの主題は、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムから成る群から選択される材料を含む低バンドギャップアクティブチャネルを任意に含み得る。

【0045】

例１３では、例１２の主題は、（１１１）ファセッティングを有する核生成溝を含む核生成溝を任意に含み得る。

【0046】

例１４では、例９〜１３のいずれかの主題は、アクティブチャネルを囲むゲートを任意に含み得る。

【0047】

以下の例は、さらなる実施形態に関係し、例１５は、基板上に少なくとも１つのフィンを形成することであって、少なくとも１つのフィンが、基板から延在する一対の対向する側壁を含むことと、フィン側壁の各々に当接する分離構造を形成することと、少なくとも１つのフィンを除去することによって溝を形成することと、溝内に高バンドギャップ下部構造を形成することと、溝内に、高バンドギャップ下部構造に当接する低バンドギャップアクティブチャネルを形成することと、を含む、マイクロ電子構造の製造方法である。

【0048】

例１６では、例１５の主題は、高バンドギャップ下部構造を形成することが、約５０ｎｍ超の深さ、及び約２５ｎｍ未満の幅を有する高バンドギャップ下部構造を形成することを含むことを任意に含み得る。

【0049】

例１７では、例１５及び１６のいずれかの主題は、砒化インジウムアルミニウム、リン化インジウム、リン化ガリウム、砒化ガリウム、アンチモン化砒化ガリウム、アンチモン化砒化アルミニウム、砒化インジウムアルミニウムガリウム、リン化インジウムアルミニウムガリウム、及び砒化アルミニウムガリウムから成る群から選択される材料から高バンドギャップ下部構造を形成することを任意に含み得る。

【0050】

例１８では、例１５〜１７のいずれかの主題は、砒化インジウムガリウム、砒化インジウム、及びアンチモン化インジウムから成る群から選択される材料から低バンドギャップアクティブチャネルを形成することを任意に含み得る。

【0051】

例１９では、例１５〜１８のいずれかの主題は、基板の中へと延在する核生成溝を形成することを任意に含み得る。

【0052】

例２０では、例１９の主題は、（１１１）ファセッティングを有する核生成溝を形成することを含む核生成溝を形成することを任意に含み得る。

【0053】

例２１では、例１５〜１９のいずれかの主題は、核生成溝に当接する核生成層を形成することを任意に含み得る。

【0054】

例２２では、例２１の主題は、リン化インジウム、リン化ガリウム、及び砒化ガリウムから成る群から選択される材料から核生成層を形成することを任意に含み得る。

【0055】

例２３では、例１５〜２２のいずれかの主題は、アクティブチャネルの少なくとも一部分が、分離構造より上に延在するように、分離構造を陥凹させることを任意に含み得る。

【0056】

例２４では、例１５〜２３のいずれかの主題は、分離構造より上に延在するアクティブチャネルの一部分の上にゲートを形成することを任意に含み得る。

【0057】

例２５では、例１５〜２４のいずれかの主題は、高バンドギャップ下部構造を除去して、低バンドギャップアクティブチャネルと基板との間に空隙を形成することを任意に含み得る。

【0058】

例２６では、例２５の主題は、低バンドギャップアクティブチャネルを囲むゲートを形成することを任意に含み得る。

【0059】

例２７では、例２５及び２６のいずれかの主題は、空隙内に絶縁材料を堆積させることを任意に含み得る。

【0060】

本説明の詳細な実施形態をこのように説明してきたが、本説明の趣旨または範囲を逸脱することなく本説明の多くの明らかな変形が可能であるため、添付の特許請求の範囲によって定義される本説明は、上の説明で述べられた特定の詳細によって限定されるものではないことが理解される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】