特許 6575931 エピタキシャルウェーハの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6575931

(24)【登録日】2019年8月30日

(45)【発行日】2019年9月18日

(54)【発明の名称】エピタキシャルウェーハの製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20190909BHJP

   H01L 21/304 20060101ALI20190909BHJP

【ＦＩ】

   H01L21/02 Z

   H01L21/304 642Z

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2016-199232(P2016-199232)

(22)【出願日】2016年10月7日

(65)【公開番号】特開2018-60969(P2018-60969A)

(43)【公開日】2018年4月12日

【審査請求日】2018年10月16日

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100131048

【弁理士】

【氏名又は名称】張川 隆司

(74)【代理人】

【識別番号】100174377

【弁理士】

【氏名又は名称】山内 健吾

(74)【代理人】

【識別番号】100161975

【弁理士】

【氏名又は名称】米田 恵太

(72)【発明者】

【氏名】吉岡 翔平

【審査官】 小池 英敏

(56)【参考文献】

【文献】 特開平０６−１８３５２４（ＪＰ，Ａ）

【文献】 特開２０１４−２１８４１１（ＪＰ，Ａ）

【文献】 特開２００４−１０３７６１（ＪＰ，Ａ）

【文献】 特開２００５−０９３５６５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２１／３０４

Ｈ０１Ｌ ２１／６７３

(57)【特許請求の範囲】

【請求項1】

Ｎ型ドーパントがドープされた高抵抗率のシリコン単結晶基板を洗浄する工程と、
前記洗浄する工程後に、前記シリコン単結晶基板にエピタキシャル層を成長する工程と、
前記洗浄する工程から前記成長する工程に前記シリコン単結晶基板をボックスに収納して搬送する工程と、
前記搬送する工程前に、前記ボックスの周囲の雰囲気を真空雰囲気に置換し、前記ボックスを加熱する工程と、
を備え、
前記洗浄する工程から前記成長する工程に前記シリコン単結晶基板を収納して前記ボックスが搬送された回数を前記ボックスの使用回数とした場合に、前記搬送する工程は前記使用回数が所定回数以下である前記ボックスを使用することを特徴とするエピタキシャルウェーハの製造方法。

【請求項2】

前記搬送する工程は、前記使用回数が１０回以下である前記ボックスを使用する請求項１に記載のエピタキシャルウェーハの製造方法。

【請求項3】

前記使用回数が１０回を超える前記ボックスを、前記シリコン単結晶基板を収納する新たなボックスと交換する工程を備える請求項１又は２に記載のエピタキシャルウェーハの製造方法。

【請求項4】

前記洗浄する工程は、前記Ｎ型ドーパントとして、リン、ヒ素又はアンチモンがドープされてドーパント濃度が５×１０^１４ａｔоｍｓ／ｃｍ^３以下である前記シリコン単結晶基板を用いる請求項１に記載のエピタキシャルウェーハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、エピタキシャルウェーハの製造方法に関する。

【背景技術】

【0002】

例えば、Ｎ型の半導体基板の一部にパターンニングを行い、その基板のバルク部分と同じ抵抗率となるように、その基板上にエピタキシャル層を成長して形成した半導体素子がある。このような半導体素子のもとになるエピタキシャルウェーハにおいては、基板及びエピタキシャル層の抵抗率が、ドーパント濃度で、例えば、５×１０^１４ａｔоｍｓ／ｃｍ^３以下となる高い抵抗率のものがある。そして、このエピタキシャルウェーハの外周部においては、ウェーハの表面からウェーハの深さ方向へのドーパント濃度の分布（以下、「ドーパント濃度プロファイル」という。）が、図５に示されるグラフのようになることがある。図５では、基板とエピタキシャル層の界面付近でドーパント濃度プロファイルが局所的に低下している（下方に向けてコブ状に隆起している）。この現象は、基板にエピタキシャル層を成長させる前に基板を洗浄する工程と、この工程で洗浄した基板を特許文献１に示すような容器に収納して搬送した搬送先で、その基板にエピタキシャル層を成長する工程と、の間にＰ型のドーパントであるボロンが基板（Ｎ型）に付着することで発生する。即ち、基板と導電型の異なるドーパントにより基板が汚染されることで基板のキャリアが打ち消され、基板が汚染された箇所及びその近傍でドーパント濃度が低下し、ドーパント濃度プロファイルが乱される。エピタキシャルウェーハにおいて、基板とエピタキシャル層の界面におけるドーパント濃度は、半導体素子の特性に大きな影響を及ぼすため、この界面付近のドーパント濃度プロファイルを十分に制御することが求められる。

【0003】

このようにエピタキシャルウェーハのドーパント濃度プロファイルを乱すボロンは、半導体製造装置などの半導体製造ラインが配置された環境中から一般的に持ち込まれる。例えば、半導体製造ラインが設けられたクリーンルームの環境がボロンにより汚染され、この環境中のボロンが何らかの過程を経て基板を汚染することで、その基板をもとに作製されるエピタキシャルウェーハのドーパント濃度プロファイルが乱されると考えられる。特に、エピタキシャルウェーハのＮ型基板及びエピタキシャル層の抵抗率が高いほど、言い換えればドーパント濃度が低いほど、環境中に極僅かなボロンが存在するだけでボロンによる汚染の影響を受け易くなる。よって、クリーンルームにボロンレスフィルターを設置した場合であってもボロンによる汚染が問題になることがある。

【0004】

このように環境中に極僅かに存在するボロンによるウェーハの汚染は、例えば、特許文献２及び特許文献３に開示される方法により、高感度かつ定量的に評価することが可能である。

【0005】

また、ボロンによるウェーハの汚染を防ぐ方法としては、例えば、特許文献４にフッ酸処理によりウェーハの表面を水素に終端させる方法が開示される。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００３−２２４１０３号公報

【特許文献2】特開２０００−２１９４２号公報

【特許文献3】特開２００６−２６９９６２号公報

【特許文献4】特開２００８−１１２８９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかし、ウェーハの表面を水素に終端させると、パーティクルが極端に増加し、エピタキシャル成長時に積層欠陥が発生する原因となってしまう。そのため、ウェーハの表面を水素に終端させずにボロンによるウェーハの汚染を抑制する方法が求められる。

【0008】

本発明の課題は、ボロンの汚染を抑制可能なエピタキシャルウェーハの製造方法を提供することにある。

【課題を解決するための手段及び発明の効果】

【0009】

本発明のエピタキシャルウェーハの製造方法は、
Ｎ型ドーパントがドープされた高抵抗率のシリコン単結晶基板を洗浄する工程と、
洗浄する工程後に、シリコン単結晶基板にエピタキシャル層を成長する工程と、
洗浄する工程から成長する工程にシリコン単結晶基板をボックスに収納して搬送する工程と、
を備え、
洗浄する工程から成長する工程にシリコン単結晶基板を収納してボックスが搬送された回数をボックスの使用回数とした場合に、搬送する工程は使用回数が所定回数以下であるボックスを使用することを特徴とする。

【0010】

本発明者は、エピタキシャルウェーハのエピタキシャル層とＮ型基板との界面及びその界面近傍のドーパント濃度プロファイルを乱す原因となるボロンによる汚染の発生源を特定するために様々な角度から調査を重ねた。この結果、基板を洗浄する工程後に、その洗浄した基板に対してエピタキシャル層を成長する工程を実施するために、洗浄後の基板を収納して搬送するボックス内がボロンにより汚染されていることを見出した。そして、この汚染されたボックスがエピタキシャルウェーハのドーパント濃度プロファイルを乱す原因であることを突き止め、更に洗浄後の基板を搬送するのに使用されたボックスの使用回数に応じてボックス内のボロン濃度が増加することを見出した。したがって、シリコン単結晶基板を収納して搬送するボックスの使用回数を制限することで、ボックス内を発生源とするボロンの汚染を抑制することが可能となる。それ故、ボロンによる汚染を抑制可能なエピタキシャルウェーハを製造することができる。なお、本明細書において「高抵抗率のシリコン単結晶基板」とは、例えば、リン、ヒ素、又はアンチモンが５×１０^１４ａｔоｍｓ／ｃｍ^３以下ドープされたシリコン単結晶基板である。

【0011】

本発明の実施態様では、搬送する工程は、使用回数が１０回以下であるボックスを使用する。

【0012】

これによれば、ボロンによる汚染が効果的に抑制されたエピタキシャルウェーハを製造することができる。

【0013】

本発明の実施態様では、搬送する工程前にボックスを洗浄する工程を備える。

【0014】

これによれば、シリコン単結晶基板を搬送する前にボックスが洗浄され、ボックスからシリコン単結晶基板に汚染が広がるのを抑制できる。

【0015】

本発明の実施態様では、ボックスを洗浄する工程は、ボックスの周囲の雰囲気を真空雰囲気に置換し、ボックスを加熱する。

【0016】

これによれば、ボックス内のボロンを効果的に除去でき、ボックスからシリコン単結晶基板に汚染が広がるのをより効果的に抑制できる。

【0017】

本発明の実施態様では、使用回数が１０回を超えるボックスを、シリコン単結晶基板を収納する新たなボックスと交換する工程を備える。

【0018】

これによれば、ボックスの使用回数が増えてボックス内におけるボロンの汚染が悪化したボックスを新しいボックスに交換でき、ボロンの汚染が悪化したボックスからシリコン単結晶基板に汚染が広がるのを防止できる。

【0019】

本発明の実施態様では、洗浄する工程は、Ｎ型ドーパントとして、リン、ヒ素又はアンチモンがドープされてドーパント濃度が５×１０^１４ａｔоｍｓ／ｃｍ^３以下であるシリコン単結晶基板を用いる。

【0020】

これによれば、ボロンによる汚染が効果的に抑制されたエピタキシャルウェーハを製造できる。

【図面の簡単な説明】

【0021】

【図1】本発明におけるエピタキシャルウェーハの製造方法の一例を示すフローチャート。

【図2】ボックスの使用回数とボックス内のボロンの濃度（μｇ／Ｌ）の関係を示すグラフ。

【図3】ボックスの使用回数と、エピタキシャルウェーハの外周部のドーパント濃度プロファイルのピークの高さ（ドーパント濃度（ａｔоｍｓ／ｃｍ^３）で示したピークの高さ）の関係を示すグラフ。

【図4】エピタキシャルウェーハにおける表面からの深さ（μｍ）と、その深さに対応するエピタキシャルウェーハのドーパント濃度（ａｔоｍｓ／ｃｍ^３）の関係を示す実施例１及び２並びに比較例のグラフ。

【図5】エピタキシャルウェーハにおける表面からの深さ（μｍ）と、その深さに対応するエピタキシャルウェーハのドーパント濃度（ａｔоｍｓ／ｃｍ^３）の関係を示すグラフ。

【発明を実施するための形態】

【0022】

以下、本発明のエピタキシャルウェーハの製造方法の一例として、シリコン単結晶基板にシリコンエピタキシャル層を成長してシリコンエピタキシャルウェーハを製造する製造方法を説明する。以下の説明においては、シリコン単結晶インゴットから切り出して所定の処理がされた基板を洗浄する洗浄装置と、その洗浄装置から基板を搬送する際に用いるボックスと、そのボックスを用いて搬送された基板に気相成長を行う気相成長装置と、を用いてエピタキシャルウェーハを製造する方法を説明する。

【0023】

気相成長装置を用いてシリコンエピタキシャルウェーハを製造するためには、先ずは、エピタキシャル層を成長させる成長用基板となるシリコン単結晶基板を作製する。例えば、石英るつぼに多結晶シリコンと、抵抗率を調整するためにＮ型ドーパント（リン、ヒ素又はアンチモン）を入れて溶融させた溶融液の液面に種結晶シリコン棒を漬けて引き上げ、シリコン単結晶インゴットを作製する。シリコン単結晶インゴットの作製時には、ドーパントとしてリン、ヒ素又はアンチモンが５×１０^１４ａｔоｍｓ／ｃｍ^３以下添加される（例えば、リンが５×１０^１４ａｔоｍｓ／ｃｍ^３添加される）。そして、作製したシリコン単結晶インゴットを所定の厚さに切り出した後、切り出したウェーハに粗研磨、エッチング、研磨などを施して表面に鏡面加工がされた状態の基板Ｗを作製する。基板Ｗは、シリコン単結晶インゴットの作製する際に添加されたドーパントにより、導電型がＮ型となるとともに、抵抗率が、例えば、１０Ω・ｃｍ以上となるように調整される。

【0024】

作製された基板Ｗは周知の洗浄装置に搬送され、これまでの工程で基板Ｗに付いた汚れが洗浄される（図１のＳ１）。周知の洗浄装置は、複数の基板Ｗを収納して搬送するためのボックスを載置するロードポートを備え、このロードポートに載置されたボックスに洗浄された複数の基板Ｗが収納される。

【0025】

洗浄装置のロードポートに載置されたボックスは、開口を有する容器状の本体部と、その開口を塞ぐ蓋部を備える。蓋部が本体部の開口を塞いだ状態でボックス内部に密閉空間が形成される。ロードポートに配置されたボックスは、ボックスの内側が外気から遮断されるように蓋部が開かれ、開放された開口から本体部に洗浄された所定枚数の基板Ｗが収納されると（Ｓ２）、本体部の開口が蓋部により密閉される。このように密閉されたボックスに基板Ｗが収納された状態で、ボックスとともに基板Ｗが洗浄装置から周知の気相成長装置に自動搬送される（Ｓ３）。

【0026】

基板Ｗを収納したボックスが搬入される周知の気相成長装置は、例えば、ボックスを載置するロードポートと、ロードポートに載置されたボックスから基板Ｗを取出す搬送ロボットを備える。気相成長装置のロードポートにボックスが載置されると、ボックスの内側が外気から遮断されるように蓋部が開かれ、開放された開口から搬送ロボットにより基板が取り出され、取り出された基板Ｗにエピタキシャル成長が施される。具体的には、基板Ｗのドーパント濃度と同等のドーパント濃度を有するエピタキシャル層を成長するように成長条件が設定され、基板Ｗ上に、例えば、４μｍのシリコンエピタキシャル層を成長し、シリコンエピタキシャルウェーハを製造する（Ｓ４）。

【0027】

以上のように製造されるエピタキシャルウェーハの基板Ｗは、導電型がＮ型であり、基板Ｗのドーパント濃度が低くなっている。そのため、このようなエピタキシャルウェーハを製造する環境中にＰ型のボロンが極僅かに存在するだけで、製造するエピタキシャルウェーハがボロンによる汚染の影響を受けてしまう。このようなボロンの汚染は、例えば、洗浄装置により洗浄した基板Ｗをボックスに収納して気相成長装置に搬送する間に、Ｎ型の基板ＷにＰ型のボロンが付着して基板Ｗのキャリアが打ち消されることで生じる。このようにキャリアが打ち消された基板Ｗにエピタキシャル層を成長してエピタキシャルウェーハを製造すると、製造したウェーハの深さ方向において、基板Ｗが汚染された箇所及びその近傍でドーパント濃度が低下する。その結果、ピタキシャルウェーハのドーパント濃度プロファイルが乱される。

【0028】

本発明者は、このようにドーパント濃度プロファイルを乱す原因となるボロンによる汚染の発生源を特定するために様々な角度から調査を重ねた。その調査結果の一例が図２に示され、図２には洗浄装置から気相成長装置に基板Ｗを収納して搬送するボックスの使用回数と、ボックス内におけるボロン濃度（μｇ／Ｌ）の関係が示される。ボックスの使用回数としては、基板Ｗを収納してボックスが洗浄装置から気相成長装置に搬送された通算の搬送回数をボックスの使用回数とした。また、図２のボロン濃度には、ボックス内のボロン濃度をＩＣＰ−ＭＳ法により測定した値が示される。具体的には、所定回数使用されたボックス内に少量の希硝酸を入れ、ボックスごと攪拌させた後、ボックス内の溶液をＩＣＰ−ＭＳ法により測定した値をボロン濃度とした。図２に示すようにボックスの使用回数が増加するに連れてボックス内のボロン濃度が増え、ボックスの使用回数が２０回以上になると、ボロン濃度が飽和傾向になることが分かる。

【0029】

また、図３には、図２と同じように本発明者が調査した調査結果の一例が示される。図３では、図２と同じボックスの使用回数と、そのボックスで搬送された基板Ｗにエピタキシャル層を成長させたエピタキシャルウェーハの外周部のドーパント濃度プロファイルが局所的に低下するピークの高さが示される。このピークの高さは、広がり抵抗測定法によりエピタキシャルウェーハの外周部のドーパント濃度プロファイルを測定することで得たドーパント濃度（ａｔоｍｓ／ｃｍ^３）からピーク部分の高さを算出したものであり、ピークの高さがドーパント濃度（ａｔоｍｓ／ｃｍ^３）により示される。具体的には、基板Ｗとエピタキシャル層の界面及びその近傍で局所的にドーパント濃度が低下するピークの高さを取得した。図３では、ボックスの使用回数が増えるに連れてドーパント濃度プロファイルに形成されるピークの高さが増え、使用回数が２０回以上になるとピークの高さが飽和傾向になることが分かる。

【0030】

図２及び図３から分かるように、洗浄装置から気相成長装置に基板Ｗを搬送する際には使用回数が少ないボックスを用いることが好ましい。具体的には、使用回数が１０回以下のボックスを用いると、ボロン濃度が抑制されたボックスにより洗浄装置から気相成長装置に基板Ｗを搬送できる。

【0031】

本発明の実施態様では、図１のＳ１１に示すようにボックスの使用回数が所定回数（例えば、１０回）を超える場合は（Ｓ１１：Ｎｏ）、ボロンによる汚染が悪化しているボックスに代えて新たな（使用回数が１０回以下である）ボックスを用いる（Ｓ１２）。一方、ボックスの使用回数が、所定回数（例えば、１０回）以下である場合は（Ｓ１１：Ｙｅｓ）、そのボックスを、例えば、周知の真空置換装置に搬送してボックスを洗浄する（Ｓ１３）。この真空置換装置としては、例えば、ボックスを収納でき、ボックスの周囲の雰囲気を真空雰囲気に置換できる置換炉を備える。この真空置換装置によりボックスを洗浄する場合には、置換炉内にボックスを収納して（例えば、ボックスの本体部の開口を開放させた状態で）置換炉内に真空を引き、例えば、１．３３ｔоｒｒまで炉内を減圧する。そして、ボックスの周囲の雰囲気（炉内の雰囲気）を真空雰囲気にする。ここで、真空雰囲気とは、通常の大気圧より圧力が低い雰囲気を意味し、圧力が、例えば、１．３３ｔоｒｒ以下の雰囲気である。そして、真空雰囲気下で、例えば、８０℃で２０分間、ボックスを加熱する。これによりボックスからのボロンの離脱が促進される。このようなボックスの洗浄が終了すると、洗浄が終了したボックスに洗浄装置による洗浄後（Ｓ１）の基板Ｗが収納され（Ｓ１４）、基板Ｗとともにボックスが気相成長装置に搬送される（Ｓ１５）。そして、基板Ｗにエピタキシャル層を成長する。本発明の実施態様では、ボックスの使用回数を制限するとともに、そのボックスを洗浄することで、ボックス内におけるボロンの汚染を抑制することが可能となる。その結果、ボロンによる汚染を抑制可能なエピタキシャルウェーハを製造することができる。

【実施例】

【0032】

本発明の効果を確認するために以下の実験を行った。以下、実施例及び比較例を挙げて本発明を具体的に説明するが、これらは本発明を限定するものではない。

【0033】

（実施例）
実施例１では、次のボックスを用意した。具体的には、直径２００ｍｍのウェーハを２５枚収納可能なインナーキャリアと、ウェーハを固定する抑え部を有する蓋部と、蓋部により塞がれる開口を有してインナーキャリアを収納する本体部（外箱）を備えるボックスを用意した。そして、用意したボックスを上記の３つのパーツ（インナーキャリア、蓋部、外箱）に分解して各パーツを洗浄した。洗浄に際しては、エーテル系界面活性剤の濃度が３〜５％となるように調整した２５℃の洗浄液が入った第１洗浄槽と、純水の入った第２洗浄槽を用意した。次いで、各パーツを純水によるシャワーに通して各パーツの粗洗いを実施した後、第１洗浄槽に各パーツを浸漬させた。その後、各パーツを第１洗浄槽から取り出し、第２洗浄槽に浸漬させてリンスした。そして、各パーツを第２洗浄槽から取り出した後、各パーツの表面から水分が取り除かれるまで風乾させ、風乾後の各パーツを組み直し、内部のボロン濃度が０．０１μｇ／Ｌ以下のボックスを用意した。そして、このボックスを用いて洗浄装置から気相成長装置に基板を１０回搬送し、ボックスの使用回数（洗浄装置から気相成長装置に基板とともに、ボックスが搬送された回数）を１０回にした。また、ドーパントとしてリンが４．４×１０^１４ａｔоｍｓ／ｃｍ^３となるように作製された高抵抗率のＮ型シリコン単結晶基板（直径２００ｍｍ）を用意し、用意した基板を洗浄装置で洗浄した後に使用回数が１０回のボックスに収納した。そして、基板が収納されたボックスを気相成長装置に搬送した後、ボックスから取り出した基板に、ドーパント濃度が基板と同等になるように調整した条件で４μｍの層厚のシリコンエピタキシャル層を成長した。その後、作製したエピタキシャルウェーハの外周から中心に向けて５ｍｍに位置する地点のドーパント濃度プロファイルを広がり抵抗測定法により算出した。

【0034】

実施例２では、実施例１と同様に使用回数が１０回のボックスを用意し、用意したボックスを周知の真空置換装置における置換炉に搬入した。次に、ボックスを収納した置換炉内を１．３３Ｔоｒｒまで減圧してボックスの周囲を真空雰囲気にして８０℃で２０分間、ボックスを加熱した。そして、真空置換装置からボックスを取り出した後は、実施例１と同様にボックスに基板を収納して気相成長装置に搬送し、エピタキシャルウェーハを作製し、作製したウェーハのドーパント濃度プロファイルを算出した。

【0035】

（比較例）
比較例では、使用回数が２０回のボックスを用いる以外は、実施例１と同様にエピタキシャルウェーハを作製し、作製したウェーハのドーパント濃度プロファイルを算出した。

【0036】

図４には、実施例１及び２並びに比較例におけるドーパント濃度プロファイルが示される。実施例１及び２では、基板とエピタキシャル層の界面付近でドーパント濃度プロファイルが局所的に低下するドーパント濃度のピークの高さを１．０×１０^１４ａｔоｍｓ／ｃｍ^３以下に抑制することができた。また、実施例２においては、実施例１より効果的にピークの高さを抑制することができた。それに対して、比較例においては、ドーパント濃度のピークの高さが１．０×１０^１４ａｔоｍｓ／ｃｍ^３以上となった。このようなピークを有するエピタキシャルウェーハをもとに半導体素子を作製すると、作製する半導体素子の特性に悪影響を及ぼすと考えられる。

【0037】

以上より、実施例１及び２においては、クリーンルームの環境を大規模に整備せずに、基板とエピタキシャル層の界面及びその近傍でのドーパント濃度プロファイルが局所的に低下する度合いを抑制することができた。その結果、半導体素子に要求されるドーパント濃度プロファイルを有するエピタキシャルウェーハを製造することができた。

【0038】

以上、本発明の実施例を説明したが、本発明はその具体的な記載に限定されることなく、例示した構成等を技術的に矛盾のない範囲で適宜組み合わせて実施することも可能であるし、またある要素、処理を周知の形態に置き換えて実施することもできる。

【符号の説明】

【0039】

Ｗ 基板

【図1】

【図2】

【図3】

【図4】

【図5】