特許 6597769 撮像素子および撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6597769

(24)【登録日】2019年10月11日

(45)【発行日】2019年10月30日

(54)【発明の名称】撮像素子および撮像装置

(51)【国際特許分類】

   H04N 5/3745 20110101AFI20191021BHJP

   H04N 5/378 20110101ALI20191021BHJP

   H04N 5/357 20110101ALI20191021BHJP

【ＦＩ】

   H04N5/3745

   H04N5/378

   H04N5/3745 700

   H04N5/357

【請求項の数】12

【全頁数】12

(21)【出願番号】特願2017-253058(P2017-253058)

(22)【出願日】2017年12月28日

(62)【分割の表示】特願2013-149350(P2013-149350)の分割

【原出願日】2013年7月18日

(65)【公開番号】特開2018-78630(P2018-78630A)

(43)【公開日】2018年5月17日

【審査請求日】2018年1月12日

(73)【特許権者】

【識別番号】000004112

【氏名又は名称】株式会社ニコン

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】綱井 史郎

【審査官】 鈴木 明

(56)【参考文献】

【文献】 特開２０１３−００９３０１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３０−５／３７８

(57)【特許請求の範囲】

【請求項1】

光を光電変換して電荷を生成する光電変換部と、
前記光電変換部で生成された電荷を排出する排出部と、
基準電圧を供給する第１配線および第１スイッチを介して接続される第１電極と、前記光電変換部により生成された電荷に基づく信号電圧またはフィールドスルー電圧を供給する第２配線および第２スイッチを介して接続される第２電極とを有するコンデンサと、
前記第１電極の電圧を出力する出力部と、
前記排出部と前記第２配線と接続可能な第３スイッチと、
前記光電変換部と前記第２配線とを接続可能な第４スイッチと、
を備える撮像素子。

【請求項2】

前記コンデンサは、前記第１配線と前記第１電極とが前記第１スイッチにより接続され、前記フィールドスルー電圧が供給される前記第２配線と前記第２電極とが前記第２スイッチにより接続される第１状態と、前記第１配線と前記第１電極とが前記第１スイッチにより接続されず、前記信号電圧が供給される前記第２配線と前記第２電極とが前記第２スイッチにより接続される第２状態と、を有し、
前記出力部は、前記第１状態および前記第２状態の少なくとも一方における前記第１電極の電圧を出力する、請求項１に記載の撮像素子。

【請求項3】

前記コンデンサは、前記第１配線と前記第１電極とが前記第１スイッチにより接続された前記第１状態から、前記第１配線と前記第１電極との接続が前記第１スイッチにより切られた前記第２状態へ遷移する、請求項２に記載の撮像素子。

【請求項4】

前記コンデンサは、前記第１状態における前記第１電極と前記第２電極との間の電圧を維持したまま、前記第１状態から前記第２状態へ遷移する、請求項２または３に記載の撮像素子。

【請求項5】

前記第１電極は、前記第１状態において前記基準電圧が印加され、
前記第２電極は、前記第１状態において前記フィールドスルー電圧が印加され、前記第２状態において前記信号電圧が印加される、請求項２から４のいずれか１項に記載の撮像素子。

【請求項6】

前記第１電極は、前記第２状態において、フローティング状態にある、請求項２から５のいずれか１項に記載の撮像素子。

【請求項7】

前記第２電極は、前記第２状態において、前記第１配線と前記第１電極との接続が前記第１スイッチにより切られてから、前記信号電圧が印加される、請求項２から６のいずれか１項に記載の撮像素子。

【請求項8】

前記第３スイッチは、前記第１状態において、前記排出部と前記第２配線とを接続し、
前記第４スイッチは、前記第２状態において、前記光電変換部と前記第２配線とを接続する、請求項２から７のいずれか１項に記載の撮像素子。

【請求項9】

前記排出部は、前記基準電圧を供給する第３配線である、請求項１から８のいずれか一項に記載の撮像素子。

【請求項10】

前記排出部は、前記第１配線である、請求項１から９のいずれか一項に記載の撮像素子。

【請求項11】

前記フィールドスルー電圧は、前記排出部と前記第２電極とが前記第２スイッチと前記第３スイッチとにより接続されたときの電圧である、請求項１から１０のいずれか１項に記載の撮像素子。

【請求項12】

請求項１から１１のいずれか１項に記載の撮像素子と、
前記撮像素子から出力された信号に基づいて画像データを生成する生成部と、を備える、撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子および撮像装置に関する。

【背景技術】

【0002】

従来、グローバルシャッター方式の撮像装置において、各画素に２つのコンデンサを設け、パイプライン処理で相関二重サンプリング（ＣＤＳ）を行う撮像装置が知られている（例えば特許文献１、図９参照）。
特許文献１ 米国特許出願公開第２０１２／１９３５１６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかし、従来の撮像装置は、各画素における相関二重サンプリングにコンデンサを２つ使用する。このため、画素毎に設ける相関二重サンプリングを行う回路の配置面積が大きくなる。また、フィードスルー電圧と信号電圧とを異なるコンデンサで保持するのでコンデンサのバラツキ等による誤差が生じてしまう。また、特許文献１に開示された回路では、Ｃ２へのチャージ動作時にゲインロスが生じてしまう。具体的には、半分のゲインになってしまう。

【課題を解決するための手段】

【0004】

本発明の第１態様においては、受光量に応じて電荷を蓄積する光電素子と、光電素子が蓄積した電荷に応じた信号を伝送する読み出し線と、光電素子に蓄積された電荷量に応じた電圧で充放電されるコンデンサと、コンデンサの状態を、コンデンサの第１電極に予め定められた基準電圧を印加しつつ、コンデンサの第２電極に光電素子のフィードスルー電圧を印加する第１状態と、第１状態におけるコンデンサの電極間電圧を維持しつつ、第２電極に光電素子の信号電圧を印加する第２状態とに遷移させるスイッチ部と、コンデンサの第１電極の電圧を、読み出し線に転送するか否かを制御する転送部とを備える撮像素子を提供する。

【0005】

本発明の第２態様においては、第１態様の撮像素子を備える撮像装置を提供する。

【0006】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0007】

【図1】一つの実施形態に係る撮像素子１００の概要を示す図である。

【図2】受光部２００および読み出し部２１０の概要を示す図である。

【図3】第１実施例に係る画素２０２の構成例を示す図である。

【図4】図３に示した画素２０２の動作例を示すタイミングチャートである。

【図5】第２実施例に係る画素２０２の構成例を示す図である。

【図6】図５に示した画素２０２の動作例を示すタイミングチャートである。

【図7】第３実施例に係る画素２０２の構成例を示す図である。

【図8】図７に示した画素２０２の動作例を示すタイミングチャートである。

【図9】撮像素子１００の断面の一例を示す図である。

【図10】一つの実施形態に係る撮像装置５００の構成例を示すブロック図である。

【発明を実施するための形態】

【0008】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0009】

図１は、一つの実施形態に係る撮像素子１００の概要を示す図である。撮像素子１００は、複数の画素２０２が配列される受光部２００と、順次選択される画素２０２の画素値を読み出す読み出し部２１０を備える。複数の画素２０２は、それぞれフォトダイオード等の光電素子を有しており、受光量に応じて電荷を蓄積する。本例の読み出し部２１０は、各画素２０２が蓄積した電荷量を読み出し、各画素２０２の画素値を算出する。

【0010】

本例における複数の画素２０２は、行列状に配列される。つまり、複数の画素２０２が複数の行および複数の列に沿って配置される。本明細書では、行方向をｘ軸方向とし、列方向をｙ軸方向として図示している。また、本例の読み出し部２１０は、画素値を読み出す画素２０２を行単位で選択する。本例の読み出し部２１０は、選択した行に属する画素２０２の画素値を同時に読み出す。

【0011】

図２は、受光部２００および読み出し部２１０の概要を示す図である。本例の受光部２００は、行列状に配列された複数の画素２０２を有する。図２においては、一部の画素２０２を示しており、他の画素２０２を省略する。

【0012】

一つの列に含まれる複数の画素２０２は、共通の読み出し線２０４に接続される。読み出し線２０４は、選択された画素２０２における出力値を順番に読み出し部２１０に伝送する。また、一つの行に含まれる複数の画素２０２は、共通の制御線２０６に接続される。制御線２０６は、画素２０２が蓄積した電荷量をリセットするリセットタイミング、および、画素２０２の画素値を読み出し線２０４に出力する読み出しタイミング等の画素２０２の動作を制御する。

【0013】

読み出し部２１０は、複数のＡＤ変換器２１２および複数のＣＤＳ部２１６を有する。ＡＤ変換器２１２およびＣＤＳ部２１６は、画素２０２の列毎に設けられる。それぞれのＡＤ変換器２１２は、対応する読み出し線２０４に接続される。ＡＤ変換器２１２は、対応する複数の画素２０２のうち、選択された画素２０２の出力値を取り込み、デジタル値に変換する。

【0014】

ＣＤＳ部２１６は、対応するＡＤ変換器２１２の出力に基づいて、対応する画素２０２の出力値を相関二重サンプリングした結果を生成する。例えばＡＤ変換器２１２は、画素２０２におけるフィードスルー電圧と、信号電圧とを順次検出する。ＣＤＳ部２１６は、対応するＡＤ変換器２１２が検出したフィードスルー電圧と、信号電圧との差分を、当該画素２０２における画素値として算出する。読み出し部２１０は、ＣＤＳ部２１６が算出した画素値を保存するメモリを有してよい。

【0015】

なお、図２においては受光部２００の下側に読み出し部２１０が配置されているが、読み出し部２１０の位置は受光部２００の下側に限定されない。読み出し部２１０は、受光部２００と同一層において、受光部２００の四方に分散して設けられてよい。また、読み出し部２１０は、受光部２００と異なる層に設けられてもよい。

【0016】

図３は、第１実施例に係る画素２０２の構成例を示す図である。但し図３では、図２における２つ分の画素２０２を示している。当該２つの画素２０２は、同一の列に含まれる。それぞれの画素２０２は、光電素子２１４および選択トランジスタ６１を個別に有する。光電素子２１４は、受光量に応じた電荷を蓄積する。選択トランジスタ６１は、対応する光電素子２１４のカソードに接続され、光電素子２１４が蓄積した電荷量に応じた電圧を出力するか否かを切り替える。選択トランジスタ６１は、制御線２０６から与えられる画素選択信号により制御される。

【0017】

それぞれの画素２０２は、リセットトランジスタ５９、増幅トランジスタ６０、接地側トランジスタ６５、第１トランジスタ７８、第２トランジスタ６３、増幅トランジスタ６６、転送トランジスタ６４、および、コンデンサ１０を、共通に有する。共通に設けられるトランジスタは、コンデンサ１０の状態（両極にどのような電圧が印加されるかを示す状態）を制御するスイッチ部として機能する。本例の画素２０２は、それぞれの光電素子２１４の出力におけるフィードスルー電圧および信号電圧を、一つのコンデンサ１０により順番に保持する。これにより、各画素２０２にＣＤＳ用の回路を設けつつ、各画素２０２のＣＤＳ用回路の面積を低減することができる。また、共通のコンデンサ１０でフィードスルー電圧および信号電圧を保持するので、精度よく画素値を検出することができる。

【0018】

リセットトランジスタ５９は、それぞれの選択トランジスタ６１を介して光電素子２１４に接続される。リセットトランジスタ５９は、光電素子２１４のカソードを、基準電圧ＶＣＣに接続するか否かを切り替える。リセットトランジスタ５９は、制御線２０６から与えられるリセット信号ＲＳＴにより制御される。

【0019】

増幅トランジスタ６０のゲートは、それぞれの選択トランジスタ６１を介して光電素子２１４に接続される。増幅トランジスタ６０は、選択トランジスタ６１により選択された光電素子２１４が出力する電圧を増幅する。増幅トランジスタ６０は、基準電圧ＶＣＣおよび接地電位との間に設けられる。増幅トランジスタ６０と接地電位との間には、接地側トランジスタ６５が設けられる。

【0020】

コンデンサ１０は、光電素子２１４に蓄積された電荷量に応じた電圧で充放電される。本例のコンデンサ１０は、３つの電極を有する３端子コンデンサである。第１電極と第２電極が対向して配置され、第２電極と第３電極が対向して配置される。コンデンサ１０の第１電極は、第１トランジスタ７８を介して基準電圧ＶＣＣに接続される。第１トランジスタ７８は、第１電極に基準電圧を印加するか否かを切り替える第１スイッチとして機能する。また、コンデンサ１０の第２電極は、第２トランジスタ６３を介して、増幅トランジスタ６０の出力端に接続される。第２トランジスタ６３は、第２電極に光電素子２１４の出力（本例では、増幅トランジスタ６０により増幅された出力）を接続するか否かを切り替える第２スイッチとして機能する。第１トランジスタ７８および第２トランジスタ６３は、制御線２０６から与えられる第１制御信号ＳＨ１および第２制御信号ＳＨ２により制御される。コンデンサ１０の第３電極は、基準電位に接続される。第２電極と第３電極との間の容量により、基準電位に対する第２電極の電位が維持される。コンデンサ１０は、同一位置に３つの電極を重ねて形成される。これにより、２端子のコンデンサに比べて、面積は増大しない。また、コンデンサ１０は、点Ｂおよび点Ｃ間に設けられた２端子コンデンサと、点Ｂおよび基準電位間に設けられた２端子コンデンサとから構成されてもよい。

【0021】

増幅トランジスタ６６は、コンデンサ１０の第１電極における電圧を増幅して出力する。転送トランジスタ６４は、増幅トランジスタ６６が出力する電圧を、読み出し線２０４に転送するか否かを切り替える転送部として機能する。転送トランジスタ６４は、制御線２０６から与えられる行選択信号ＳＥＬにより制御される。

【0022】

読み出し部２１０は、制御線２０６に伝送する各信号を制御することで、コンデンサ１０の状態を、第２電極にフィードスルー電圧が印加される第１状態と、第２電極に信号電圧が印加される第２状態とに順番に遷移させる。読み出し部２１０は、少なくとも第２状態において転送トランジスタ６４をオンにして、コンデンサ１０の第１電極の電圧レベルを読み出し部２１０に転送させる。読み出し部２１０は、転送された電圧レベルに基づいて、画素値を算出する。

【0023】

図４は、図３に示した画素２０２の動作例を示すタイミングチャートである。図４においては、図３に示すように増幅トランジスタ６０の出力端に対応する点Ａ、コンデンサ１０の第２電極に対応する点Ｂ、コンデンサ１０の第１電極に対応する点Ｃのそれぞれにおける信号波形を示す。

【0024】

まず、光電素子２１４−１の出力を読み出す。このとき、リセット信号ＲＳＴがＨレベルとなり、リセットトランジスタ５９がオン状態となる。また、選択トランジスタ６１−１はオン状態に制御される。これにより、光電素子２１４−１のカソード電圧がリセットされ、点Ａにおける電圧は基準電圧ＶＣＣとなる。なお、増幅トランジスタ６０および６６における増幅率は１とする。

【0025】

リセットしてから所定の時間が経過すると、点Ａにおける電圧はフィードスルー電圧Ｖｆｔとなる。読み出し部２１０は、リセット信号ＲＳＴを入力して所定の時間が経過してから、第１制御信号ＳＨ１および第２制御信号ＳＨ２をＨレベルにする。これにより、第１トランジスタ７８および第２トランジスタ６３は共にオン状態となる。このとき、コンデンサ１０の第１電極（点Ｃ）には基準電圧ＶＣＣが印加され、第２電極（点Ｂ）にはフィードスルー電圧Ｖｆｔが印加される（第１状態）。

【0026】

次に、第１制御信号ＳＨ１および第２制御信号ＳＨ２をＬレベルにする。これにより、コンデンサ１０の第１電極はフローティング状態となり、コンデンサ１０の電極間電圧が維持される。そして、光電素子２１４−１における当該フレームの受光が終了するタイミングで、点Ａにおける電圧は、光電素子２１４−１における蓄積電荷量に応じた電圧ｓｉｇ１に応じた電圧となる。具体的には、フィードスルー電圧Ｖｆｔから電圧ｓｉｇ１だけ下がった電圧となる。

【0027】

そして、第１制御信号ＳＨ１をＬレベルに維持しつつ、第２制御信号ＳＨ２をＨレベルにする。これにより、第２トランジスタ６３はオン状態となる（第２状態）。コンデンサ１０が第２状態に遷移するとき、第１制御信号ＳＨ１がＬレベルに維持されているので、第１電極はフローティング状態となる。これにより、第１状態におけるコンデンサ１０の電極間電圧を維持しつつ、光電素子２１４−１が出力する信号電圧が第２電極に印加される。第２電極の電圧が、第１状態に比べて電圧ｓｉｇ１だけ低下するので、第１電極の電圧も、第１状態に比べて電圧ｓｉｇ１だけ低下する。

【0028】

読み出し部２１０は、少なくとも第２状態において、第１電極（点Ｃ）の電圧を読み出す。なお、第１状態における第１電極の電圧は、基準電圧ＶＣＣであるので、当該基準電圧が既知である場合、読み出し部２１０は、第１状態における第１電極の電圧を読み出さなくともよい。この場合、読み出し部２１０は、既知の基準電圧ＶＣＣから、第２状態における第１電極の電圧を減算することで、電圧ｓｉｇ１を検出する。読み出し部２１０は、当該既知の基準電圧ＶＣＣの値を、撮像素子１００の温度等に応じて補正してもよい。なお、読み出し部２１０は、第１状態および第２状態のそれぞれにおいて、第１電極（点Ｃ）の電圧を読み出して、差分を算出してもよい。これにより、光電素子２１４−１における蓄積電荷量に応じた電圧ｓｉｇ１、すなわち画素値を算出する。

【0029】

次に、光電素子２１４−２の出力を読み出す。このとき、リセット信号ＲＳＴがＨレベルとなり、リセットトランジスタ５９がオン状態となる。また、選択トランジスタ６１−２はオン状態に制御される。これにより、光電素子２１４−２のカソード電圧がリセットされ、点Ａにおける電圧は基準電圧ＶＣＣとなる。以降の動作は、光電素子２１４−１の場合と同様である。読み出し部２１０は、第２状態において読み出した電圧により、光電素子２１４−２における蓄積電荷量に応じた電圧ｓｉｇ２を算出する。

【0030】

このような構成および動作により、一つのコンデンサ１０を用いて、光電素子２１４の出力を相関二重サンプリングすることができる。このため、回路面積を低減することができ、また、コンデンサのバラツキによる誤差を無くすことができる。また、本実施例においては、２つの光電素子２１４で一つのコンデンサ１０および周辺のスイッチ部を共有するので、更に回路面積を低減することができる。

【0031】

なお、コンデンサ１０およびスイッチ部は、それぞれの光電素子２１４に対応して設けられる。但し、図３に示したように、複数の光電素子２１４に対して一組のコンデンサ１０およびスイッチ部が共通に設けられてよく、一つの光電素子２１４に対して一組のコンデンサ１０およびスイッチ部が設けられてもよい。スイッチ部は、コンデンサ１０毎に設けられる。コンデンサ１０が２以上の光電素子２１４に共有される場合、コンデンサ１０は、それぞれの光電素子２１４の出力値を順番に保持する。また、複数のコンデンサ１０は、対応する光電素子２１４の出力値を同時に保持する。

【0032】

図５は、第２実施例に係る画素２０２の構成例を示す図である。第２実施例に係る画素２０２は、第２トランジスタ６３（６３−１、６３−２）を２つ有する。また、図５においては、一つの光電素子２１４に対して一組のコンデンサ１０およびスイッチ部を設ける例を示すが、図３に示した例と同様に、２以上の光電素子２１４に対して、一組のコンデンサ１０およびスイッチ部を設けてもよい。

【0033】

本例の画素２０２においては、コンデンサ１０の第２電極と、増幅トランジスタ６０の出力端との間に、２つの第２トランジスタ６３−１、６３−２が互いに並列に設けられる。また、第１トランジスタ７８および第２トランジスタ６３−１のゲートに、第１制御信号ＳＨ１が共通に印加され、第２トランジスタ６３−２のゲートに、第２制御信号ＳＨ２が印加される。他の構成は、図３に示した第１実施形態に係る画素２０２と同一である。

【0034】

図６は、図５に示した画素２０２の動作例を示すタイミングチャートである。本例の画素２０２に対しては、第１状態（点Ａの電圧は、フィードスルー電圧を示す）において、第１制御信号ＳＨ１のみがＨレベルとなり、第２制御信号ＳＨ２はＬレベルとなる。

【0035】

本例においては、第１制御信号ＳＨ１が、第１トランジスタ７８および第２トランジスタ６３−１に共通に印加される。このため、第１状態において、第１トランジスタ７８および第２トランジスタ６３−１がオン状態となる。従って、点Ｂにおける電圧はフィードスルー電圧Ｖｆｔ、第Ｃにおける電圧は基準電圧ＶＣＣとなる。

【0036】

第２状態（点Ａの電圧は信号電圧を示す）においては、第２制御信号ＳＨ２がＨレベルとなり、第１制御信号ＳＨ１はＬレベルとなる。このため、第１トランジスタ７８がオフ、第２トランジスタ６３−２がオンとなる。従って、点Ｂにおける電圧が蓄積電荷量（電圧ｓｉｇ）に応じて低下し、これに伴い、点Ｃにおける電圧も電圧ｓｉｇに応じて低下する。他の動作は、図４に示したタイミングチャートと同様である。

【0037】

このような構成および動作によっても、一つのコンデンサ１０を用いて、光電素子２１４の出力を相関二重サンプリングすることができる。このため、回路面積を低減することができ、また、コンデンサのバラツキによる誤差を無くすことができる。また、複数のコンデンサ１０は、対応する光電素子２１４の出力値を同時に保持する。また、それぞれの光電素子２１４が蓄積した電荷は、同時にリセットされてよい。つまり、撮像素子１００は、それぞれの光電素子２１４における電荷のリセットタイミングと、蓄積した電荷量に応じた電圧をコンデンサ１０に保持する保持タイミングとが同時となるグローバルシャッター方式で動作することができる。

【0038】

図７は、第３実施例に係る画素２０２の構成例を示す図である。なお、図７においては、一つの光電素子２１４に対して一組のコンデンサ１０およびスイッチ部を設ける例を示すが、図３に示した例と同様に、２以上の光電素子２１４に対して、一組のコンデンサ１０およびスイッチ部を設けてもよい。

【0039】

第３実施例に係る画素２０２は、第１トランジスタ７８が、コンデンサ１０と並列に設けられる。つまり、第１トランジスタ７８のソースおよびドレインが、コンデンサ１０の対応する電極に接続される。第１トランジスタ７８は、コンデンサ１０の第１電極および第２電極を接続するか否かを切り替える。なお本例においては、コンデンサ１０の第１電極に印加する基準電圧として、フィードスルー電圧Ｖｆｔを用いる。他の構成は、図３に示した第１実施形態に係る画素２０２と同一である。

【0040】

図８は、図７に示した画素２０２の動作例を示すタイミングチャートである。本例におけるリセット信号、第１制御信号ＳＨ１および第２制御信号ＳＨ２は、図４に示した第１実施形態におけるリセット信号、第１制御信号ＳＨ１および第２制御信号ＳＨ２と同一である。

【0041】

本例では、第１トランジスタ７８がコンデンサ１０と並列に設けられる。このため、第１状態において、コンデンサ１０の第１電極（点Ｃ）には、フィードスルー電圧Ｖｆｔが印加される。他の動作は、図４に示した第１実施形態と同一である。

【0042】

このような構成および動作によっても、一つのコンデンサ１０を用いて、光電素子２１４の出力を相関二重サンプリングすることができる。このため、回路面積を低減することができ、また、コンデンサのバラツキによる誤差を無くすことができる。

【0043】

図９は、撮像素子１００の断面の一例を示す図である。本例では、裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されない。また、本例では積層型の撮像素子１００を示すが、撮像素子１００は積層型でなくともよい。本例の撮像素子１００は、入射光に対応した信号を出力する撮像チップ１１３と、撮像チップ１１３からの信号を処理する信号処理チップ１１１と、信号処理チップ１１１が処理した画像データを記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有するバンプ１０９により互いに電気的に接続される。

【0044】

なお、図示するように、入射光は主に白抜き矢印で示す方向へ入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、受光部２００に対応する。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ部１０４、および、ＰＤ部１０４に対応して設けられたトランジスタ１０５を有する。本例では、一つの画素２０２に、一つのＰＤ部１０４が設けられる。また、トランジスタ１０５は、図３、５、７において説明した各トランジスタに対応してよい。

【0045】

また、一部のトランジスタが撮像チップ１１３に設けられ、他のトランジスタが信号処理チップ１１１に設けられてもよい。これにより、撮像チップ１１３に設けられるトランジスタの数を低減して、受光領域を大きくすることができる。例えば、図３、５、７において説明したリセットトランジスタ５９、増幅トランジスタ６０および選択トランジスタ６１が、トランジスタ１０５として撮像チップ１１３に設けられ、他のトランジスタが信号処理チップ１１１に設けられる。また、コンデンサ１０は、信号処理チップ１１１に設けられる。

【0046】

ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ部１０４および複数のトランジスタ１０５の組が一つの画素２０２を形成する。複数のトランジスタ１０５のオンオフを制御することで、各画素２０２の読み出しタイミング、受光開始タイミング（リセットタイミング）等を制御する。

【0047】

カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応するＰＤ部１０４へ向けて入射光を集光する。

【0048】

配線層１０８は、ＰＤ層１０６からの信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は、図２等に示した読み出し線２０４および制御線２０６に対応する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。本例の信号処理チップ１１１は、読み出し部２１０を含む。

【0049】

配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

【0050】

同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

【0051】

なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、後述する一つの単位ブロックに対して一つ程度設ければよい。したがって、バンプ１０９の大きさは、ＰＤ部１０４のピッチよりも大きくてもよい。また、画素が配列された撮像領域以外の周辺領域において、撮像領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。

【0052】

信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。

【0053】

図１０は、一つの実施形態に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、表示部５０６および駆動部５１４を主に備える。

【0054】

撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図１０では瞳近傍に配置された仮想的な１枚のレンズで当該撮影レンズ５２０を代表して表している。

【0055】

駆動部５１４は撮影レンズ５２０を駆動する。より具体的には駆動部５１４は撮影レンズ５２０の光学レンズ群を移動させて合焦位置を変更し、また、撮影レンズ５２０内の虹彩絞りを駆動して撮像素子１００へ入射する被写体光束の光量を制御する。

【0056】

駆動部５０２は、システム制御部５０１からの指示に従って撮像素子１００のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。駆動部５０２は、撮像素子１００の受光部２００および読み出し部２１０を、図１から図９に関連して説明したように動作させる。また、操作部５０８はレリーズボタン等により撮像者からの指示を受け付ける。

【0057】

撮像素子１００は、図１から図９に関連して説明した撮像素子１００と同一である。撮像素子１００は、画素信号をシステム制御部５０１の画像処理部５１１へ引き渡す。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。

【0058】

測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。測光部５０３は撮像素子１００で兼用してもよい。なお、演算部５１２は、撮像装置５００を動作させるための各種演算も実行する。駆動部５０２は、一部または全部が撮像素子１００に搭載されてよい。システム制御部５０１の一部が撮像素子１００に搭載されてもよい。

【0059】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0060】

１０ コンデンサ、５９ リセットトランジスタ、６０ 増幅トランジスタ、６１ 選択トランジスタ、６３ 第２トランジスタ、６４ 転送トランジスタ、６５ 接地側トランジスタ、６６ 増幅トランジスタ、７８ 第１トランジスタ １００ 撮像素子、１０１ マイクロレンズ、１０２ カラーフィルタ、１０３ パッシベーション膜、１０４ ＰＤ部、１０５ トランジスタ、１０６ ＰＤ層、１０７ 配線、１０８ 配線層、１０９ バンプ、１１０ ＴＳＶ、１１１ 信号処理チップ、１１２ メモリチップ、１１３ 撮像チップ、２００ 受光部、２０２ 画素、２０４ 読み出し線、２０６ 制御線、２１０ 読み出し部、２１２ ＡＤ変換器、２１４ 光電素子、２１６ ＣＤＳ部、５００ 撮像装置、５０１ システム制御部、５０２ 駆動部、５０３ 測光部、５０４ ワークメモリ、５０５ 記録部、５０６ 表示部、５０８ 操作部、５１１ 画像処理部、５１２ 演算部、５１４ 駆動部、５２０ 撮影レンズ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】