特許 6607278 マルチチップパッケージ及びマルチチップパッケージを製造する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6607278

(24)【登録日】2019年11月1日

(45)【発行日】2019年11月20日

(54)【発明の名称】マルチチップパッケージ及びマルチチップパッケージを製造する方法

(51)【国際特許分類】

   H01L 25/00 20060101AFI20191111BHJP

   H01L 23/14 20060101ALI20191111BHJP

【ＦＩ】

   H01L25/00 A

   H01L23/14 S

【請求項の数】20

【全頁数】28

(21)【出願番号】特願2018-87607(P2018-87607)

(22)【出願日】2018年4月27日

(62)【分割の表示】特願2016-120986(P2016-120986)の分割

【原出願日】2010年3月11日

(65)【公開番号】特開2018-117160(P2018-117160A)

(43)【公開日】2018年7月26日

【審査請求日】2018年4月27日

(31)【優先権主張番号】12/459,007

(32)【優先日】2009年6月24日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】ブロウニッシュ、ヘニング

(72)【発明者】

【氏名】チウ、チア−ピン

(72)【発明者】

【氏名】アレクソフ、アレクサンダー

(72)【発明者】

【氏名】アウ、ヒンメント

(72)【発明者】

【氏名】ロッツ、ステファニー エム．

(72)【発明者】

【氏名】スワン、ヨハンナ エム．

(72)【発明者】

【氏名】シャラン、サジット

【審査官】 黒田 久美子

(56)【参考文献】

【文献】 特開２００６−２６１３１１（ＪＰ，Ａ）

【文献】 特開平１１−２８９０４７（ＪＰ，Ａ）

【文献】 特開２００６−０１９４３３（ＪＰ，Ａ）

【文献】 特開平１１−３４５９３２（ＪＰ，Ａ）

【文献】 特開２００３−３２４１８３（ＪＰ，Ａ）

【文献】 特開２００４−１１１４１５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／００

Ｈ０１Ｌ ２５／０４

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／１４

Ｈ０１Ｌ ２３／５２

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

その中にキャビティを有する基板と、
前記基板の前記キャビティにおけるブリッジと、
第１の密度を有する第１のフリップチップ接続を用いて前記ブリッジへ直接的に電気的に取り付けられる第１の能動ダイであって、前記第１の能動ダイは、前記第１の密度よりも小さい第２の密度を有する第２のフリップチップ接続を用いて前記基板へ直接的に電気的に取り付けられる、第１の能動ダイと、
第３の密度を有する第３のフリップチップ接続を用いて前記ブリッジへ直接的に電気的に取り付けられる第２の能動ダイであって、前記第２の能動ダイは、前記第３の密度よりも小さい第４の密度を有する第４のフリップチップ接続を用いて前記基板へ直接的に電気的に取り付けられる、第２の能動ダイと、
を備え、
前記キャビティの床にはパッドが設けられ、
前記ブリッジの裏面には接合パッドが設けられ、
前記キャビティの前記床に設けられた前記パッドと前記ブリッジの前記裏面に設けられた前記接合パッドとが接合され、
前記キャビティの前記床に設けられる前記パッドは、電気的に機能しないダミーのパッドである、マルチチップパッケージ。

【請求項2】

前記ブリッジが、前記キャビティの中において、保護材料によって囲まれる、請求項１に記載のマルチチップパッケージ。

【請求項3】

前記保護材料は、カプセル材料、アンダーフィル材料、およびエポキシ樹脂からなる群から選択される材料である、請求項２に記載のマルチチップパッケージ。

【請求項4】

前記ブリッジがシリコンを備える、請求項１から３のいずれか１項に記載のマルチチップパッケージ。

【請求項5】

前記ブリッジが、シリコン製の能動ダイである、請求項１から４のいずれか１項に記載のマルチチップパッケージ。

【請求項6】

前記第１の密度が前記第３の密度と同じである、請求項１から５のいずれか１項に記載のマルチチップパッケージ。

【請求項7】

前記第２の密度が前記第４の密度と同じである、請求項１から６のいずれか１項に記載のマルチチップパッケージ。

【請求項8】

前記キャビティの前記床に設けられた前記パッド及び前記ブリッジの前記裏面に設けられた前記接合パッドは、はんだの自己整列機能により１マイクロメートルのオーダーの位置公差で前記接合がなされるように、アレイ配列される、請求項１から７のいずれか１項に記載のマルチチップパッケージ。

【請求項9】

前記第１の能動ダイは、更に、前記第１の密度よりも小さい密度を有する第５のフリップチップ接続を用いて、前記ブリッジへ直接的に電気的に取り付けられ、
前記第２の能動ダイは、更に、前記第３の密度よりも小さい密度を有する第６のフリップチップ接続を用いて、前記ブリッジへ直接的に電気的に取り付けられる、請求項１から８のいずれか１項に記載のマルチチップパッケージ。

【請求項10】

前記ブリッジと前記基板とを電気的に接続するワイヤボンドを更に備える、請求項１から９のいずれか１項に記載のマルチチップパッケージ。

【請求項11】

その中にキャビティを有する基板を形成する段階と、
前記基板の前記キャビティにブリッジを提供する段階と、
第１の能動ダイを、第１の密度を有する第１のフリップチップ接続を用いて前記ブリッジへ直接的に電気的に取り付け、かつ前記第１の密度よりも小さい第２の密度を有する第２のフリップチップ接続を用いて前記基板へ直接的に電気的に取り付ける段階と、
第２の能動ダイを、第３の密度を有する第３のフリップチップ接続を用いて、前記ブリッジへ直接的に電気的に取り付け、かつ、前記第３の密度よりも小さい第４の密度を有する第４のフリップチップ接続を用いて前記基板へ直接的に電気的に取り付ける段階と、
を備え、
前記ブリッジを提供する段階が、
前記キャビティの床にパッドを設ける段階と、
前記ブリッジの裏面に接合パッドを設ける段階と、
前記キャビティの前記床に設けられた前記パッドと前記ブリッジの前記裏面に設けられた前記接合パッドとを接合する段階と
を有し、
前記キャビティの前記床に設けられる前記パッドは、電気的に機能しないダミーのパッドである、マルチチップパッケージを製造する方法。

【請求項12】

前記ブリッジが、前記キャビティの中において、保護材料によって囲まれる、請求項１１に記載の方法。

【請求項13】

前記保護材料は、カプセル材料、アンダーフィル材料、およびエポキシ樹脂からなる群から選択される材料である、請求項１２に記載の方法。

【請求項14】

前記ブリッジがシリコンを備える、請求項１１または１２に記載の方法。

【請求項15】

前記ブリッジが、シリコン製の能動ダイである、請求項１１から１４のいずれか１項記載の方法。

【請求項16】

前記第１の密度が前記第３の密度と同じである、請求項１１から１５のいずれか１項に記載の方法。

【請求項17】

前記第２の密度が前記第４の密度と同じである、請求項１１から１６のいずれか１項に記載の方法。

【請求項18】

前記ブリッジを提供する段階が、
前記キャビティの前記床に前記パッドをアレイ配列する段階と、
前記ブリッジの前記裏面に前記接合パッドをアレイ配列する段階と、
アレイ配列された前記キャビティの前記床の前記パッドと、アレイ配列された前記ブリッジの前記裏面に前記接合パッドとを、はんだの自己整列機能により１マイクロメートルのオーダーの位置公差で接合する段階と
を更に有する、請求項１１から１７のいずれか１項に記載の方法。

【請求項19】

前記第１の能動ダイを、前記第１の密度よりも小さい密度を有する第５のフリップチップ接続を用いて、前記ブリッジへ直接的に電気的に取り付ける段階と、
前記第２の能動ダイを、前記第３の密度よりも小さい密度を有する第６のフリップチップ接続を用いて、前記ブリッジへ直接的に電気的に取り付ける段階と
を更に備える、請求項１１から１８のいずれか１項に記載の方法。

【請求項20】

前記ブリッジと前記基板とをワイヤボンドを用いて電気的に接続する段階を更に備える、請求項１１から１９のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の開示されている実施形態は、概して、マルチチップパッケージに係り、より詳しくは、マルチチップパッケージのインターコネクト構造に係る。

【背景技術】

【0002】

マイクロエレクトロニクス産業は、コンピュータチップ（ダイとも称される）をより高密度、高性能、および低コストにすることに益々力を注ぐようになってきている。この努力の一環として、複数のダイを含むマイクロエレクトロニクス・パッケージが開発された。これらのマルチチップパッケージ（ＭＣＰ）は、柔軟性の高いアーキテクチャを低コストで提供する可能性を持っているが、その実現には、コスト効率面で優れた、ダイからダイへの（die-to-die）インターコネクトの提供が欠かせない。ダイの接続数が不十分であると、関連するダイインタフェースの帯域幅性能が制約を受け、結果として論理から論理への、および／または、論理とメモリとの間の通信が悪化することから、インターコネクトの密度は重要な考慮要件である。

【0003】

開示されている実施形態の理解は、以下の詳細な記載を添付図面とともに読むことで深まるであろう。簡単な説明を以下に記す。

【図面の簡単な説明】

【0004】

【図1A】本発明の様々な実施形態におけるマルチチップパッケージの平面図である。

【図1B】本発明の様々な実施形態におけるマルチチップパッケージの平面図である。

【図1C】本発明の様々な実施形態におけるマルチチップパッケージの平面図である。

【0005】

【図2】本発明の一実施形態における図１Ｃのマルチチップパッケージの断面図である。

【0006】

【図3】本発明の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法を示すフローチャートである。

【図4】本発明の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法を示すフローチャートである。

【0007】

【図5】本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージの断面図である。

【図6】本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージの断面図である。

【図7】本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージの断面図である。

【図8】本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージの断面図である。

【0008】

【図9】本発明の別の実施形態におけるマルチチップパッケージの断面図である。

【0009】

【図10】本発明の別の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法を示すフローチャートである。

【0010】

【図11A】本発明の他の実施形態におけるマルチチップパッケージの断面図を示す。

【図11B】本発明の他の実施形態におけるマルチチップパッケージの断面図を示す。

【図11C】本発明の他の実施形態におけるマルチチップパッケージの断面図を示す。

【0011】

【図12】本発明の一実施形態における図１１Ａから図１１Ｃのマルチチップパッケージにおける能動ダイの１つの平面図である。

【0012】

【図13】本発明の一実施形態における能動ダイの平面図である。

【0013】

【図14】本発明の別の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法を示すフローチャートである。

【0014】

【図15】本発明の別の実施形態におけるマルチチップパッケージの平面図である。

【0015】

【図16】本発明の様々な実施形態におけるマルチチップパッケージ構成の幾つかの例を示す。

【0016】

【図17】本発明の別の実施形態におけるマルチチップにダイからダイへのインターコネクトを提供する方法を示すフローチャートである。

【発明を実施するための形態】

【0017】

例示を簡潔且つ明瞭に行うために、図面は、構成の概略を示し、公知の特徴および技術についての記載および詳述は行わないようにして、本発明の実施形態の説明を不当に曖昧にしないようにしている。加えて、図面は、必ずしも実際の縮尺で描かれてはいない。例えば、図面の部材の一部のサイズを他の部材よりも強調して描くことで、本発明の実施形態を理解しやすくしていることがある。異なる図面間で同じ参照番号が利用されている部材同士は同じものであり、類似した参照番号は、必ずしもいつもではないが、同様の部材を示す場合が多い。

【0018】

「第１」「第２」「第３」「第４」等の用語が明細書および請求項で利用されている場合には、同様の部材同士を区別する意図があり、特に連続している、または時系列である、という意味を持つ場合ばかりではない。またこれらの用語は、状況によっては交換可能であり、ここに記載する本発明の実施形態を、ここに記載されているものとは異なる順序で処理を行うこともできる。同様に、ここに記載する方法は一連の段階を含むが、段階の実行順序は必ずしもここに記載されている順序ではなくてもよく、記述されている段階の幾つかを省いたり、および／または、幾つかの他の段階を本方法に追加したりすることもできる。さらに、「備える」「含む」「有する」といった用語およびこれらの派生語は、包括的な含有を意図しておらず、部材のリストを含むプロセス、方法、物品、または装置が、必ずしもこれらの部材に制限はされず、プロセス、方法、物品、または装置に明示されている、または本質的に内在している他の部材を含んでもよい。

【0019】

記載および請求項において「左」「右」「正面」「背面」「裏面」「上」「下」「上方」「下方」といった用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。利用される用語は、状況よっては交換可能であり、ここに記載する本発明の実施形態は、例えば、記載されているもの以外の配置で処理を行うこともできる。ここでは、「連結（coupled）」という用語を、電気的または非電気的な、直接的または間接的な接続として定義する。ここに記載するオブジェクトが互いに「隣接」するという表現は、その文脈に応じて、互いに近接している、または、大体同じ領域または区域にある、といった意味になる。「一実施形態では」といった表現は、必ずしも同じ実施形態のことを示している場合ばかりではない。

【0020】

本発明の一実施形態のマルチチップパッケージは、第１面、これに対向する第２面、および、第１面から第２面に延びる第３面を有する基板と、基面板の第１面に取着された第１のダイと、基板の第１面に取着された第２のダイと、基板の第３面に隣接し、第１のダイと第２のダイとに取着されたブリッジとを備える。ブリッジの下方には基板の部分が存在しない。ブリッジは、第１のダイと第２のダイとの間を接続する。別の例として、ブリッジは、基板のキャビティに設けられていても、基板とダイの層との間に設けられていてもよい。ブリッジは、能動ダイを構成してよく、ブリッジの第１のダイおよび第２のダイの間に形成された領域がワイヤボンドにより基板に取着されてよい。

【0021】

ダイのサイズが小さくなり、且つ、ダイの性能要件が上がると、対応するダイからダイへのインターコネクトの密度を上げる必要がある。予期されるように、これを達成するためには、様々な製造上での問題がある。問題の１つは、有機基板材料内にインターコネクトを製造することがもともと難しい、ということである。この問題を解決するために、ダイとパッケージ基板との間にシリコン製のインタポーザを介在させる方法が提案された。標準的な銅ダマシンプロセスにより、サブミクロンサイズの線および空間を製造することができる。しかし、シリコン製のインタポーザが大きな面積であり、シリコン貫通ビア（ＴＳＶ）が必要となることから、この方法は高価であり、知られているＭＣＰに伴うコスト面での利点が達成されない。

【0022】

本発明の実施形態は、パッケージ基板に埋め込まれた、または、取着されたシリコン製のブリッジ（または他の材料からなるブリッジ）を利用することにより、今の技術世代よりも大きく進歩したインターコネクト構造の密度の縮小拡大を可能とする。これらブリッジは、ダイの端部からダイの端部へとダイからダイへの高密度のインターコネクトのみをサポートさえしていればよいことから、シリコン製のインタポーザよりかなり小型である。シリコン製のブリッジを採用することにより、ＴＳＶ技術を利用する必要もなくなる。高密度のインターコネクト構造により通信帯域幅が大幅に広がることに加えて、本発明の実施形態では、さらに、シリコンプロセス技術の成熟に（少なくとも一部に）基づいて、アセンブリプロセスを向上させる。

【0023】

本発明の一部の実施形態では、ＭＣＰタイプのコスト節約、モジュール方式、および、アーキテクチャ柔軟性を達成できる、ダイからダイへのインターコネクトの今までに例を見ない密度を可能とするＭＣＰを製造することができる。これに伴う潜在的な利点の例には、ダイのアスペクト比を最適化して、レチクルおよびウェハ利用率を向上させる可能性、単一のパッケージダイ内で、異なる、または互換性のない設計方法を含む異なる最適化されたシリコン（またはその他の）プロセスまたはダイ同士を組み合わせる可能性、非矩形または大型の「スーパダイ」を組み立てる可能性、および、様々な高さ等のダイまたはダイスタック同士を組み合わせる可能性等が含まれる。

【0024】

本発明の実施形態ではさらに、シリコン製のブリッジを含むブリッジをパッケージ基板に正確に位置合わせすることができる。これらの位置合わせは、ダイを取着する次の段階で、定義の大方良好なバンプフィールドを作成するために、特にシリコン製のブリッジに対して高いインターコネクト密度を達成する、という観点から重要となろう。さらに、オンダイのタイプの密度により、既存の回路設計に最小の修正を加えるだけで再利用が可能となり、ダイパッケージインターフェースにおいて多くのピンが利用可能となることから、プロトコルが簡素なものでよくなり、入出力（Ｉ／Ｏ）電力効率が良好になる。

【0025】

本発明の一部の実施形態では、フリップチップ／ワイヤボンドの組み合わせにより組み立てられた能動「衛星（satellite）」ダイを１または複数利用するが、この衛星ダイは、少なくとも１つの処理ユニットにフリップチップ接続されて、さらに、パッケージ基板に直接ワイヤボンド接続される。処理ユニットダイは、フリップチップインターコネクトを利用してパッケージ基板へと組み込まれる。衛星ダイおよび処理ユニットダイの間のフリップチップインターコネクトにより、衛星ダイおよび処理ユニットダイの間で高密度な高速通信が行われ、さらに、（複数の処理ユニットダイが関連する場合）、衛星ダイに、２つ以上の処理ユニットダイの間の高速、高密度の接続を行い、処理ユニットダイのうちの１以上に対して衛星ダイの能動機能を提供することができる。衛星ダイへのワイヤボンド接続はダイへの給電も可能として、さらに、フリップチップ接続から処理ユニットダイ（１または複数）に対するＩ／Ｏまたは制御信号接続に加えて、さらなるＩ／Ｏまたは制御信号接続も可能となる。上述した実施形態同様に、ＴＳＶを利用する必要はない。

【0026】

図１Ａ、図１Ｂ、および図１Ｃを参照すると、本発明の様々な実施形態におけるマルチチップパッケージ１００の平面図が示されており、図２は、本発明の一実施形態である図１Ｃのマルチチップパッケージ１００の線２−２でとった断面図である。（図１Ａおよび図１Ｂに対応する断面図は、図２に示す断面図に非常によく似ているか、または、同一のものとする。）図１Ａ−図１Ｃおよび図２に示すように、マルチチップパッケージ１００は、面１１１、これに対向する面１１２、および面１１１から面１１２に延びる面２１３を有する基板１１０を含む。マルチチップパッケージ１００はさらに、両方とも基板１１０の面１１１に取着されているダイ１２０およびダイ１３０と、基板１１０の面２１３に隣接しており、ダイ１２０とダイ１３０とに取着されたブリッジ１４０とを備える。図示されており後述するように、ブリッジ１４０の下方には、基板１１０の部分が存在しておらず、ブリッジ１４０について、基板１１０を通る、または基板１１０沿いにダイ１２０からダイ１３０に通じる経路が何者にも邪魔されない。ブリッジ１４０は、ダイ上のパッドまたはその他のインターコネクト構造でブリッジを通る電気的および／または光導電トレースを整合させることで、ダイ１２０とダイ１３０との間の接続（例えば、電気的または光学的接続等）を行う。

【0027】

一部の実施形態では、上述したように、ブリッジ１４０はシリコンを含む。シリコンプロセス技術は比較的高度であり、既存のシリコンプロセス技術で得られるインターコネクトピッチおよびライン幅が、例えば、ポリマー層の銅線に現在利用可能な技術を利用して得られるものと比べて顕著に劣ることから、シリコン製のブリッジを利用している。従って、シリコンブリッジの構築により、インターコネクトを典型的な有機基板材料内に生成するときと比べて、ダイからダイへのインターコネクトをより大きな密度で構築することができる。大まかにいって、本発明の実施形態では、高密度のはんだバンプおよび細線を有するシリコンブリッジが利用されており、後者は、従来のシリコンプロセスにより生成される。

【0028】

一部の実施形態では、ブリッジ１４０は、受動部品であり、ダイ１２０とダイ１３０との間に高速で、高密度の信号経路を提供するという機能以外は提供しない。他の実施形態では、ブリッジ１４０は、ブリッジ機能以外の自身の機能を有する能動ダイであり、マルチチップパッケージ１００の第３のダイ（ダイ１２０とダイ１３０とを第１および第２とする）を構成する。この実施形態では、ブリッジ１４０は、ハイブリッドアセンブリ用の設計を有してよく、例えば、能動ダイの同じ面（表面）に準備されたワイヤボンド接続のためのフリップチップインターコネクトおよびパッド用のバンプを両方とも備えていてよい。さらに、これら実施形態では製造費を低減させることができる。例えば、別の処理ユニットとの接続に加えてオンパッケージ外部メモリをも要求される処理ユニットダイを、高速ローカルメモリ機能を有する単一のブリッジダイにより実現することで、ブリッジが両方の機能を果たすので、さらなる部材を設ける必要がなくなる。

【0029】

一例としては、能動ダイは、シリコン製の能動ダイであってもよいし、能動ダイが、ガリウム砒素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）等の他の半導体材料、または任意の他の適切な半導体材料または半導体材料の組み合わせを含んでよい。本記載では「シリコン製の能動ダイ」と称する場合があっても、任意の適切な半導体材料または材料の組み合わせによる能動ダイを利用することもできる点に留意されたい。また、ここで能動ダイと称する場合、その材料がいずれのものであっても、ブリッジとしての機能および他のダイとの接続機能は有している点を理解されたい。

【0030】

例示される実施形態では、面１１１および面２１３の交差部にエッジ１１７が生成されている。図１Ａでは、エッジ１１７は、基板１１０の内縁に沿っていることから、基板内部エッジと称される。これに対して、図１Ｂおよび図１Ｃのエッジ１１７は、基板１１０の外縁に沿っていることから、基板外部エッジと称される。後者の実施形態（図１Ｂおよび図１Ｃ）では、面２１３は、基板１１０の外縁（基板１１０全体を取り囲む周辺部）の一部を成し、これに対して前の実施形態（図１Ａ）では、面２１３は、基板１１０の内縁（基板１１０の内部に設けられている特徴部分（例えばアパーチャ１１９）を取り囲む周辺部）の一部を成しているが、基板１１０の全てを取り囲んでいるわけではない。

【0031】

図示されているように、ダイ１２０および１３０は、基板１１０の内縁および外縁から突出するように形成され、ダイ１２０の部分２２１がエッジ１１７から突出しており、同様に、ダイ１３０の部分２３１がエッジ１１７から突出している。上述したように、ダイが基板内部エッジから突出する、という場合には、基板１１０はアパーチャ１１９等のアパーチャを有していることが示唆される。少なくとも一部の実施形態では、このアパーチャは、ブリッジ１４０より僅かに大きい。設計要件によって複数のブリッジが必要となる場合には、複数のアパーチャを設けたり、より小さなアパーチャをより大きなアパーチャに組み合わせて、複数のブリッジを収容させたりすることもできる。基板外部エッジから突出する、という場合には、上述して且つ図１Ｂに示すように、ダイ１２０および１３０は、パッケージ基板の周辺付近に取り付けられているということになる。しかし一部の場合には、突出量が望ましい程度を超える場合もあり、これは、Ｉ／Ｏルーティング、配電、熱管理機能に悪影響を及ぼすことがある。これらの課題は、図１Ｃに示すようなスロットのあるパッケージ基板を利用して克服することができる。

【0032】

図２から分かるように、エッジ１１７から突出する（且つ、ブリッジ１４０に接続されている）、ダイ１２０および１３０の部分（つまり、部分２２１および２３１）は、ダイ１２０および１３０の突出していない部分におけるインターコネクト構造のものより、より小さなピッチのインターコネクト構造を有する。これは、上述した、ブリッジ１４０の内部および外部両方で達成可能なピッチに関する特徴と矛盾しない。一実施形態では、細かいピッチのインタフェース（部分２２１および２３１に含まれているようなもの）は、ダイ１２０および１３０の、突出していない部分における粗いピッチのインタフェースとは別個に形成される。本文書では、この「細かいピッチ」のインターコネクト構造が、全て他の「細かいピッチ」のインターコネクト構造と同じピッチでなくはならないわけではなく、同様に、「粗いピッチ」のインターコネクト構造が、全て他の「粗いピッチ」のインターコネクト構造と同じ（粗い）ピッチでなくてはならないというわけではない、という点に留意されたい。寧ろ、「細かいピッチ」のインターコネクト構造は、総じて、「粗いピッチ」のいずれよりも細かいピッチを有しているが、インターコネクト構造間でそれぞれピッチの個体差はある、と捉えるとよいだろう。密度の高い、シリコン製のブリッジのダイからダイへのインターコネクトの電気信号分析により、リピータを利用しなくても、関連する密度で、および必要な長さにおいて（例えば２ミリメートル以下）、信号伝達が可能であることが証明されている。加えて、少なくとも１つの実施形態では、これらのインターコネクト構造の一部または全てが、フリップチップまたは制御されたコラプス・チップ・コネクト（Ｃ４）接続を含んでもよい。（「フリップチップ」および「Ｃ４」ラベルは、ここでは交換可能な概念として利用される。）これらの接続法は当技術分野で公知であるので、その製造法が、利用される特定の技術（リフロー、熱圧着結合、その他のプロセス）に対して透明性を有する、ということ以外の構造および製造法に関する説明を控える。

【0033】

以下に述べる理由から、一部の実施形態では（例えばブリッジ１４０がシリコン製の能動ダイである場合等）、ブリッジ１４０を、ワイヤボンド２４１を利用して基板１１０に取着する。（図面の記載を曖昧にしないように、これらのワイヤボンドは、図１Ａ−図１Ｃには記されていない。）図２には、ワイヤボンド２４１は一部のみ示されているが、これは、概略図を占めそうとすると、ワイヤボンドの全体を示すことが難しかったからである。ただ、ワイヤボンド２４１は、途切れずに、ブリッジ１４０から基板１１０へと続いており、ブリッジ１４０と基板１１０とを電気接続していることは理解されたい。

【0034】

上述したように、ここで記載するブリッジ１４０または他のブリッジ／衛星ダイにはＴＳＶは不要である。衛星ダイは、フリップチップ（フェースツーフェース）接続を利用して処理ユニットに接続されることで、処理ユニットと衛星ダイＩ／Ｏを相互接続して、ダイからダイへのブリッジの機能を提供するインタフェース（必要である場合）を提供する。衛星ダイの他の（より遅い）Ｉ／Ｏの全てまたは一部、およびその電力およびグランド接続は、一部の実施形態では、ワイヤボンドにより供給される。これは、コストを節約できる可能性を示している。ワイヤボンドを利用してＩ／Ｏ、電力、およびグランド接続を供給することに伴う、これらの接続を接続処理ユニットダイで供給することより優れた利点の１つに、処理ユニットダイが、処理ユニットダイ自身が必要としない電力またはさらなるＩ／Ｏを提供するのに必要となるインフラストラクチャが不要になり、このさらなるインフラストラクチャおよびこれに関するオーバヘッドがある場合には、処理ユニットダイの面積が大きくなってしまい、処理ユニットのコストが実質的に上昇してしまうので、ワイヤボンドを利用すると好適である。さらに、衛星ダイなしに利用された場合、このさらなるインフラストラクチャは、処理ユニットにおいて無用なものとなる。

【0035】

図３は、本発明の一実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法３００を示すフローチャートである。一例として、方法３００は、図１Ａ、図１Ｂ、および図２に示すマルチチップパッケージ１００に類似したマルチチップパッケージを形成する製造方法の一部を示していてよい。これらの図面は、２つのダイを接続する単一のブリッジを示しているが、本発明の他の実施形態は、２を超える数のダイおよび／または１を超える数のブリッジに関するものであってもよい。

【0036】

方法３００の段階３１０で、第１面、これに対向する第２面、および、第１面から第２面に延びる第３面を備える基板を提供する。例えば、基板は、基板１１０のようなものであってよく、第１面、第２面、および第３面は、それぞれ、基板１１０の面１１１、面１１２、および面２１３に類似したものであってよい。面１１１および１１２が先ず図１Ａに示されており、面２１３は図２に示されている。一実施形態では、段階３１０は、第３面が基板の内周の一部を成すように、基板のアパーチャを形成する段階を含んでよい。例えば、この実施形態により、図１Ａに示すもののようなＭＣＰが形成されてよい。別の実施形態では、段階３１０は、第３面が、基板の外周の一部を成すように、基板のスロットを形成する段階を含んでよい。例えば、この実施形態により、図１Ｃに示すもののようなＭＣＰが形成されてよい。これら実施形態はどちらも、本明細書に記載されている、基板のキャビティにブリッジを埋め込む技術よりも低コストであるという特徴を有する。実際、コアのない基板または他の薄い基板を利用する場合には、これらの実施形態以外の利用は考えられない。例えば、上述したアパーチャまたはスロットは、機械的またはレーザによるドリル、ミリング、ルーチング（routing）、打ち抜き加工（stamping）、穿孔（punching）、エッチング等によって形成されてよい。

【0037】

方法３００の段階３２０では、第１のダイの一部が基板の第１面のエッジを越えて延びるように、基板の第１面に第１のダイを取着する。一例では、第１のダイは、図１Ａに始めに示されたダイ１２０に類似したものであってよい。別の例としては、基板の第１面のエッジは、エッジ１１７に類似しており、エッジを越えて延びる第１のダイの部分は、ダイ１２０の部分２２１に類似していてよく、これは図２に先ず示されている部分である。

【0038】

方法３００の段階３３０では、第２のダイの一部が基板の第１面のエッジを越えて延びるように、基板の第１面に第２のダイを取着する。一例では、第２のダイは、図１Ａに先ず示されているダイ１３０に類似したものであってよい。別の例としては、エッジを越えて延びる第２のダイの部分は、ダイ１３０の部分２３１に類似しており、これは図２に先ず示されている部分である。一実施形態では、段階３２０および３３０を、単一の段階に組み合わせてもよい。段階３３０および３２０（または、２つ組み込まれた単一の段階）のダイ取着においては、同じまたは別の実施形態において、はんだの自動整列により促進される整列機能を含む。一実施形態では、このようなはんだの自動整列機能は、粗いピッチのＭＣＰダイ取着のための１または複数の段階に行われ、基板の第一面の、リソグラフィーにより定義された単一のはんだマスクパターンにより、ダイ同士が互いに対して正確に位置決めされてよい。

【0039】

方法３００の段階３４０では、複数の導電部および／または光伝導部を含むブリッジを提供する。一例としては、ブリッジは、図１Ａに始めに示したブリッジ１４０に類似したものであってよい。従って、幾つかの実施形態では、ブリッジが能動シリコンダイであってよい。別の例では、導電部は、ＭＣＰの領域間または部材間を導電させるのに適した当技術分野で公知の金属トレース等であってよく、光伝導部は、例えば、窒化シリコン導波路、リブ導波路等の光導波路であってよいし、または、回折格子、マイクロミラおよびレンズ等の光結合部であってもよい。

【0040】

方法３００の段階３５０では、ブリッジの下方に基板の部分が存在しないように、基板の第３面に隣り合うようにブリッジを配置する。この構成により、それぞれ熱膨脹係数（ＣＴＥ）が大きく異なっている材料を有するブリッジと基板との間を機械的に分離することができる。さらに、ブリッジを拘束しないので、移動時に、精細なピッチの接合部に対して曲げ荷重が加わらないことから、パッケージへの圧力という点で利点が生じる。従って方法３００を利用すると、アパーチャまたはスロット等の中のブリッジ（bride）周辺の空間をアンダーフィル材料またはカプセル材料で充たす必要がなくなると思われる。例えば、段階３５０を、当技術分野で公知のピックアンドプレース機械を利用して行うことができる。

【0041】

方法３００の段階３６０では、第１のダイおよび第２のダイにブリッジを取着して、第１のダイと第２のダイとを電気的または光学的に接続する。従い、段階３６０は、パッケージの裏面から取着させることができる（つまり、方法３００は、「最後がブリッジの（bridge last）」）プロセスフローを構成しているといえるだろう。ブリッジの下方に基板の部分が存在しないことから、この「最後がブリッジの」プロセスフローを利用することにより、完全な厚みのブリッジを利用することができるようになることが考えられ、厚みの薄いブリッジを利用せねばならない他のプロセスフローと比べて有利である（熱機械の観点から、精細なピッチのインターコネクトの信頼性を高めるために、ブリッジを薄くするほうが好ましい場合、または、形状因子または機械クリアランス（mechanical clearance）を向上させるためにブリッジを薄くするほうが好ましい場合以外は）。さらに、「最後がブリッジの」プロセスフローにより、組み立てフローを大幅に変更することなく、それぞれ異なる高さのダイまたはダイスタックを有するＭＣＰを作成することができ、しかも、あるＭＣＰが大きくても小さくてもその構成に複数のブリッジを組み込むことができるような拡大縮小可能な解決法が提供される。

【0042】

一実施形態では、段階３６０は、熱圧着プロセスを利用して行うこともできる。別の実施形態では、段階３６０は、はんだリフロープロセスの利用を含む。当技術分野で公知であるが、熱圧着法では温度および圧力を制御するが、はんだリフロープロセスでは温度のみを制御する。さらには、はんだリフロープロセスはスループットの高いバッチプロセスであることが公知である。熱圧着法は、通常は連続プロセスであるが、連動する圧着装置（"ganged" bonder）により、一度に複数のユニットを処理することができるようになる。熱圧着法はプロセスが柔軟でありプロセスパラメータの制御が容易であることから、精細なピッチのインターコネクトを生成する一部の実施形態では必須である。

【0043】

方法３００の段階３７０では、ワイヤボンドによりブリッジを基板に取着する。例えば、ワイヤボンドは、図２に示したワイヤボンド２４１に類似したものであってもよい。段階３７０は、例えば、ブリッジが能動ダイである実施形態で実行することができる。しかし、段階３７０は方法３００の全ての実施形態で行われる必要はないことを理解されたい。

【0044】

図４は、本発明の別の実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法４００を示すフローチャートである。方法４００は、始めにＭＣＰダイにブリッジを正確に配置して、次に、ブリッジおよびダイをパッケージ基板に取着する組み立てプロセスである。本来は、この後続するブリッジおよびダイのパッケージへの取着は、始めに行うダイにブリッジを取着するプロセスにおいて行うほうが、バンプの混ざった（mixed bump）、精細なピッチにより起こりがちな問題がなくなるために、より容易に思われる。方法４００は、例えば、切り込みを有する基板を提供できず、設計上、外部基板エッジに突き出し部を設けることができない場合等に利用することができる。方法４００および関連するマルチチップパッケージ５００は、さらに図５−図８に、本発明の実施形態における製造プロセスの様々な局面におけるマルチチップパッケージ５００の断面図として示されている。

【0045】

後述するように、方法４００は主に、キャリアへのダイの取着、１以上のブリッジのダイへの精細なピッチによる組み立て、キャリア、ダイ、およびブリッジ（１または複数）のパッケージ基板への粗いピッチによる組み立て、および（必須ではないが）キャリア剥離に関したものである。この方法の、ここに記載する１以上の他の方法または実施形態より潜在的に優れている点は、パッケージ基板を、様々なバンプが混ざったピッチの組み立てフローにおける機械的参照点として利用する必要がなくなり、精細なピッチのインターコネクトと、粗いピッチのインターコネクトとを別のステップで形成することができるということである。さらに、方法４００は、ブリッジを三次元で正確に配置することができる。上述したように、ブリッジの正確な配置は、後工程であるダイ取着において重要となる、全バンプフィールドの画定を良好にする観点から重要と思われる。インターコネクトが高密度であると、この要件がさらに重要となる。

【0046】

方法４００の段階４１０で、第１のダイおよび第２のダイをキャリアに取着する。ダイを配置する際に、前に配置したダイの上に、またはサブアセンブリの他の部材（キャリア等）の上に適切な基準マークを基準として設けることもできる。一例としては、第１のダイおよび第２のダイは、それぞれ、図１Ａに始めに示したダイ１２０およびダイ１３０に類似していてよい。別の例としては、第１のダイおよび第２のダイは、図５に始めに示したダイ５２０およびダイ５３０に類似していてよい。ダイ５２０には、精細なピッチのインターコネクトコネクト５２１および粗いピッチのインターコネクト５２２が取着される。ダイ５３０には、精細なピッチのインターコネクトコネクト５３１および粗いピッチのインターコネクト５３２が取着されるより詳しくは、図５および後続する図に示すように、ダイ５２０は、インターコネクト構造５２１を含む部分５２６、および、インターコネクト構造５２２を含む部分５２７を有する。同様に、ダイ５３０は、インターコネクト構造５３１を含む部分５３６、および、インターコネクト構造５３２を含む部分５３７を有する。上述したように、インターコネクト構造５２１および５３１は、第１の（精細な）ピッチを有し、インターコネクト構造５２２および５３２は、第１のピッチとは異なる第２の（粗い）ピッチを有する。既に上述したように、部分５２６および５３６はブリッジに（精細なピッチのインターコネクト５２１および５３１経由で）取着されている。インターコネクト構造５２１および５３１は、通常はシリコン構造に対するシリコン（silicon to silicon structure）であり、有機物構造に対するシリコン（silicon to organic structure）ではない。一例では、これにより、典型的には２つの材料間のＣＴＥの不整合に起因する問題を未然に防ぐことができる。

【0047】

キャリアは、図５に始めに示したキャリア５０５に類似したものであってもよい。一実施形態では、キャリアは、総合熱拡散器（ＩＨＳ：integrated heat spreader）を含む。一例としては、熱拡散器は、銅製などであってよい。銅製（など）のＩＨＳは、熱伝導性が高いので、パッケージとして熱的に向上したものとなる。図５の実施形態では、ダイ５２０および５３０は、キャリア５０５に対して、熱界面材料（ＴＩＭ）等を含んでよい接着剤５０７により取着されている。

【0048】

方法４００の段階４２０では、ブリッジを第1のダイおよび第２のダイに取着する。この段階では、精細なピッチのインターコネクト構造のみを取着する点に留意されたい。バンプピッチを小さくするためには、精度の高いピックアンドプレース機器が必要である。ここでも、オンダイの基準マークを利用すると、首尾よく結合することができて便利であろう。一例としては、ブリッジは、図１Ａに始めに示したブリッジ１４０と類似したものであってよい。別の例では、ブリッジは、ブリッジ１４０同様に、シリコン製であっても、能動シリコンダイであってもよい図５に始めに示したブリッジ５４０に類似したものであってよい。一実施形態では、段階４２０は、ブリッジおよびダイ同士を結合させる熱圧着プロセスを含む。他の実施形態では、段階４２０は、はんだリフロープロセスまたは当技術分野で公知な別の取着手順を含む。

【0049】

方法４００の段階４３０で、基板を提供する。一例としては、基板は、図１Ａに始めに示した基板１１０に類似したものであってよい。別の例では、基板は、図６に始めに示した基板６１０に類似したものであってもよい。基板６１０は、例示されている実施形態では、保護材料６１２（アンダーフィル材料、カプセル材料、エポキシ樹脂等）が外囲するブリッジ５４０を含むキャビティ６１５を含む。材料６１２は、機械的にブリッジ５４０および基板６１０を切り離すために準拠（compliant）または柔軟性のあることが望ましく、その存在は、ダイ５２０および５３０のアンダーフィル材料に影響しないことが望ましい。

【0050】

また別の例としては、基板は、図７に始めに示した基板７１０に類似したものであってよい。図７の実施形態では、ダイ５２０および５３０は、マルチチップパッケージ５００のダイ層７５０に形成または配置される。基板７１０はキャビティを有さず、ブリッジ５４０よりもかなり薄いブリッジ７４０は、基板７１０の表面に存在しており、または、基板７１０とダイ５２０および５３０に位置している。言い換えると、ブリッジ７４０は、ダイ層７５０と基板の表面との間に位置している。（他の点ではブリッジ７４０は、ブリッジ５４０および１４０に類似していてよく、一部の実施形態では能動ダイであってよい。）図７の実施形態ではさらに、インターコネクト構造５２１、５２２、５３１、および５３２の１以上を、厚みの薄くなったブリッジ７４０を収容できるように修正する必要がある場合もある。例えば、異なるパッケージ形状に対応させるために、インターコネクト構造５２２および５３２を長くしつつ、インターコネクト構造５２１および５３１を短くする必要がある場合がある。ここに記載する他の実施形態では、インターコネクト構造５２１、５２２、５３１、および５３２の１以上がフリップチップ接続を含んでよい。ブリッジ７４０は、方法４００の段階４２０の前またはこの段階中の処理をし易くするために自身のキャリアを必要とするので、十分薄くてよい。

【0051】

方法４００の段階４４０では、基板に第１のダイおよび第２のダイを取着する。この段階では、（ブリッジ領域外に）大きなピッチのダイバンプのみを取着する。バンプピッチが大きいので、通常はより安価なピックアンドプレース機器が利用可能である。段階４４０を行った後のマルチチップパッケージ５００の外見は、基板６１０を利用する一実施形態として図６に、基板７１０を利用する一実施形態として図７に示されている。

【0052】

一部の実施形態では、段階４４０の後には、キャリア除去が行われる。一例では、これは、接着剤を剥離（peeling）、切削（cutting）、エッチング、または溶融することにより行うことができ、または、キャリアをダイから分離させることで行うこともできる。図８は、キャリア５０５除去の後のマルチチップパッケージ５００を示す。図７のキャリア５０５を取り除くこともできる（不図示）。他の実施形態では（例えばキャリアが熱拡散器であるような場合）、段階４４０を行わず、キャリアをその位置に永久保存する。

【0053】

また別の実施形態では（不図示）、それぞれ異なる厚みのダイ、単一のダイおよびダイスタックの組み合わせ、またはそれぞれ異なる高さのスタック同士を収容するために、キャリアまたはＩＨＳに段差をつけて（step）、ブリッジからダイへと取着させる前に、個々のブリッジにより相互接続されるバンプ同士を同一平面上に配置することができる。適切な段差（steps）またはキャビティは、キャリアまたはＩＨＳを整合させることで生成することができる。

【0054】

方法４００の段階４５０では、ワイヤボンドを利用してブリッジを基板に取着する。例えば、ワイヤボンドは、図２に示すワイヤボンド２４１に類似していてよく、または図８に示すワイヤボンド８４１に類似していてよい。（図７の実施形態は、さらに、ワイヤボンドを含んでよく、言い換えると、ブリッジ７４０がさらに一部の実施形態では、ワイヤボンドにより基板７１０に接続されてよい。ワイヤボンドは図７に示されていないが、これは、図面が断面図であることに加えて、キャリア５０５を示していることにより、ワイヤボンドを明示することが難しかったため、または、キャリア５０５の除去後にワイヤボンドが追加されたためである。）図８では、全体図であることからワイヤボンドの全貌を示すことが難しいことから、ワイヤボンド８４１は一部のみが示されている。しかし、ワイヤボンド８４１は、ブリッジ５４０から基板６１０へ途切れることなく続いており、ブリッジ５４０と基板６１０とが電気接続される。段階４５０は、例えばブリッジが能動ダイであるような実施形態で行うことができる。段階４５０は、方法４００の全ての実施形態で行わなくてはならないわけではないことも理解されたい。

【0055】

図９は、本発明の一実施形態におけるマルチチップパッケージ９００の断面図である。図９に示すように、マルチチップパッケージ９００は、複数のパッド９１８を内部に含むキャビティ９１５基板９１０、基板９１０に取着されるダイ９２０およびダイ９３０、面９４１と、これに対向する面９４２とを有するブリッジ９４０、およびブリッジ９４０の面９４２に複数のジョイント９６０を含む。一例としては、パッド９１８および接合部９６０は、電気的には機能しなくてよい。パッド９１８は、従来の構築プロセスにおいて既に生成されたものであってよく、次のキャビティ生成中にレーザミリング等により露呈させられる。

【0056】

例示されている実施形態では、カプセル化材料９４５は、少なくとも部分的にキャビティ９１５内のブリッジ９４０を取り囲む。一例としては、基板９１０、ダイ９２０、ダイ９３０、およびブリッジ９４０は、それぞれ図１Ａの基板１１０、ダイ１２０、ダイ１３０、およびブリッジ１４０に類似したものであってよい。従って一部の実施形態では、ブリッジ９４０は能動ダイであってよい。図面に示すように、ダイ９２０および９３０は、ブリッジ９４０の面９４１に取着されており、ブリッジ９４０の少なくとも一部分がキャビティ９１５の内部に位置して、複数の接合部９６０をパッド９１８と位置合わせして、ブリッジ９４０がダイ９２０およびダイ９３０の間を電気的または光学的に接続するようにする。

【0057】

ダイ９２０は、複数のインターコネクト構造９２１を含む部分９２６、および、複数のインターコネクト構造９２２を含む部分９２７を有する。同様に、ダイ９３０は、複数のインターコネクト構造９３１を含む部分９３６、および、複数のインターコネクト構造９３２を含む部分９３７を有する。インターコネクト構造９２１および９３１は、第１の（精細な）ピッチを有し、インターコネクト構造９２２および９３２は、第１のピッチとは異なる第２の（粗い）ピッチを有する。部分９２６および９３６は、ブリッジに（精細なピッチのインターコネクト構造９２１および９３１を介して）取着される。

【0058】

既に上述したように、一部の実施形態（例えばブリッジ９４０が能動ダイである例）では、ブリッジ９４０は、ワイヤボンドを利用して基板９１０に取着される。図９には、図面の性質上描くことが難しいことから、これらワイヤボンドを描いていない。しかし、ここで示す他の図面同様の方法で、ワイヤボンドは途切れなくブリッジ９４０から基板９１０へと続いており、ブリッジ９４０と基板９１０とが電気接続される。

【0059】

図１０は、本発明の一実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法１０００を示すフローチャートである。例えば方法１０００は、図９に示したマルチチップパッケージ９００に類似したマルチチップパッケージを形成する製造プロセスの一部を表したものであってよい。

【0060】

さらに後で詳述するように、方法１０００は、概して、パッケージ基板を提供して、シリコンその他のブリッジのキャビティをマシニングして、または形成して、キャビティ床パッドにフラックスを吹きかけて、裏面にはんだバンプを有するブリッジをピックアンドプレースして、ブリッジの自己整列したはんだで、はんだリフローを行い、フラックスを解除して（洗浄されていないフラックス（no-clean flux）またはフラックスを利用しない取着プロセスを利用する場合以外）、ブリッジをカプセル化して、能動ダイを組み立てることに関する。このプロセスの潜在的な利点は、パッケージ上の複数のブリッジおよびパネル上の数多い基板によって大きさを容易に変えることができる点である。

【0061】

方法１０００の段階１０１０で、複数の埋め込みパッドを有する基板が提供される。例えば基板およびパッドは、それぞれ図９の基板９１０およびパッド９１８に類似していてよい。

【0062】

方法１０００の段階１０２０では、パッドがキャビティの床で露呈するように、キャビティを基板に対して設ける。例えばキャビティは、図９のキャビティ９１５に類似したものであってよい。一実施形態では、段階１０２０は、レーザミリングプロセス、プラズマエッチング／反応性イオンエッチング（ＲＩＥ）プロセス等を利用して行うことができる。キャビティ９１５の形成において、電気的に機能しない（ダミーの）またはその他のパッド９１８を、キャビティフロアで露呈させる。一実施形態では、これらは、従来の基盤構築プロセス中に予め形成され、１以上の誘電体構築層に埋め込まれたものであってよい。パッド９１８は、銅製で、無電解ニッケル、無電解金めっき仕上げ（ＥＮＩＧ）等の、はんだに導電性を有する（conductive to soldering）適切な表面仕上げを行うことができる。パッドの厚みは、キャビティの生成にレーザミリングを利用して、パッド層でレーザ処理をやめる場合には、最小値が約１０μｍであることが望ましい。接合パッド（mating pads）をブリッジ９４０の裏面に設けてよく、ブリッジは、標準的なメタライゼーションおよびバンプ技術を利用して、十分の時間前もって（おそらくはウェハレベルにおいて）バンプされてよい。ソルダーレジスタ層もブリッジ９４０の裏面に追加することができる。

【0063】

方法１０００の段階１０３０で、パッドに対応するバンプを有するブリッジを提供する。（バンプとパッドとの間の対応関係は、バンプの数とパッドの数とが、互いに等しいことを意味しているのではなくて、信頼性高く機械的接合を可能とする程度にバンプとパッドとが対応している関係にあることを示しうるが、必ずしもいつもそう示しているわけではない。）一例としては、ブリッジは図９に示すブリッジ９４０に類似していてよく、従って一部の実施形態では能動ダイであってよく、形成される接合部は、図９にも示す接合部９６０と類似したものであってよい。

【0064】

方法１０００の段階１０４０では、バンプとパッドとを互いに位置合わせするように、ブリッジをキャビティ内に配置する。段階１０４０で、ブリッジを基板に取着する。一実施形態では、バンプおよびパッド同士の位置合わせは、リフローおよび接合部生成段階で、はんだの自己整列機能を利用して行われる。液体はんだの表面張力を駆動力として利用する、電子部品のはんだの自己整列機能は、当技術分野で公知である。はんだ接合部のアレイを注意深く設計することにより、１マイクロメートルのオーダ（ここでは「ミクロン」「マイクロメートル（μｍ）」と称される）の位置公差でｘおよびｙ方向に自己整列させることができる。ｚ方向（高さ方向）に正確に位置合わせするには、はんだ量を制御することができる。次に、正確に位置合わせされたブリッジをカプセル化することで、ブリッジを正確に定義された位置に固定（lock）することができる。このようにして得られたハイブリッドのパッケージ基板は、次にダイ取着モジュールへと供給してよい。

【0065】

方法１０００の段階１０５０で、第１のダイおよび第２のダイが提供される。例えば、第１のダイおよび第２のダイは、それぞれ、両方とも図９に示されているダイ９２０およびダイ９３０に類似したものであってよい。

【0066】

方法１０００の段階１０６０で、第１のダイおよび第２のダイを、ブリッジおよび基板に取着する。一実施形態では、段階１０６０は、フラックス放出段階、ピックアンドプレース段階、および、リフロー段階を含む。

【0067】

既に上述したように、Ｉ／Ｏ密度が非常に高く、ブリッジインターコネクトのピッチが非常に精細な場合には、ＭＣＰの組み立て（ダイ接合）を成功させるために正確な位置合わせが必要となる。従って一部の実施形態では、図９に示すように、ブリッジ９４０の裏面（つまり面９４２）に位置する接合部９６０を利用して、他のパッケージ基板バンプに対してブリッジ９４０を正確に位置合わせする。はんだの自己整列機能によって最終的に、部材を、ｘおよびｙ方向に１μｍのオーダの位置公差で位置合わせすることができる。はんだの代わりに、表面張力原理に基づき自己調節する機能を有する適切な非導電性の材料を利用することもできる（結合時の接着エネルギーを最小限に抑える）。

【0068】

方法１０００の段階１０７０では、ワイヤボンドを利用してブリッジを基板に取着する。例えば、ワイヤボンドは、図２に示すワイヤボンド２４１に類似していてよく、または図８に示すワイヤボンド８４１に類似していてよい。段階１０７０は、例えばブリッジが能動ダイである実施形態等で行われてよい。段階１０７０は、方法１０００の全ての実施形態で行う必要はない。

【0069】

図１１Ａは、本発明の一実施形態におけるマルチチップパッケージ１１００の断面図を示す。図１１Ｂおよび図１１Ｃは、マルチチップパッケージ１１００の２つの異なる実施形態の、図１１ＡのラインＢ−Ｃで切り取った断面図を示す。図１１Ａ−図１１Ｃに示すように、マルチチップパッケージ１１００は、基板１１１０、基板１１１０にフリップチップ接続１１２１で取着された能動ダイ１１２０（図１１Ａでは、これらは、例示する目的で透明に示されている能動ダイ１１２０の部分１１２５を通して観察可能である）、および能動ダイ１１３０（能動ダイ１１２０にフリップチップ接続１１３１で取着されており、ワイヤボンド１１４１で基板１１１０に取着されている）を含む。

【0070】

図面から分かるように、マルチチップパッケージ１１００は、ハイブリッドに組み込まれた衛星ダイが単一のオンパッケージ（処理ユニット）ダイに取着されている一実施形態である。このような構成により、処理ユニットと衛星ダイとの間で高密度、高速のフリップチップ接続が可能となり、さらには、処理ユニットダイが衛星ダイの機能を利用することができるようになる。高密度のインターコネクトが必要ない場合には（例えば、衛星ダイの機能によって）、フリップチップインターコネクトは、比較的粗いピッチであってよい。加えて、さらに衛星ダイが必要とする、これらに限られないが、電力および接地接続等の接続は、処理ユニットダイにより曖昧にされない衛星ダイの面に位置するワイヤボンドにより提供されてよい。

【0071】

一部の実施形態では、基板１１１０は、能動ダイ１１３０が少なくとも部分的に内部に位置しているキャビティを含む。このようなキャビティは図１１Ｂに見ることができ、図６、図８、および図９にも例示されている。他の実施形態では（図１１Ｃ参照）、基板１１１０は、第１面、これに対向する第２面、および、第１面から第２面に延びる第３面を有するが（図１１Ｃの参照番号には存在しないが、上述したアパーチャまたはスロットを形成しうる）を有し、能動ダイ１１２０が、基板１１１０の第１面にフリップチップ接続１１２１を介して取着されており、能動ダイ１１３０が、ワイヤボンド１１４１を用いて基板１１１０に取着されており、能動ダイ１１３０の下方には基板１１１０の部分が存在しない。これらの実施形態は、図１Ａ−図１Ｃ、および図２との関連で記載したものと類似している。これらのケース各々では、衛星ダイを収容するキャビティ、アパーチャ、スロット等は、処理ユニットダイのバンプフィールドと部分的に重なってよく、これにより、ここに記載する衛星ダイと処理ユニットとの間にフリップチップ、高速、高密度の接続を実現する。

【0072】

能動ダイ１１３０は、領域１１３８および領域１１３９を有し、領域１１３８は、能動ダイ１１３０（下）および能動ダイ１１２０（上）の部分の間に位置する重複領域である。図示されているように、この重複領域は、下方のダイが上方のダイの直下にはならないような、能動ダイ１１２０および１１３０の部分重複部分であってもよい。重複領域は、能動ダイ同士を電気的または光学的に接続する１以上のフェースツーフェースのフリップチップ接続位置であってよい。再度例示されている実施形態を参照すると、フリップチップ接続１１３１は領域１１３８に位置しており、ワイヤボンド１１４１は、領域１１３９内の能動ダイ１１３０に取着されている。

【0073】

例示されている実施形態では、能動ダイ１１３０は、ワイヤボンド１１４１により基板１１１０に取着されている。能動ダイ１１３０の一端には、二行のワイヤボンドが設けられるよう示されている点に留意されたい。一部の（例示されていない）実施形態では、３以上のワイヤボンド行を製造することもできる。しかし、このような複数の行は、単一の行で達成されるような、３５μｍのパッドピッチほど（約２９ボンド／ｍｍのダイエッジに対応する）の細かいピッチと同程度の精細なピッチは達成できないと思われる。電力および接地接続については、最小ピッチワイヤボンド機能は必要なく、より狭いピッチの、より厚みの大きなボンディングワイヤも許容できたり、場合によっては好ましかったりする。示した例は、全てのここに示した例同様に、限定を意図しておらず、例示されていない実施形態では、これより多いまたは少ない二重ワイヤボンド行（これら行を含まない実施形態も含む）、３以上のワイヤボンド行を有する１以上の部分、これより多いまたは少ない数のワイヤボンドを有するこれより長いまたは短い行を利用することもでき、能動ダイの全ての面ではなくて一定の面沿いのワイヤボンドのみを利用することもでき、または任意の他の有用なワイヤボンド構成を採用することもできる。

【0074】

一実施形態では、能動ダイ１１２０は、中央処理装置（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）等の処理ユニットダイであり、能動ダイ１１３０は、メモリ（高速ＤＲＡＭ、外部ＳＲＡＭ、ｅＤＲＡＭ等の揮発性メモリ、および、フラッシュメモリ等の不揮発性メモリ）、グラフィック処理、配電に関する電圧規制、無線周波数（ＲＦ）、およびこれらの有用な組み合わせ等の機能を有する衛星ダイである。様々な実施形態における衛星ダイは、システムオンパッケージ（ＳｏＰ）、または光電子機能を有するフォトニクスダイで利用されるＭＥＭＳ（メムス）チップ、センサチップであってもよい。能動ダイ１１３０は、能動ダイ１１２０に接続され、能動機能を共有することができるために、ここでは衛星ダイと称される場合もある。一部の実施形態では、能動ダイ１１３０はさらに、能動ダイ１１２０に加えて、図１１Ａ−図１１Ｃに示されていない１以上の他のダイに接続され、能動機能を共有することもできる。衛星ダイが２以上の能動ダイに接続されている場合には、衛星ダイは、これら能動ダイ同士を電気的または光学的に接続しても、しなくてもよく、言い換えると、衛星ダイは、上述したような、これら能動ダイの間のブリッジとして機能してもしなくてもよい。

【0075】

図１２は、本発明の一実施形態における能動ダイ１１３０の平面図である。能動ダイ１１３０の大きさは、図１１Ａから図１１Ｃよりも図１２におけるほうが若干大きい。図１２に示すように、能動ダイ１１３０の領域１１３８は、セクション１２０１およびセクション１２０２を有する。セクション１２０１は、第１の密度を有する複数のフリップチップ接続１２３１を含み、セクション１２０２は、第１の密度より低い第２の密度を有する複数のフリップチップ接続１１３１（先ず図１１Ａに示したもの）を含む。接続をより高い密度またはより低い密度のいずれにするかは、能動ダイ１１３０の機能に応じて変えてよい。

【0076】

図示されている実施形態では、領域１１３８はさらに、第１の密度より低く、一実施形態では第２の密度と同じ、または実質的に同様の第３の密度を有する複数のフリップチップ接続１２３３を含むセクション１２０３を含む。任意の１以上のセクション１２０１、１２０２、および１２０３における接続は、能動ダイ１１３０の機能に能動ダイ１１２０をアクセスさせるよう、またはこの逆のアクセスを可能とするよう、利用することができる。図１２の実施形態では、セクション１２０１は、セクション１２０２およびセクション１２０３の間に位置しているが、他の構成も当業者には容易に分かるように可能である。例えば、能動ダイ１１３０は、単一の（高）密度のみ、単一の（標準または低い）密度のみ、高密度のあるセクションと、低密度の別のセクションが任意の適切な構成で配置された接続のフリップチップ接続等を有してよい。さらに、ここでは任意の１以上のブリッジ１４０、５４０、７４０、および９４０が、これらブリッジが能動ダイである実施形態では、能動ダイ１１３０について記載された特徴、構成、機能等を有してもよい。同様に、ダイ１２０、１３０、５２０、５３０、９２０、および９３０の任意の１以上は、能動ダイ１１２０に類似していてもよい。

【0077】

能動ダイ１１３０は、能動１１２０に接続される以外にも、１以上の能動ダイにも接続されていてもよいことは上述したとおりである。これも上述したように、一部の実施形態では、能動ダイ１１３０は、能動ダイ１１２０とこれらのさらなる能動ダイとの間のブリッジとして機能する。この例は、これらの図面のブリッジを能動ダイと考えると、図１Ａ―図１Ｃ、図２、および図６−図９に示されている。図１３はさらに、本発明の一実施形態における能動ブリッジまたは衛星ダイ１３３０について可能性のある構成を示す。

【0078】

図１３に示すように、能動ダイ１３３０は、領域１１３８に類似した領域１３３８を含む。例えば例示されている実施形態では、領域１３３８は、領域１１３８同様に、それぞれが上述した特徴および部材を含むセクション１２０１、１２０２、よび１２０３を含む。導電性および／または光伝導性を有するブリッジトレース１３７０は、領域１１３８のセクション１２０１と、領域１３３８の対応するセクションとの間に延びており、能動ダイ１３３０が架橋するダイの間で導電または光伝導する。これらのダイは図１３には示されていないが、例えば、能動ダイ１１２０について上述したものと同様の方法で、フリップチップ接続１１３１、１２３１、および１２３３を利用して能動ダイ１３３０に取着されてよい。

【0079】

図１４は、本発明の一実施形態におけるマルチチップパッケージにダイからダイへのインターコネクトを提供する方法１４００を示すフローチャートである。例えば、方法１４００により、図１１Ｃに示すようなＭＣＰを得ることができる。（図１１Ｂに示すようなＭＣＰは、第２のダイを省いて方法１０００または方法４００同様の方法により形成することができる。）

【0080】

方法１４００の段階１４１０では、基板が提供される。一例としては、基板は、図１１Ｃに示したような基板１１１０に類似していてよい。

【0081】

方法１４００の段階１４２０では、第１の能動ダイを、第１のフリップチップ接続を利用して基板に取着する。例えば、第１の能動ダイおよび第１のフリップチップ接続は、それぞれ、図１１Ａ−図１１Ｃに示すような能動ダイ１１２０およびフリップチップ接続１１２１に類似していてよい。

【0082】

方法１４００の段階１４３０では、第２の能動ダイを、第２のフリップチップ接続を利用して、第１の能動ダイに取着する。例えば、第２の能動ダイおよび第２のフリップチップ接続は、それぞれ、図１１Ａに示す能動ダイ１１３０およびフリップチップ接続１１３１に類似していてよい。

【0083】

方法１４００の段階１４４０では、第２の能動ダイを基板に取着する。一実施形態では、第２の能動ダイは、図１１Ａに始めに示したワイヤボンド１１４１のようなワイヤボンドを利用して基板に取着される。

【0084】

図１５は、本発明の別の実施形態におけるマルチチップパッケージ１５００の平面図である。図１５に示すように、マルチチップパッケージ１５００は、基板１５１０、フリップチップ接続１５２１を利用して基板１５１０に取着された能動ダイ１５２０、フリップチップ接続１５３１を利用して能動ダイ１５２０に取着され、ワイヤボンド１５４１を利用して基板１５１０に取着された能動ダイ１５３０、および、フリップチップ接続１５５１を利用して基板１５１０に取着され、フリップチップ接続１５５２を利用してアクティブダイ１５３０に取着された能動ダイ１５５０を含む。能動ダイ１５２０は、能動ダイ１５３０内に設けられた導電性および／または光伝導性のブリッジトレース１５７０を介して能動ダイ１５５０に電気的または光学的に接続されている。従って能動ダイ１５３０は、能動ダイ１５２０および１５５０間を接続するブリッジとして機能する。

【0085】

例示されている実施形態では、能動ダイ１５２０および１５５０は、能動ダイ１１２０に関して上述し、図１１Ａ−図１１Ｃに示すものと同じ、または類似した領域およびセクションを有し、これら領域およびセクションに設けられている特徴部およびその特徴も類似したものである。

【0086】

一部の実施形態では、基板１５１０は、能動ダイ１５３０の少なくとも一部が配置されるキャビティを含む。このようなキャビティは、図１５には図示されていないが、図６、図８、および図９には例示されている。他の実施形態では、基板１５１０は、第１面、これに対向する第２面、および、第１面から第２面に延びる第３面を有し（上述したアパーチャまたはスロットを形成するように）、能動ダイ１５２０および１５５０は基板１５１０の第１面に取着され、能動ダイ１５３０の下方には基板１５１０の部分は存在しない。これらの実施形態は図１５には明示されていないが、図１Ａ−図１Ｃ、および図２との関連で記載したものと類似している。これら各ケースでは、衛星ダイを収容するこれらキャビティ、アパーチャ、スロット等が、処理ユニットダイのバンプフィールドと部分的に重なってよく、これにより、ここに記載する衛星ダイと処理ユニットダイとの間にフリップチップによる、高速の、高密度接続を行うことができる。このような部分的な重複を示すＭＣＰパッケージ構成の一部の例は図１６に示されており、ここではブリッジ／衛星ダイが斜線で示されており、処理ユニットダイは無地で示されている。（パッケージ基板は図１６には示されていない。）図示されている例は、数多くの可能な構成のほんの一部のみを表しているにすぎないことを理解されたい。

【0087】

図１７は、本発明の一実施形態におけるマルチチップにダイからダイへのインターコネクトを提供する方法１７００を示すフローチャートである。例えば、方法１７００により、図１５に示すようなＭＣＰを得ることができる。以下で、方法３００で記載したものに類似した「最後がブリッジの」プロセスフローを説明する。図１５の構成は、さらに、図８または図９に示す基板に類似したキャビティを有する基板を用いて製造されてよい。これら構造を製造するのに適したプロセスフローは、方法４００および１０００に沿って処理することができ、さらに以下に記載する第３の能動ダイが、これら方法のブリッジに追加される（standing in for the bridge of those methods）。

【0088】

方法１７００の段階１７１０では、基板が提供される。例えば、基板は、図１５に示す基板１５１０に類似したものであってよい。

【0089】

方法１７００の段階１７２０では、第１の能動ダイを、第１のフリップチップ接続を利用して基板に取着する。例えば、第１の能動ダイおよび第１のフリップチップ接続は、それぞれ、図１５に示すような能動ダイ１５２０およびフリップチップ接続１５２１に類似していてよい。

【0090】

方法１７００の段階１７３０では、第２の能動ダイを、第２のフリップチップ接続を利用して、基板に取着する。例えば、第２の能動ダイは能動ダイ１５５０に類似していてよく、第２のフリップチップ接続は、図１５に示すフリップチップ接続１５５１に類似していてよい。

【0091】

方法１７００の段階１７４０では、第３の能動ダイを第３のフリップチップ接続を利用して第１の能動ダイに取着する。例えば、第３のフリップチップ接続は、図１５に示されているフリップチップ接続１５３１に類似していてよい。

【0092】

方法１７００の段階１７５０では、第３の能動ダイを、第４のフリップチップ接続を利用して第２の能動ダイに取着する。例えば、第４のフリップチップ接続は、図１５に示されているフリップチップ接続１５５２に類似していてよい。第３の能動ダイが第１の能動ダイおよび第２の能動ダイ両方に取着されており、上述し、且つ図１５に示すように第３の能動ダイが導電性および／または光伝導性のブリッジトレースを含むことにより、方法１７００によって、第１の能動ダイおよび第２の能動ダイが両方とも潜在的に互いに電気的および／または光学的に接続される。または、方法１７００は、これらの電気的な接続または光学的な接続を生じさせるさらなる段階を含んでもよい。

【0093】

方法１７００の段階１７６０では、第３の能動ダイを基板に取着する。一実施形態では、段階１７６０は、第３の能動ダイをワイヤボンドを用いて基板に取着する段階を含む。

【0094】

本発明を特定の実施形態を参照して記載してきたが、当業者であれば、様々な変更を本発明の範囲または精神を逸脱することなく行うことができることを想到するであろう。さらに、本発明の実施形態の開示は、本発明の範囲を例示する意図を有するものであり、限定は意図していない。本発明の範囲は、添付請求項が必要とする範囲のみに制限される。例えば当業者は、ここに記載するマルチチップパッケージおよび関連する構造および方法を、様々な実施形態で実施することができ、これら実施形態の説明というのは、必ずしも全ての可能性のある実施形態の完全な記載ではない場合もあることを容易に理解する。

【0095】

さらに、特定の実施形態に関して、利点、その他の効果、および問題に対する解決法を提示してきた。これら利点、効果、問題に対する解決法、および、これら利点、効果、問題に対する解決法を生じさせる、またはより顕著にさせる任意の１つのまたは複数の部材は、請求項のいずれかまたは全てにおいて、重要、必須、または本質的な特徴または部材として解釈されるべきではない。

【0096】

さらに、ここに記載した実施形態および限定は、実施形態および／または限定が（１）請求項で明らかに請求されていない場合、および、（２）均等論によって請求項に明示されている部材および／または限定の均等物または潜在的な均等物である場合に、奉納原則（doctrine of dedication）の下に一般利用可能としたものではないことに留意されたい。なお、上記の実施形態によれば、以下の構成もまた開示される。
［項目１］
第１面、対向する第２面、および、前記第１面から前記第２面に延びる第３面を有する基板と、
前記基板の前記第１面に取着された第１のダイ、および、前記基板の前記第１面に取着された第２のダイと、
前記基板の前記第３面に隣接して、前記第１のダイと前記第２のダイとに取着されたブリッジと
を備え、
前記ブリッジの下方に前記基板の部分は存在せず、前記ブリッジは、前記第１のダイと前記第２のダイとを接続する
マルチチップパッケージ。
［項目２］
マルチチップパッケージにダイからダイへのインターコネクトを提供する方法であって、
第１面、これに対向する第２面、および、前記第１面から前記第２面に延びる第３面を有する基板を提供する段階と、
第１のダイの一部が前記基板の前記第１面のエッジを越えて延びるように前記第１のダイを前記基板の前記第１面に取着する段階と、
第２のダイの一部が前記基板の前記第１面のエッジを越えて延びるように前記第２のダイを前記基板の前記第１面に取着する段階と、
複数の導電性または光伝導性を有する特徴部を含むブリッジを提供する段階と、
前記ブリッジの下方に前記基板の部分が存在しないように前記ブリッジを前記基板の前記第３面に隣接した位置に設ける段階と、
前記ブリッジを前記第１のダイと前記第２のダイとに取着して、前記第１のダイと前記第２のダイとを接続する段階と
を備える方法。
［項目３］
マルチチップパッケージにダイからダイへのインターコネクトを提供する方法であって、
第１のダイと第２のダイとをキャリアに取着する段階と、
ブリッジを前記第１のダイと前記第２のダイとに取着する段階と、
基板を提供する段階と、
前記第１のダイと前記第２のダイとを前記基板に取着する段階と
を備える方法。
［項目４］
前記基板はキャビティを含み、
前記第１のダイと前記第２のダイとを前記基板に取着する段階は、
前記キャビティ内に前記ブリッジを配置する段階を含む項目３に記載の方法。
［項目５］
表面を有する基板と、
前記基板の前記表面に取着された第１のダイ、および、前記基板の前記表面に取着された第２のダイと
を備え、
前記第１のダイと前記第２のダイとは、前記マルチチップパッケージのダイ層を形成しており、
前記マルチチップパッケージはさらに、
前記第１のダイと前記第２のダイとに取着され、前記ダイ層と前記基板の前記表面との間に位置しているブリッジを備える
マルチチップパッケージ。
［項目６］
複数のパッドを内部に含むキャビティを含む基板と、
前記基板に取着された第１のダイ、および、前記基板に取着された第２のダイと、
第１面と、対向する第２面とを有するブリッジと、
前記ブリッジの前記第２面に設けられた複数の接合部と
を備え、
前記第１のダイおよび前記第２のダイは、前記ブリッジの前記第１面に取着され、
前記ブリッジの少なくとも一部は、前記キャビティ内に配置され、前記複数の接合部が前記複数のパッドと位置合わせされ、
前記ブリッジは前記第１のダイと前記第２のダイとを接続する
マルチチップパッケージ。
［項目７］
前記ブリッジは、フリップチップ接続により前記第１のダイおよび前記第２のダイに取着され、
前記ブリッジは、前記マルチチップパッケージの第３のダイを構成する能動ダイを含み、
前記ブリッジは、ワイヤボンドにより前記基板に取着されている項目１、５、または６のいずれか一項に記載のマルチチップパッケージ。
［項目８］
前記第１のダイは、第１の複数のインターコネクト構造を含む第１の部分と、第２の複数のインターコネクト構造を含む第２の部分とを含み、
前記第２のダイは、第３の複数のインターコネクト構造を含む第３の部分と、第４の複数のインターコネクト構造を含む第４の部分とを含み、
前記第１の複数のインターコネクト構造と前記第３の複数のインターコネクト構造とは、第１のピッチを有し、
前記第２の複数のインターコネクト構造と前記第４の複数のインターコネクト構造とは、前記第１のピッチと異なる第２のピッチを有し、
前記第１の部分と前記第３の部分とは前記ブリッジに取着されている
項目５または６に記載のマルチチップパッケージ。
［項目９］
マルチチップパッケージにダイからダイへのインターコネクトを提供する方法であって、
複数の埋め込みパッドを有する基板を提供する段階と、
前記基板にキャビティを形成して、前記複数の埋め込みパッドを前記キャビティの床部に露呈させる段階と、
前記複数の埋め込みパッドに対応して複数のバンプを有するブリッジを提供する段階と、
前記キャビティ内に前記ブリッジを配置して、前記複数のバンプと前記複数の埋め込みパッドとを互いに位置合わせする段階と、
第１のダイおよび第２のダイを提供する段階と、
前記第１のダイおよび前記第２のダイを前記ブリッジと前記基板とに取着する段階と
を備える方法。
［項目１０］
前記ブリッジは、前記マルチチップパッケージの第３のダイを構成する能動ダイを含み、
前記ブリッジは、フリップチップ接続により前記第１のダイと前記第２のダイとに取着され、
前記方法はさらに、
ワイヤボンドにより前記基板に前記ブリッジを取着する段階を備える項目２、３、または９のいずれか一項に記載の方法。
［項目１１］
基板と、
第１のフリップチップ接続により前記基板に取着される第１の能動ダイと、
第２のフリップチップ接続により前記第１の能動ダイに取着され、且つ、前記基板に取着される第２の能動ダイと
を備えるマルチチップパッケージ。
［項目１２］
前記第２の能動ダイは、第１の領域と第２の領域とを含み、
前記第１の領域は、前記基板と前記第１の能動ダイの一部との間に位置する重複領域であり、
前記第２のフリップチップ接続は、前記第２の能動ダイの前記第１の領域に位置しており、前記ワイヤボンドは、前記第２の領域の前記第２の能動ダイに取着されている項目１１に記載のマルチチップパッケージ。
［項目１３］
前記第２の能動ダイの前記第１の領域は、第１のセクションと第２のセクションとを含み、
前記第１のセクションは、第１の密度を有する第１の複数のフリップチップ接続を含み、前記第２のセクションは、前記第１の密度より低い第２の密度を有する第２の複数のフリップチップ接続を含み、
前記第１の領域はさらに、前記第１の密度より低い第３の密度を有する第３の複数のフリップチップ接続を含む第３のセクションを含み、
前記第１のセクションは、前記第２のセクションと前記第３のセクションの間に位置している項目１２に記載のマルチチップパッケージ。
［項目１４］
前記基板は第１面、対向する第２面、および、前記第１面から前記第２面に延びる第３面を有し、
前記第１の能動ダイは、前記基板の前記第１面に取着されており、
前記第２の能動ダイの下方には前記基板の部分が存在しない項目１１に記載のマルチチップパッケージ。
［項目１５］
第３のフリップチップ接続により前記基板に取着される第３の能動ダイをさらに備え、
前記第２の能動ダイは、前記第１の能動ダイを前記第３の能動ダイに接続する項目１１に記載のマルチチップパッケージ。
［項目１６］
マルチチップパッケージにダイからダイへのインターコネクトを提供する方法であって、
基板を提供する段階と、
第１のフリップチップ接続により前記基板に第１の能動ダイを取着する段階と、
第２のフリップチップ接続により前記第１の能動ダイに第２の能動ダイを取着する段階と、
前記第２の能動ダイを前記基板に接続する段階と
を備える方法。
［項目１７］
基板と、
第１のフリップチップ接続により前記基板に取着された第１の能動ダイと、
第２のフリップチップ接続により前記第１の能動ダイに取着され、且つ、前記基板に取着された第２の能動ダイと、
第３のフリップチップ接続により前記基板に取着され、且つ、第４のフリップチップ接続により前記第２の能動ダイに取着された第３の能動ダイと
を備え、
前記第２の能動ダイは、前記第１の能動ダイを前記第３の能動ダイに接続する
マルチチップパッケージ。
［項目１８］
前記第２の能動ダイは、第１の領域、第２の領域、および第３の領域を有し、
前記第１の領域は、前記基板と前記第１の能動ダイの一部との間に位置する第１の重複領域であり、
前記第３の領域は、前記基板と前記第３の能動ダイの一部との間に位置する第２の重複領域であり、
前記第２のフリップチップ接続は、前記第２の能動ダイの前記第１の領域に位置しており、前記ワイヤボンドは、前記第２の領域の前記第２の能動ダイに取着されており、
前記第４のフリップチップ接続は、前記第２の能動ダイの前記第３の領域に位置している
項目１７に記載のマルチチップパッケージ。
［項目１９］
前記第２のダイの前記第１の領域は、第１のセクションと第２のセクションとを含み、
前記第２のダイの前記第３の領域は、第３のセクションと第４のセクションとを含み、
前記第１のセクションは、第１の密度を有する第１の複数のフリップチップ接続を含み、前記第２のセクションは、前記第１の密度より低い第２の密度を有する第２の複数のフリップチップ接続を含み、
前記第３のセクションは、第３の密度を有する第３の複数のフリップチップ接続を含み、前記第４のセクションは、前記第３の密度より低い第４の密度を有する第４の複数のフリップチップ接続を含む
項目１８に記載のマルチチップパッケージ。
［項目２０］
前記第２の能動ダイは、前記第１のセクションと前記第３のセクションとの間に延びる導電性または光伝導性のトレースを含み、
前記導電性または光伝導性のトレースは、前記第１の能動ダイを前記第３の能動ダイに接続する
項目１９に記載のマルチチップパッケージ。
［項目２１］
前記基板はキャビティを含み、
前記第２の能動ダイは、前記キャビティ内に少なくとも部分的に位置している項目１１または１７に記載のマルチチップパッケージ。
［項目２２］
前記基板は、第１面、対向する第２面、および、前記第１面から前記第２面に延びる第３面を有し、
前記第１の能動ダイおよび前記第２の能動ダイは、前記基板の前記第１面に取着されており、
前記第２の能動ダイの下方には前記基板の部分が存在しない
項目１７に記載のマルチチップパッケージ。
［項目２３］
マルチチップパッケージにダイからダイへのインターコネクトを提供する方法であって、
基板を提供する段階と、
第１のフリップチップ接続により前記基板に第１の能動ダイを取着する段階と、
第２のフリップチップ接続により前記基板に第２の能動ダイを取着する段階と、
第３のフリップチップ接続により前記第１の能動ダイに第３の能動ダイを取着する段階と、
第４のフリップチップ接続により前記第２の能動ダイに前記第３の能動ダイを取着する段階と、
前記第３の能動ダイを前記基板に取着する段階と
を備える方法。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図11C】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】