特許 6619701 受光素子およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6619701

(24)【登録日】2019年11月22日

(45)【発行日】2019年12月11日

(54)【発明の名称】受光素子およびその製造方法

(51)【国際特許分類】

   H01L 31/02 20060101AFI20191202BHJP

【ＦＩ】

   H01L31/02 B

【請求項の数】2

【全頁数】9

(21)【出願番号】特願2016-121788(P2016-121788)

(22)【出願日】2016年6月20日

(65)【公開番号】特開2017-228573(P2017-228573A)

(43)【公開日】2017年12月28日

【審査請求日】2018年9月6日

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】110001243

【氏名又は名称】特許業務法人 谷・阿部特許事務所

(72)【発明者】

【氏名】前田 圭穂

(72)【発明者】

【氏名】中島 史人

(72)【発明者】

【氏名】村本 好史

(72)【発明者】

【氏名】三条 広明

【審査官】 小林 幹

(56)【参考文献】

【文献】 特開２０１０−１６５８０４（ＪＰ，Ａ）

【文献】 特開２０１１−１９８９６６（ＪＰ，Ａ）

【文献】 特開２００８−２７０７６８（ＪＰ，Ａ）

【文献】 特開２０１６−０６２９９６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／０１８７５５７（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ３１／００−３１／２０

(57)【特許請求の範囲】

【請求項1】

フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された第１の基板であって、前記電極と電気的に接続した貫通ビアが形成されている前記第１の基板と、
前記第１の基板の、前記フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された面と、接着剤により接合された第２の基板とを備え、
前記第２の基板は、少なくとも前記電極および前記配線の周辺に凹部が形成され、前記凹部に前記接着剤が充填されていることを特徴とする受光素子。

【請求項2】

第１の基板の第１の面上にフォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極を作製するステップと、
前記第１の面に第１のマーカを形成するステップと、
前記第１の面と第２の基板とを接着剤により接合するステップと、
前記第１の面と対向する前記第１の基板の第２の面にレジストを塗布するステップと、
前記レジストに第２のマーカを形成するステップと、
赤外線顕微鏡で前記第１のマーカおよび前記第２のマーカを観測することにより、前記電極と電気的に接続可能な位置に貫通ビアを形成するためのマスクを前記レジスト上に形成するステップと、
前記マスクを用いて前記第１の基板をエッチングし、前記電極と電気的に接続した貫通ビアを形成するステップと、
接合された前記第１の基板および前記第２の基板を、前記フォトダイオード構造毎に切り出してチップ化するステップと、を有し、
前記接合するステップの前に、前記第２の基板に凹部を形成するステップであって、前記第１の基板と接合されたときに少なくとも前記電極および前記配線の周辺となる位置に前記凹部を形成する、ステップをさらに有し、
前記接合するステップでは、前記凹部に前記接着剤を充填することを特徴とする受光素子の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光通信用の受光素子およびその製造方法に関する。

【背景技術】

【0002】

基幹系ネットワークを支える光通信の分野において、伝送距離の長延化のニーズは今なお高い。伝送距離の長延化に伴ってファイバロスが大きくなるため、伝送されてきた光信号を電気信号に変換する受光素子であるフォトダイオード（ＰＤ）の高感度化が重要視されている。

【0003】

ＰＤの受光感度は主として吸収層の厚さから決まる。しかし、吸収層を厚くすると半導体内部を走るキャリアの走行時間が長くなり動作帯域が低下するという、感度と動作帯域のトレードオフがあるため、吸収層の厚さには必要とする動作帯域に対して上限が存在する。例えば、２５Ｇｂｐｓ動作のＩｎＰ−ＡＰＤ（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏ Ｄｉｏｄｅ）では、吸収層の厚さは１μｍ程度であり、入射光のうち約７０％しか吸収することができない（非特許文献１参照）。

【0004】

そのため、同じ吸収層の厚さでより高い受光感度を実現するため、入射光のうちＰＤの光吸収層で吸収しきれなかった光をミラー等で反射させ、再吸収させる方法をとることが多い。図７に、従来の反射ミラーを有する受光素子の構造を示す。この受光素子は、チップオンキャリア（Ｃｈｉｐ−ｏｎ−Ｃａｒｒｉｅｒ：ＣｏＣ）基板３０１に対してＰＤチップ３０３をフリップチップ実装し、ＩｎＰ基板３０５側から入射した光を電極部の反射ミラー３０４で反射させる構造をとっている（非特許文献１参照）。

【0005】

上記構造は、図８に示すように以下のプロセスで作製される。まず、公知のエピタキシャル結晶成長技術、フォトリソグラフィおよびエッチング技術、真空蒸着技術を用いてＰＤ構造３０３をＩｎＰ基板３０５上に作製し、ダイシング等によってチップ化する（図８（ａ）、（ｂ））。

【0006】

次にフリップチップボンダーを用いて、ＣｏＣ基板３０１に対してＰＤチップを個々にフリップチップ実装する。ＣｏＣ基板３０１には、ＰＤチップの電極パッド３０６に対応するようにメタル配線がパタニングされており、接合部となるパッド部にＡｕＳｎ半田バンプ３０２が形成されている。ここでは、ＣｏＣ基板３０１のＡｕＳｎ半田バンプ３０２とＰＤチップの電極パッド３０６を共晶化することで接合している（図８（ｃ）、（ｄ））。

【先行技術文献】

【非特許文献】

【0007】

【非特許文献1】F. Nakajima, M. Nada, T. Yoshimatsu, “High-Speed Avalanche Photodiode and High-Sensitivity Receiver Optical Subassembly for 100-Gb/s Ethernet”, J. Lightwave Technol., Vol. 34, No. 2, (2016) p. 243-248

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、従来技術の構造（図７）および作製方法（図８（ａ）〜（ｃ））では、ＰＤチップを個々にＣｏＣ基板３０１にフリップチップ実装する必要があり、ウェハプロセスよりも効率が悪いため、製造スループットが低く、高コストであるという課題があった。

【0009】

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ウェハ接合技術を利用して作製可能な、ＰＤの電極を基板で挟み込む構造を備えた受光素子およびその製造方法を提供することにある。

【課題を解決するための手段】

【0010】

上記の課題を解決するために、本発明は、受光素子であって、フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された第１の基板であって、前記電極と電気的に接続した貫通ビアが形成されている前記第１の基板と、前記第１の基板の、前記フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された面と、接着剤により接合された第２の基板とを備え、前記第２の基板は、少なくとも前記電極および前記配線の周辺に凹部が形成され、前記凹部に前記接着剤が充填されていることを特徴とする。

【0012】

請求項２に記載の発明は、受光素子の作製方法であって、第１の基板の第１の面上にフォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極を作製するステップと、前記第１の面に第１のマーカを形成するステップと、前記第１の面と第２の基板とを接着剤により接合するステップと、前記第１の面と対向する前記第１の基板の第２の面にレジストを塗布するステップと、前記レジストに第２のマーカを形成するステップと、赤外線顕微鏡で前記第１のマーカおよび前記第２のマーカを観測することにより、前記電極と電気的に接続可能な位置に貫通ビアを形成するためのマスクを前記レジスト上に形成するステップと、前記マスクを用いて前記第１の基板をエッチングし、前記電極と電気的に接続した貫通ビアを形成するステップと、接合された前記第１の基板および前記第２の基板を、前記フォトダイオード構造毎に切り出してチップ化するステップと、を有し、前記接合するステップの前に、前記第２の基板に凹部を形成するステップであって、前記第１の基板と接合されたときに少なくとも前記電極および前記配線の周辺となる位置に前記凹部を形成する、ステップをさらに有し、
前記接合するステップでは、前記凹部に前記接着剤を充填することを特徴とする。

【発明の効果】

【0015】

本発明においては、ウェハ接合技術を利用して、反射光を利用した高感度ＰＤ構造をウェハプロセスで作製できるため、高効率化によるスループット向上、低コスト化が可能である。

【図面の簡単な説明】

【0016】

【図1】（ａ）は、本発明の実施形態に係る受光素子の断面図であり、（ｂ）は、ＩｎＰ基板上に形成されたＰＤ構造と引出配線、電極パッドの構成を示す図である。

【図2】（ａ）〜（ｉ）は、本発明の反射ミラーを有する受光素子の作製方法を示す図である。

【図3】本発明のＰＤ構造が形成されたＩｎＰ基板表面と貫通ビアを形成する位置を示したＩｎＰ基板裏面を示す図である。

【図4】本発明の実施形態１に係る受光素子における反射光利用の概念図である。

【図5】（ａ）は、本発明の実施形態２に係る受光素子の断面図であり、（ｂ）は、ＩｎＰ基板上に形成されたＰＤ構造と引出配線、電極パッドの構成を示す図であり、（ｃ）は、Ｓｉ支持基板の接着面を示す図であり、（ｄ）は、その裏面を示す図である。

【図6】（ａ）は、Ｓｉ支持基板の凹部形成前の断面図であり、（ｂ）は、その上面図であり、（ｃ）は、Ｓｉ支持基板の凹部形成後の断面図であり、（ｄ）は、その上面図である。

【図7】従来の反射ミラーを有する受光素子の構造を示す断面図である

【図8】（ａ）〜（ｄ）は、従来の受光素子の作製方法を示す図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施の形態について、詳細に説明する。

【0018】

（実施形態１）
図１（ａ）に本発明の実施形態に係る受光素子の断面図を示し、図１（ｂ）にＩｎＰ基板１０６上に形成されたＰＤ構造１０３と引出配線１０９、電極パッド１１０の構成を示す。本実施形態に係る受光素子は、Ｓｉ支持基板１０１、熱硬化性接着剤層１０２、ＰＤ構造１０３、ＰＤ構造１０３の電極部からなる反射ミラー１０４、パッシベーション膜１０５、ＩｎＰ基板１０６、無反射膜１０７および貫通ビア１０８等から成る。ＰＤ構造１０３の電極部は反射ミラー１０４を兼ねており、反射ミラー１０４が、ＩｎＰ基板１０６側から入射してＰＤ構造１０３を透過した光を反射し、その反射光の一部をＰＤ構造１０３に入射させる構造となっている。

【0019】

まず、上記構造の作製方法について図２、３を参照しながら説明する。

【0020】

最初に半絶縁性の厚さ６００μｍ程度のＩｎＰ基板１０６に、公知のエピタキシャル結晶成長技術、フォトリソグラフィおよびエッチング技術、真空蒸着技術を用いて、ＰＤ構造１０３および引出配線１０９を作製する（図２（ａ）、（ｂ））。

【0021】

次に、ＰＤ構造１０３を形成した側のウェハ表面を熱硬化性接着剤であるベンゾシクロブテン（ＢＣＢ）でスピンコートする。その後、ＢＣＢを１５０℃程度でプリベークし、部分的に硬化させると共に脱泡を行い、パッシベーション膜１０５および熱硬化性接着剤層１０２を形成する。熱硬化性接着剤として、ＢＣＢのほかに、ポリイミド等を用いてもよい。さらに用途に応じて、熱硬化性接着剤の代わりにＵＶ硬化接着剤や、市販されているボンディングシート等を使用しても良い。

【0022】

続いてウェハ接合装置を用いて、真空中で加熱・加圧を行うことでＩｎＰ基板１０６のＰＤ構造１０３が作製された面とＳｉ支持基板１０１を熱硬化性接着剤層１０２により貼り合わせる（図２（ｃ）、（ｄ））。このＳｉ支持基板１０１は、図１に示すように、最終的なＰＤチップのサブキャリアになると共に、次に続くグラインディング工程時のハンドリング改善およびウェハの割れや反りを防止する役割を果たしている。

【0023】

続いて貫通ビア１０８を形成するために、公知のグラインディング技術を用いてＩｎＰ基板１０６を薄層化する。貫通ビア１０８形成のためのＩｎＰ基板１０６の厚さは５０μｍ程度であれば良い。ここで、光の入射面となるＩｎＰ基板１０６裏面にはグラインディング後の研削痕が残るため、光が散乱されてしまう。従って、ウェットエッチング技術や化学機械研磨（Ｃｈｅｍｉｃａｌ ｍｈｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）技術を用いて鏡面化を行う。さらに、この鏡面化したＩｎＰ基板１０６の裏面に、スパッタリング技術を用いて無反射膜１０７を形成する（図２（ｅ）、（ｆ））。

【0024】

次に、ＩｎＰ基板１０６の裏面側から、公知のフォトリソグラフィおよびドライエッチング技術を用いて貫通穴を形成し、ＩｎＰ基板１０６の表面にＳｉＯ₂からなる絶縁膜をスパッタリングによって形成する。さらに、真空蒸着技術を用いて、貫通ビア１０８の下地となるＮｉあるいはＰｄ層を蒸着し、その上にＡｕをめっきすることで、貫通ビア１０８を形成する（図２（ｇ）、（ｈ））。

【0025】

ここで、貫通ビア１０８はＰＤ構造１０３の配線パッド１１０と位置合わせを行う必要がある。そこで、本発明では、以下のようなアライメント方法により位置合わせを行う。図３に、本発明のＰＤ構造が作製されたＩｎＰ基板表面と貫通ビアを形成する位置を示したＩｎＰ基板裏面を示す。図３に示すように、ＰＤ構造１０３作製時に十字のメタルアライメントマーク１１１をＩｎＰ基板１０６表面、すなわちＰＤ構造１０３が作製された面に形成しておく。このアライメントマーク１１１と対になるように、貫通穴作成時のフォトリソグラフィによってＩｎＰ基板１０６裏面に十字のレジストパタン１１２を形成する。赤外線を用いればＩｎＰ基板１０６裏面からＩｎＰ基板１０６表面に作製したメタルアライメントマーク１１１は観測可能であるので、メタルアライメントマーク１１１とレジストパタン１１２との位置ずれ量を赤外顕微鏡によって測定し、フォトリソグラフィ用マスクの位置オフセット量を補正することで位置合わせを行う。

【0026】

最後に、張り合わせたＳｉ支持基板１０１およびＩｎＰ基板１０６をＰＤ構造１０３毎にダイシング等によって切り出してチップ化する（図２（ｉ））。

【0027】

以上に示したプロセスで、図１に示す受光素子を作製することができる。

【0028】

図４に、本発明の実施形態１に係る受光素子における反射光利用の概念図を示す。図４に示すように、入射光のうちＰＤ構造１０３の光吸収層で吸収しきれなかった光を電極部の反射ミラー１０４で反射させ、再吸収させることで高感度な受光素子を実現できる。

【0029】

また本実施形態において、ＰＤウェハをチップ化し、個別にフリップチップ実装することで実現していた反射光を利用する構造を、ウェハ接合技術を利用してウェハプロセスで実現できるため、製造スループットの向上と低コスト化が可能となる。これらの効果は、ウェハの大面積化や製造チップ数が多くなるにつれてより大きくなる。

【0030】

（実施形態２）
図５（ａ）に、本発明の実施形態２に係る受光素子の断面図を示し、図５（ｂ）に、ＩｎＰ基板２０６上に形成されたＰＤ構造２０３と引出配線２０９、電極パッド２１０の構成を示し、図５（ｃ）、（ｄ）に、Ｓｉ支持基板の接着面とその裏面を示す。通信用のＰＤの引出配線および電極パッドは高周波線路となっており、その付近に高誘電率を有する材料が存在すると、特性インピーダンスが変化し、高周波特性に影響を与えてしまう可能性がある。

【0031】

図１に示す実施形態１に係る受光素子の構造では、熱硬化性接着剤１０２を隔てて、ＰＤ構造１０３の引出配線１０９および電極パッド１１０の付近に高誘電率材料（比誘電率εｒ〜１２）であるＳｉ支持基板１０１が存在する。例えばＢＣＢの場合、厚さはわずか５μｍ程度であるため、Ｓｉ支持基板１０１と引出配線１０９および電極パッド１１０の距離が近く、特性インピーダンスへの影響が懸念される。

【0032】

そこで実施形態２では、図５（ａ）〜（ｃ）に示すように引出配線２０９および電極パッド２１０部直下のＳｉ支持基板２０１に凹部を作製し、そこに低誘電率材料である熱硬化性接着剤２０２を充填している。

【0033】

図６（ａ）に、Ｓｉ支持基板２０１の凹部形成前の断面図を示し、図６（ｂ）にその上面図を示し、図６（ｃ）に、Ｓｉ支持基板２０１の凹部形成後の断面図を示し、図６（ｄ）にその上面図を示す。このＳｉ支持基板２０１の凹部は、図６に示すように公知のフォトリソグラフィおよびエッチング技術を用いて形成することができる。図５（ａ）に示すＳｉ支持基板２０１に凹部を有する受光素子は、Ｓｉ支持基板２０１に凹部を加工した後に、実施形態１と同様のプロセスによって作製することができる。なお、ウェハ接合時のＳｉ支持基板２０１とＩｎＰ基板２０６のアライメントについては、図３に示すアライメント方法と同様に、ＩｎＰ基板２０６表面の十字のメタルアライメントマーカに対応するマーカをＳｉ支持基板２０１表面に作製し、これらマーカに基づき加熱・加圧して貼り合わせる前に位置合わせを行うことで実現できる。

【0034】

この凹部では、Ｓｉ支持基板２０１と引出配線２０９、電極パッド２１０の間の距離を広げ、凹部を低誘電率材料であるＢＣＢで埋めることで、引出配線２０９および電極パッド２１０の高周波特性への影響を緩和することが可能となる。

【0035】

実施形態１、２に示したように、ウェハ接合技術を用いて、フリップチップ実装と同等の反射光を利用する構造を備えた受光素子をウェハプロセスで作製できるため、製造スループット向上および低コスト化が可能になる。

【0036】

また、実施形態２に示したように、凹部を加工したＳｉ支持基板を用いることで、引出配線および電極パッドの高周波特性への影響を緩和することが可能となる。

【0037】

なお、本発明の受光素子は、ＰＤ構造をＡＰＤ等の構造に置き換えてもよく、同様の効果を奏する。

【符号の説明】

【0038】

１０１、２０１ Ｓｉ支持基板
１０２、２０２ 熱硬化性接着剤
１０３、２０３ ＰＤ構造
１０４、２０４ 反射ミラー
１０５、２０５ パッシベーション膜
１０６、２０６ ＩｎＰ基板
１０７、２０７ 無反射膜
１０８、２０８ 貫通ビア
１０９、２０９ 引出配線
１１０、２１０ 電極パッド
３０１ ＣｏＣ基板
３０２ ＡｕＳｎ半田バンプ
３０３ ＰＤチップ
３０４ 反射ミラー
３０５ ＩｎＰ基板
３０６ 電極パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】