特許第6619956号(P6619956)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本放送協会の特許一覧
<>
  • 特許6619956-固体撮像素子の製造方法 図000002
  • 特許6619956-固体撮像素子の製造方法 図000003
  • 特許6619956-固体撮像素子の製造方法 図000004
  • 特許6619956-固体撮像素子の製造方法 図000005
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6619956
(24)【登録日】2019年11月22日
(45)【発行日】2019年12月11日
(54)【発明の名称】固体撮像素子の製造方法
(51)【国際特許分類】
   H01L 27/146 20060101AFI20191202BHJP
   H01L 31/10 20060101ALI20191202BHJP
   C23C 14/06 20060101ALI20191202BHJP
【FI】
   H01L27/146 E
   H01L31/10 A
   C23C14/06 L
【請求項の数】5
【全頁数】10
(21)【出願番号】特願2015-122427(P2015-122427)
(22)【出願日】2015年6月17日
(65)【公開番号】特開2017-10999(P2017-10999A)
(43)【公開日】2017年1月12日
【審査請求日】2018年5月1日
【権利譲渡・実施許諾】特許権者において、実施許諾の用意がある。
(73)【特許権者】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100097984
【弁理士】
【氏名又は名称】川野 宏
(74)【代理人】
【識別番号】100098073
【弁理士】
【氏名又は名称】津久井 照保
(72)【発明者】
【氏名】菊地 健司
(72)【発明者】
【氏名】萩原 啓
【審査官】 柴山 将隆
(56)【参考文献】
【文献】 特開2015−060980(JP,A)
【文献】 特開2012−124318(JP,A)
【文献】 特開2011−119620(JP,A)
【文献】 特開2014−209538(JP,A)
【文献】 特開2014−011417(JP,A)
【文献】 特開2014−067951(JP,A)
【文献】 国際公開第2013/158986(WO,A1)
【文献】 特表2010−524208(JP,A)
【文献】 T.Anegawa,Comparison of lift-off processes and rear-surface characterization of Cu(In,Ga)Se2 thin films for solar cells,Journal of Crystal Growth,2009年,Vol.311,Pages.742-745
【文献】 Takashi Minemoto,Layer Transfer of Cu(In,Ga)Se2 Thin Film and Solar Cell Fabrication,Japanese Journal of Applied Physics,2010年,Vol.49,Pages.012301-1-012301-4
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/146
C23C 14/06
H01L 31/10
(57)【特許請求の範囲】
【請求項1】
信号の読出処理を行う信号読出回路部を付設した信号読出回路基板の上方にカルコパイライト型半導体または結晶セレンからなるp型半導体層を成膜する固体撮像素子の製造方法において、
まず、表面平面性を有するダミーのベース体の上面に、前記p型半導体層を成膜し、このp型半導体層の上面に、前記信号読出回路基板の表側の面を接合して接合体を形成し、
次に、前記接合体から前記ベース体を除去し、除去された該ベース体が当接していた該接合体の面上に、少なくとも、n型の半導体層および透明導電膜をこの順に積層して固体撮像素子を作製し、
前記接合体から前記ベース体を除去する工程では、該ベース体の材料をSiとし、該ベース体を厚み方向に削る速度が大きい第1研削段階と、該ベース体を厚み方向に削る速度が小さい第2研削段階とをこの順に行い、この後、XeF2を用いたエッチングにより前記ベース体を除去する、ことを特徴とする固体撮像素子の製造方法。
【請求項2】
前記p型半導体層の上面に、前記信号読出回路基板の表側の面を接合して前記接合体を形成する際には、前記p型半導体層と前記信号読出回路基板とを互いに1MPa以上で加圧するとともに、100℃以上、400℃以下の範囲で加熱することを特徴とする請求項1記載の固体撮像素子の製造方法。
【請求項3】
前記p型半導体層を構成するカルコパイライト型半導体がCIGS(Cuと、InまたはGaまたはその両方と、SまたはSeまたはその両方と、を含む化合物半導体)により作製されることを特徴とする請求項1または2に記載の固体撮像素子の製造方法。
【請求項4】
前記ベース体を、Si、Ge、サファイヤおよびガラスの中から選択される材料により作製することを特徴とする請求項1〜3のうちいずれか1項記載の固体撮像素子の製造方法。
【請求項5】
前記p型半導体層の上面に、前記信号読出回路基板の表側の面を接合する工程において、前処理として前記p型半導体層の上面に平面化処理を施すことを特徴とする請求項1〜4のうちいずれか1項記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像素子の製造方法に関し、特に光電変換部にカルコパイライト構造の化合物半導体膜、例えば、CIGS膜(Cuと、InまたはGaまたはその両方と、SまたはSeまたはその両方と、を含む化合物半導体)や、結晶セレン(cSe)膜を備えた固体撮像素子の製造方法に関する。
【背景技術】
【0002】
近年、固体撮像素子の高解像度化が進み、それに伴って光電変換部の面積が縮小したことにより受光感度低下の問題が顕在化するようになってきている。これを解決するための手法として、CMOS固体撮像素子の裏面から光を照射する構造を備えた従来技術が知られている(非特許文献1を参照)。
【0003】
しかし、同手法は光電変換部への光の到達率を高めることが目的であり、光電変換部の材料に用いられたSiの物性である量子効率や光吸収係数に基づく受光感度を超えることはできない。したがって、将来のさらなる高解像度化に伴う受光感度低下の問題を解決するためには、光電変換部に、量子効率や光吸収係数の点でSiを超える材料を用いる手法の開発が不可欠となる。
【0004】
こうした材料は主に有機材料(非特許文献2を参照)と無機材料に大別されるが、無機材料としては、CuInSe2とCuGaSe2の混晶であるCIGS(非特許文献3を参照)やcSe(非特
許文献4を参照)が知られている。
【0005】
特に、上述したCIGSは優れた量子効率、光吸収係数および安定性を兼ね備えており、将来の固体撮像素子の光電変換部用材料として期待されている。膜厚が薄くても光を十分に吸収することができるため、印加電圧が低くても高い内部電界を与えることが可能である。このことは、膜中でのキャリア増倍動作を可能とし、さらなる高感度化をもたらす。CIGSの固体撮像素子への応用は1993年に提案され(非特許文献5を参照)、現在では車載や防犯、生体認証用途への応用に向けて実用化の研究が進められている(非特許文献6を参照)。
【0006】
従来技術に係る、CIGSを用いた固体撮像素子およびその製造方法を図4を用いて説明する。
同撮像素子は、例えば、図4(B)に示すように、CMOSで構成された信号読出回路を付設した基板101上に、CIGS膜102を設け、さらに、n型半導体層103および透明導電膜(ITO層)104を備えてなる。
【0007】
また、従来技術に係る固体撮像素子の製造方法は、例えば、図4(A)、(B)の順で製造していく方法であり、信号読出回路を形成した信号読出回路基板101上に、CIGS膜102をスパッタリングや蒸着を用いて成膜し、その後、スパッタリングや蒸着を用いて、順次、n型半導体層103および透明導電膜104を成膜する。
【先行技術文献】
【非特許文献】
【0008】
【非特許文献1】S.Iwabuchi, Y.Maruyama, Y.Ohgishi, M.Muramatsu, N.Karasawa and T.Hirayama, ISSCC 2006 Dig.Tech.Papers, 1171 (2006).
【非特許文献2】林誠之, 映情学技報, 37(40), 5 (2013).
【非特許文献3】Kenji Kikuchi, S.Imura, K.Miyakawa, H.Ohtake, M.Kubota and E.Ohta, Sensors and Acutuators A:Physical, 224, 24 (2015).
【非特許文献4】S.Imura, K.Kikuchi, K.Miyakawa, H.Ohtake and M.Kubota, Appl. Phys.Lett. 104, 242101 (2014).
【非特許文献5】K.Tanaka, M.Kosugi, F.Ando, T.Ushiki, H.Usui and K.Sato, Jpn.J.Appl.Phys., 32(32-33), 113 (1993).
【非特許文献6】O.Matsushima, K.Miyazaki, M.Takaoka, T.Maekawa, H.Sekiguchi, H.Fuchikami, M.Moriwake, H.Takasu, S.Ishizuka, K.Sakurai, A. Yamada, and S.Niki, IEDM Tech.Dig., 267 (2008).
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、成膜されたCIGS等のカルコパイライト型半導体膜やcSe膜の表面平面性
は良好とは言えない。図2に走査型電子顕微鏡(Scanning Electron Microscope:SEM)
によるCIGS膜の表面(A)および断面(B)の観察結果を示す(図2は本発明の実施形態に係るCIGS膜の状態を表すものであるが、従来技術によるCIGS膜も同様の状態である)。この図2(A)、(B)からも明らかなように、CIGS膜102は多結晶膜であり、微小なグレインが集合しているため膜の表面における平面性は低い。
このため、CIGS膜102(やcSe膜等のp型半導体層)とn型半導体層103との界面
の平面性もまた、下地となるCIGS膜102の凹凸の影響を受けて低下し、CIGS膜102とn型半導体層103とで形成されるpn接合フォトダイオードのpn界面には大きな凹凸が存在することになる。この結果、暗電流値や感度等のフォトダイオード特性が大幅に低下していた。
なお、CIGS膜102の表面の凹凸を直接削って、CIGS膜102の表面の平面性を高めることが考えられるが、この場合には光電変換面にクラックが生じてしまい、光電変換特性が大幅に劣化してしまう。
【0010】
本発明は、これらの課題を解決するためになされたもので、CIGS等のカルコパイライト型半導体や結晶セレン(以下、CIGS膜等と称する)を成膜した際に、このCIGS膜等とn型半導体層の界面の平面性を高めて、暗電流が小さく、感度の高い撮像素子を実現し得る固体撮像素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【0011】
以上の目的を達成するため、本発明の固体撮像素子の製造方法は以下のような構成とされている。
すなわち、本発明の固体撮像素子の製造方法は、
信号の読出処理を行う信号読出回路部を付設した信号読出回路基板の上方にカルコパイライト型半導体または結晶セレンからなるp型半導体層を成膜する固体撮像素子の製造方法において、
まず、表面平面性を有するダミーのベース体の上面に、前記p型半導体層を成膜し、このp型半導体層の上面に、前記信号読出回路基板の表側の面を接合して接合体を形成し、
次に、前記接合体から前記ベース体を除去し、除去された該ベース体が当接していた該接合体の面上に、少なくとも、n型の半導体層および透明導電膜をこの順に積層して固体撮像素子を作製し、
前記接合体から前記ベース体を除去する工程では、該ベース体の材料をSiとし、該ベース体を厚み方向に削る速度が大きい第1研削段階と、該ベース体を厚み方向に削る速度が小さい第2研削段階とをこの順に行い、この後、XeF2を用いたエッチングにより前記ベース体を除去する、ことを特徴とするものである。
この場合において、前記p型半導体層の上面に、前記信号読出回路基板の表側の面を接合して前記接合体を形成する際には、前記p型半導体層と前記信号読出回路基板とを互いに1MPa以上で加圧するとともに、100℃以上、400℃以下の範囲で加熱することが好ましい。
【0012】
また、前記p型半導体層を構成するカルコパイライト型半導体がCIGS(Cuと、InまたはGaまたはその両方と、SまたはSeまたはその両方と、を含む化合物半導体)により作製されることが好ましい。
また、前記ベース体を、Si、Ge、サファイヤおよびガラスの中から選択される材料により作製することが好ましい。
【0013】
た、前記p型半導体層の上面に、前記信号読出回路部を付設した信号読出回路基板の表側の面を接合する工程において、前処理として前記p型半導体層の上面に平面化処理を施すことが好ましい。
【発明の効果】
【0015】
固体撮像素子の製造工程において、光電変換膜であるp型半導体層、特にCIGS膜等の成膜を行う際に、信号読出回路基板(特にCMOS基板)の上方にCIGS膜等を形成しようとすると、このCIGS膜等の成膜処理時の熱によって半導体基板に付設された信号回路部が損傷を受けてしまう。
【0016】
そこで、本発明の固体撮像素子の製造方法においては、膜転写技術(Layer Transfer
)を用いて、このような問題を解決している。
【0017】
すなわち、この膜転写技術は、高い温度をかけることが可能なダミー基板上に、十分に高い温度をかけて高品質なCIGS膜等を成膜し、このCIGS膜等の上に本来の信号読出回路基板を接合し、この後ダミー基板を除去しているので、CIGS膜等の成膜処理時の熱によって、基板に付設された信号回路部が損傷を受けるという事態を回避することができる。
【図面の簡単な説明】
【0018】
図1】本発明の実施形態に係る固体撮像素子の製造方法を示す図である。
図2】本発明の実施形態に係る製造方法により製造された固体撮像素子のCIGS膜の表面(A)および断面(B)の状態を示す電子顕微鏡写真である。
図3】小工程a〜dの各工程において、蒸着処理における各蒸着物質の蒸発量を示すグラフである。
図4】従来技術に係る固体撮像素子の製造方法を示す図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施形態に係る固体撮像素子の製造方法について図面を用いて説明する。
まず、実施形態に係る固体撮像素子の製造方法について図1を用いて説明する。
【0020】
<実施形態>
図1(D)に示すように、本実施形態にかかる製造方法により製造された固体撮像素子10は、信号読出回路部を付設した信号読出回路基板1、CIGS膜(p型半導体層)2、n型半導体層3および透明導電膜4を、この順に積層して構成されている。
【0021】
ここで、CIGS膜2には、固体撮像素子10の裏面電極と透明電極間に電圧が印加される。
CIGSは、カルコパイライト型半導体(例えば、CuIn1-xGaxSe1-ySy等)に含まれ、
本発明において、結晶セレン(以下、cSeと称する)によって代替されても同様の効果を
得ることができる。ここで、CuIn1-xGaxSe1-ySyにおけるxは0〜1(0≦x≦1)、yは0〜1
(0≦y≦1)の範囲内における値をとり得る。
なお、以下においてCIGS膜2について記載されている部分は基本的にcSeに置き換
えることが可能であり、それによっても同様の効果が得られる。
【0022】
型半導体層3は、透明導電膜4からCIGS膜2への正孔の注入を阻止する(抑制する)層であり、例えば、ワイドギャップのn型半導体である酸化ガリウム(Ga2O3)により構成される。
【0023】
透明導電膜4は、例えば、ITO(Indium Oxide:Sn 10wt%)膜で構成される。ITO膜は、スパッタリング法や蒸着法等によってn型半導体層3の上に形成される。透明導電膜4は、正極性電極として用いられる。なお、透明導電膜4としては、金からなる薄膜など他の金属薄膜を用いてもよい。
【0024】
次に、図1(A)〜(D)の各工程は、このような固体撮像素子10を製造するために順次、行われる工程であって、本実施形態に係る固体撮像素子の製造方法を示すものである。
この製造方法を概念的に説明すると、平面性が良好な成膜基板11上にCIGS膜2を形成し、このCIGS膜2上に信号読出回路基板1の表面を接合し、この状態で成膜基板11を剥離し、成膜基板11が当接していた、平面性が良好なCIGS膜2の表面を、n型半導体層3を形成するための下地として使用することで、暗電流を低減し得るとともに高い感度を有する固体撮像素子10を得ることができる。
【0025】
なお、CIGSやcSeの多結晶薄膜の平均面粗さRaは、例えば、数十nmであり、所定の添加
物を加えるによって平面性を向上させることができるが、それでも平均面粗さRaは、高々8 nm程度まで小さくできるにすぎない。
これに対し、平坦なガラス基板の平均面粗さRaは、例えば0.1〜0.2 nm(コーニング社
製EAGLE-XG等)であり、これを下地層として用いる本実施例の製造手法によれば、少なくとも、平均面粗さRaを5 nm以下とすることができる。さらに、平均面粗さRaを例えば1 nm以下とすることも可能と考えられる。
【0026】
(1)工程1
まず、ダミー基板としてSi、Ge、サファイヤ、ガラス等からなる平面性の良い成膜基板11を用意する。例えば、基板サイズが4インチ角で、厚さが400μmのものを用いることができる。最終的には除去されるダミー基板であるから、不純物の濃度や、p型/n
型のいずれか等の内容的な条件は不問とされる。
【0027】
次に、カルコパイライト型半導体に含まれるCIGS膜2は、例えば、多元蒸着法(三段階法など)やスパッタリング法等により、成膜基板11の上に形成することができ、膜厚は、例えば,0.2〜3μm程度とされる。
【0028】
上述した多元蒸着法でCIGS(膜厚1μm)を成膜する場合の蒸着プロセスの一例を図3
に示す。
すなわち、多元蒸着法は、Cu、In、Ga、およびSeの各材料を個別にルツボに充填して加熱して蒸発させ、基板上に成膜する手法である。
【0029】
この多元蒸着法では、この工程1中の、小工程a(蒸着流のシャッタを開状態とする操作により開始される)において、基板温度を350〜400℃とし、In、GaおよびSe(ルツボ温
度は、In について880℃、Ga について1000℃、Se について210℃)の蒸着流を成膜基板
11上に12分間に亘って照射する。
次に、小工程bにおいて、基板温度を450℃に昇温させながらCuおよびSe(ルツボ温度
は、Cu について1150℃、Se について210℃)の蒸着流を8分間に亘って照射する。
次に、小工程cにおいて、In、Ga、Se(ルツボ温度は、Inについては 860℃、Ga につ
いては 975℃、Se については 210℃)の蒸着流を2分間に亘って再度照射する。
最後に、小工程d(蒸着流のシャッタを閉状態とする操作により終了する)において、基板温度を200℃以下まで降下させながらSe(ルツボ温度Se 170℃)の蒸着流を約30分間
に亘って照射する。
【0030】
このようにして形成されたCIGS膜2においては、図1(A)に示すように、成膜基板11上に成膜された表面(図1(A)では上面)には、凹凸が生じているが、CIGS膜2の逆側の表面(図1(A)では下面:成膜基板11側の界面)は、成膜基板11の表面の良好な平面性が転写されたものであり、高い平面性を有している。
【0031】
(2)工程2
次に、図1(B)に示すように、CIGS膜2を信号読出回路を付設した信号読出回路基板1に接合する。このとき、CIGS膜2と信号読出回路基板1との接合強度を良好なものとするために、CIGS膜2の表面を平面化することが望ましい。平面化処理としては、Ar、Kr、Xeなどの希ガスを用いたプラズマ処理、イオンビーム処理、高速原子ビーム処理、バフ研磨、CMPなどを用いることができる。例えばArガスによるプラズマ処理により、上記平面
化処理を行う場合、電力をRF300W、圧力を60Pa、流量が100sccmの条件で10分以上の処理
を行うことで、表面を平面化することができる。
【0032】
CIGS膜2と信号読出回路基板1を接合する際には、加圧装置等を利用してCIGS膜2と信号読出回路基板1の表面同士を対向させた状態で両者が互いに接合される方向に加圧する。この際、接合強度を良好なものとするために、少なくとも1MPa,望ましくは5MPa以上の圧力をかけることが好ましい。
【0033】
次に、上記加圧をした状態で加熱する。加熱する温度は、少なくとも100℃以上、望ま
しくは200℃以上である。ただし、加熱により信号読出回路の性能が劣化しないように、
上記加熱温度を400℃以下に設定することが必要である。
なお、加圧している時間は、少なくとも5分以上、望ましくは60分以上である。
【0034】
(3)工程3
次に、図1(C)に示すように、CIGS膜2と信号読出回路基板1を接合した接合体から、成膜基板11を除去する。この成膜基板11の除去には、この成膜基板11を構成している材料に応じて、機械的あるいは化学的な各種手法のうち、適切なものを選択して用いることができる。例えば、成膜基板11の材料としてSiを用いた場合は、ダイヤモンドホイールによる研削とXeF2によるエッチングを利用して行うことができる。
【0035】
なお、研削工程においては、接合部のダメージを緩和するために、2段階研削を行うことが好ましい。
すなわち、最初の研削工程では、例えば、ホイール回転数を3000rpm、研削速度を5μm/secとして研削を行い、成膜基板11の残りの厚みが100μm以下になったら研削を停止
する。
【0036】
次に、第2の研削工程では、回転数は最初の研削工程の状態を維持した状態で、研削速度を0.5μm/secまで低下させて研削を行い、成膜基板11の残りの厚みが30μm程度に
なったところで研削を停止する。このように、基板厚みがかなり薄くなったところまで研
削したところで、研削速度を落とす2段階研削を採用しているので、研削時間を短縮しつつ、研削し過ぎて接合部にダメージを与えてしまう虞を防止することができる。
【0037】
次に、XeF2を用いて、残った成膜基板11を完全に除去する。XeF2はCIGS膜やcSe膜に
対して極めて大きな選択比を有しているため、XeF2によりSiからなる成膜基板11を除去しても、CIGS膜2がエッチングされる状況を阻止することができる。
例えば、基板サイズが20mm角で、厚みが30μmのSi基板であれば、圧力を400Paとし
、30secのエッチングサイクルを75回繰り返すことで完全にSi基板を除去することがで
きる。
【0038】
(4)工程4
次に、図1(D)に示すように、CIGS膜2上にn型半導体層3および透明導電膜4を形成する。
n型半導体層3は、透明導電膜4からCIGS膜2への正孔の注入を阻止する(抑制する)機能を有し、例えば、ワイドギャップn型半導体である酸化ガリウム(Ga2O3)で構成さ
れる。ターゲット材料としてはGa2O3を使用し、スパッタリング法で成膜する。成膜時の
基板温度は室温から400℃、酸素分圧PDは、0 Pa< PD <1 Pa、の各範囲とするのがよい
【0039】
透明導電膜4は、例えば、ITO(Indium Oxide:Sn 10wt%)膜で構成される。透明導電
膜4は、スパッタリング法や蒸着法等によってn型半導体層3の上に形成される。
なお、透明導電膜4は、正極性電極として用いられる。また、透明導電膜4としては、金薄膜などの他の金属薄膜を用いることも可能である。
【0040】
このようにして製造された、固体撮像素子10は、暗電流が小さく、感度が高いという特性を備えたものとすることができる。
【0041】
<変更態様>
本発明の固体撮像素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。例えば、上記実施形態においては、信号読出回路基板1の上方に、CIGS膜2(またはcSe層)、n型半導体層3および透明導電膜4を、この順に設けるようにしている。また、n型半導体層3および透明導電膜4の間や、透明導電膜4の上方に、他の層を設けてもよい。また、n型半導体層3にバッファ層を含めるようにしてもよい。
【0042】
また、成膜基板11はSiによるものでなくてもよいが、エッチングによって除去できるものであることが好ましい。
また、上記成膜基板11としては、上述したようにSi、Ge、サファイヤ、ガラス等からなる平面性の良い成膜基板11を用いることができるが、この成膜基板11の上に、非晶質SiやAlなどの金属をスパッタリングなどを用いて成膜したもの全体をダミー基板として扱うようにしてもよい。ただし、非晶質SiやAlなどの金属を成膜してなるもの全体を成膜表面の平面性を良好なものとする必要がある。
この場合には、非晶質SiやAl等の金属を成膜基板11の表面に成膜してなるもの全体を、ダミー基板としてCIGS膜2(またはcSe層)から剥離することになる。
【0043】
また、信号読出回路基板1に付設される電極としては、Au電極であれば酸化されない等の利点があるが、例えばIn電極等の他の電極を用いることも可能である。
【符号の説明】
【0044】
1、101 信号読出回路基板
2、102 CIGS膜(p型半導体層)
3、103 n型半導体層
4、104 透明導電膜
11 成膜基板
図1
図2
図3
図4