技術分野
衛星放送及び地上放送並びに固定通信及び移動通信の技術分野に関するものであり、特に、デジタルデータの送信装置及び受信装置
発明が解決しようとする課題[発明の詳細な説明]から抜粋
前述したように、集合分割法においては、ビット毎に訂正能力が異なることから、所定の符号化率において伝送性能を向上するには、ビット毎の誤り訂正能力に応じた誤り訂正符号の最適化が必要となる。
このため、特許文献1には、集合分割法による伝送方式によって各ビットの訂正能力が異なる場合の伝送性能を向上させる技法が開示されているが、8PSKについてのみ、その具体例が開示されている。一方、32QAMにおけるLDPC(Low Density Parity Check)符号化率やLDPC符号の検査行列に関してどのような値を採用すれば周波数利用効率を向上させ、当該伝送性能を向上できるのかについて開示されていない。したがって、当該集合分割法による伝送方式を採用するにあたって、放送事業者が、場合によっては伝送性能の向上が見られないLDPC符号化率(或いはLDPC符号の検査行列)を使用するおそれがあった。
したがって、ビット毎に分割可能な複数の符号系列を入力シンボル系列とし、該入力シンボル系列のシンボル構成ビットを、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割法による伝送方式において、32QAMにおける具体的なLDPC符号化率や、そのLDPC符号の検査行列に関する値についての具体的な数値が望まれていた。
さらに、4Kや8K等の超高精細映像に対する高画質化へのニーズへ対応するためには情報ビットレートを向上する必要があるが、そのためには誤り訂正符号のパリティビットを減らし、平均符号化率を上げると同時に誤り訂正符号が擬似エラーフリーを満たすC/Nも上げる必要がある。通常、擬似エラーフリーの評価点としては、ビット誤り率1.0×10
−11 がよく用いられる。
しかし、32QAMの集合分割法において平均符号化率を上げる場合、LDPC符号設計に関する新たな課題が発生する。図11に示す32QAMへ集合分割法を適用し、ビット毎の誤り訂正符号が無い場合のC/N対ビット誤り率特性を図12に示す。図12において第3ビットに着目すると、C/N=14dBと交差するビット誤り率は1.8×10
−3 (図12におけるマル点線)である。LDPC符号は検査行列が非常に疎であるため容易に符号長を長くすることができ、符号長が長いほど符号間の識別が容易になるため強い誤り訂正能力を有する。通常、数万ビット長のLDPC符号は誤り訂正前のビット誤り率10
−1 から10
−2 付近で設計されることが多く、高度衛星放送方式では符号化率1/3〜9/10の範囲でLDPC符号化率が利用可能である。
しかしながら、誤り訂正前のビット誤り率が1.8×10
−3 の場合、LDPC符号化率が非常に1に近くなり、LDPC符号のパリティ長を極端に短くする必要がある。つまり、第3ビットに関しては、LDPC符号を構成する検査行列の低密度性を維持することが非常に難しくなる。
さらに、BCH符号のみで第3ビットを訂正する観点からBCH(65535,65167)短縮符号の性能に着目すると、擬似エラーフリーを満たす誤り訂正前のビット誤り率は1.2×10
−4 であることから、BCH符号のみで擬似エラーフリーを達成することは難しい。
BCH符号のみでエラーフリーが達成可能な事例として、図11における第4ビットおよび第5ビットに着目すると、C/N=14dBと交差するビット誤り率は、第4ビットの場合は5.4×10
−6 (図12におけるマル点線)、第5ビットの場合は1.0×10
−6 (図12におけるマル点線)となる。この場合、BCH符号のみで十分に擬似エラーフリーが期待できる。
以上の観点から、32QAMの集合分割法においてC/N=14dB付近まで伝送性能を確保するため、できる限り平均符号化率を上げて、尚且つ擬似エラーフリーを満たす5ビットのシンボルを構成したい場合、特に第3ビットについて、誤り訂正符号設計に関する課題が生じる。
本発明は、上述の問題に鑑みて為されたものであり、32QAMに集合分割法を適用し、平均符号化率および周波数利用効率を向上させるデジタルデータの送信装置及び受信装置を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述の問題を解決するために、本発明では、所要C/N=14dB付近において擬似エラーフリーが達成可能な手段として、集合分割法による32QAMのシンボル構成ビットの各ビットのLDPC符号化率を平均したLDPC平均符号化率101/120(近似値5/6)を適用する。そして、集合分割法を適用する際に、シンボルを構成するビット毎の誤り訂正能力に応じて、各ビットに対して所定のLDPC符号化率を有するLDP・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、誤り訂正符号と多値変調(32QAM)の組み合わせにおける符号化変調の性能を向上させ、白色雑音下における伝送性能を向上させることが可能となる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 本発明における一実施形態の送信装置及び受信装置の構成例を示す図である。
【図2】 本発明に係る実施例1として、第1ビットLDPC符号化率49/120、第2ビットLDPC符号化率108/120、第3ビットLDPC符号化率108/120、第4ビットLDPC符号化率120/120(LDPCパリティ無し)、第5ビットLDPC符号化率120/120(LDPCパリティ無し)、及びBCH(65535,65343)短縮符号の場合のスロット構成例を示す図である。
【図3】 本発明による32QAMにおける変形集合分割法の分割例を示す図である。
【図4】 本発明による32QAMにおける変形集合分割法を適用した際に、ビット毎の誤り訂正符号が無い場合のC/N対ビット誤り率特性を示す図である。
【図5】 本発明と従来技法を対比するC/N対ビット誤り率特性を示す図である。
【図6】 本発明と従来技法を対比する所要C/N比較結果を示す図である。
【図7】 本発明に係る実施例2として、第1ビットLDPC符号化率49/120、第2ビットLDPC符号化率108/120、第3ビットLDPC符号化率108/120、第4ビットLDPC符号化率120/120(LDPCパリティ無し)、第5ビットLDPC符号化率120/120(LDPCパリティ無し)、及びBCH(65535,65167)短縮符号の場合のスロット構成例を示す図である。
【図8】 本発明に係る実施例3として、すべての符号系列において情報ビットがバイト単位で構成され、第1ビットLDPC符号化率49/120、第2ビットLDPC符号化率108/120、第3ビットLDPC符号化率108/120、第4ビットLDPC符号化率120/120(LDPCパリティ無し)、第5ビットLDPC符号化率120/120(LDPCパリティ無し)、及びBCH(65535,65343)短縮符号の場合のスロット構成例を示す図である。
【図9】 従来からの8PSKにおける集合分割法の分割例を示す図である。
【図10】 従来からの16QAMにおける集合分割法の分割例を示す図である。
【図11】 従来からの32QAMにおける集合分割法の分割例を示す図である。
【図12】 従来からの32QAMにおける集合分割法を適用した際に、ビット毎の誤り訂正符号が無い場合のC/N対ビット誤り率特性を示す図である。
10 送信装置
11 シリアル/パラレル変換部
12 誤り訂正符号化部
12‐1 第1誤り訂正符号化部
12‐2 第2誤り訂正符号化部
12‐3 第3誤り訂正符号化部
12‐4 第4誤り訂正符号化部
12‐5 第5誤り訂正符号化部
13 符号化率設定部
14 マッピング部
15 直交変調部
16 符号化率判別信号多重部
20 受信装置
21 直交復調部
22‐1 第1ビット対数尤度比計算部
22‐2 第2ビット対数尤度比計算部
22‐3 第3ビット対数尤度比計算部
22‐4 第4ビット対数尤度比計算部
22‐5 第5ビット対数尤度比計算部
23‐1 第1ビット誤り訂正復号部
23‐2 第2ビット誤り訂正復号部
23‐3 第3ビット誤り訂正復号部
23‐4 第4ビット誤り訂正復号部
23‐5 第5ビット誤り訂正復号部
24 パラレル/シリアル変換部
25 符号化率判別部
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録