特許 6644294 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6644294

(24)【登録日】2020年1月10日

(45)【発行日】2020年2月12日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20200130BHJP

   H01L 29/868 20060101ALI20200130BHJP

   H01L 21/329 20060101ALI20200130BHJP

   H01L 29/06 20060101ALI20200130BHJP

   H01L 21/28 20060101ALI20200130BHJP

   H01L 21/283 20060101ALI20200130BHJP

   H01L 29/41 20060101ALI20200130BHJP

【ＦＩ】

   H01L29/91 D

   H01L29/91 F

   H01L29/91 B

   H01L29/06 301M

   H01L29/06 301V

   H01L21/28 301B

   H01L21/283 C

   H01L29/44 Y

【請求項の数】1

【全頁数】14

(21)【出願番号】特願2015-167195(P2015-167195)

(22)【出願日】2015年8月26日

(65)【公開番号】特開2017-45858(P2017-45858A)

(43)【公開日】2017年3月2日

【審査請求日】2018年8月24日

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２７年度、環境省、未来のあるべき社会・ライフスタイルを創造する技術イノベーション事業「高品質ＧａＮ基板を用いた超高効率ＧａＮパワー・光デバイスの技術開発とその実証」に係る委託業務、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】502340996

【氏名又は名称】学校法人法政大学

(73)【特許権者】

【識別番号】515131378

【氏名又は名称】株式会社サイオクス

(73)【特許権者】

【識別番号】000002093

【氏名又は名称】住友化学株式会社

(74)【代理人】

【識別番号】100145872

【弁理士】

【氏名又は名称】福岡 昌浩

(72)【発明者】

【氏名】中村 徹

(72)【発明者】

【氏名】三島 友義

(72)【発明者】

【氏名】太田 博

(72)【発明者】

【氏名】山本 康博

(72)【発明者】

【氏名】堀切 文正

【審査官】 棚田 一也

(56)【参考文献】

【文献】 特開２０１４−０１３８８６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／２８３

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において、前記メサ構造の側面上に配置された前記絶縁膜の側面と、前記メサ構造の外側の上面上に配置された前記絶縁膜の上面とが接続する角部の位置である第１位置と、前記メサ構造の側面と、前記メサ構造の外側の上面とが接続する角部の位置である第２位置と、の間の前記絶縁膜に掛かる第１電圧が、前記第１電極が前記第２半導体層と接触している領域の下方におけるｐｎ接合界面の位置である第３位置と、前記第２位置の高さで前記第３位置の直下の位置である第４位置と、の間の前記第１半導体層に掛かる第２電圧と等しくなるような、前記絶縁膜の容量を有する半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）等のワイドバンドギャップ窒化物系化合物半導体は、高耐圧・高出力の高周波電子素子材料や、赤から紫外の発光が可能な発光素子材料として注目を集めている（例えば非特許文献１参照）。

【0003】

ワイドバンドギャップ窒化物系化合物半導体を用いたダイオードの高い耐圧特性を引き出すのに適した素子構造が望まれている。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】Yoshitomo Hatakeyama, Kazuki Nomoto, Naoki Kaneda, Toshihiro Kawano, Tomoyoshi Mishima, Senior Member, IEEE, and Tohru Nakamura, "Over 3.0GW/cm2 Figure-of-Merit GaN p-n Junction Diodes on Free-Standing GaN Substrates", IEEE Electron Devices Letters, Vol.32, No.12, pp.1674-1676,2011.

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の一目的は、耐圧特性の向上が図られた新規な構造を有する半導体装置を提供することである。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において、前記メサ構造の側面上に配置された前記絶縁膜の側面と、前記メサ構造の外側の上面上に配置された前記絶縁膜の上面とが接続する角部の位置である第１位置と、前記メサ構造の側面と、前記メサ構造の外側の上面とが接続する角部の位置である第２位置と、の間の前記絶縁膜に掛かる第１電圧が、前記第１電極が前記第２半導体層と接触している領域の下方におけるｐｎ接合界面の位置である第３位置と、前記第２位置の高さで前記第３位置の直下の位置である第４位置と、の間の前記第１半導体層に掛かる第２電圧以下となるような、前記絶縁膜の容量を有する半導体装置
が提供される。

【発明の効果】

【0007】

第１電圧が第２電圧以下となるような絶縁膜の容量を有することで、第１電極が第２半導体層と接触している領域の下方におけるｐｎ接合界面の位置よりも先に、メサ構造の側面のｐｎ接合界面の位置で絶縁破壊が生じることを抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、本発明の一実施形態による半導体装置の概略断面図である。

【図2】図２（ａ）は、実施形態による半導体装置の上部を示す概略断面図であり、図２（ｂ）は、シミュレーションにより得られたＡ点、Ｃ点、およびＤ点における電界強度を示すグラフである。

【図3】図３（ａ）〜図３（ｅ）は、シミュレーションにおけるメサ側面の近傍の等電位線分布を示す概略断面図である。

【図4】図４（ａ）〜図４（ｅ）は、シミュレーションにおけるｐ側電極の電極端近傍の等電位線分布を示す概略断面図である。

【図5】図５（ａ）および図５（ｂ）は、実施形態による半導体装置の作製工程を示す概略断面図である。

【図6】図６（ａ）および図６（ｂ）は、実施形態による半導体装置の作製工程を示す概略断面図である。

【発明を実施するための形態】

【0009】

本発明の一実施形態による半導体装置１００について説明する。図１は、実施形態による半導体装置１００の概略断面図である。

【0010】

半導体装置１００は、ｐｎ接合を有する半導体部材１０と、絶縁膜２０と、ｐ側電極３０と、ｎ側電極４０とを含んで構成されている。

【0011】

半導体部材１０は、ｎ型半導体層１１上にｐ型半導体層１２が積層されたメサ構造１３を有する。メサ構造１３の上面（メサ上面）１４には、ｐ型半導体層１２が露出し、メサ構造１３の側面（メサ側面）１５には、ｐ型半導体層１２とｎ型半導体層１１との接合界面つまりｐｎ接合界面が露出し、メサ構造１３の外側の上面（メサ外側上面）１６には、ｎ型半導体層１１が露出している。なおここで「外側」とは、平面視上の外側を意味する。また、「露出」とは、半導体部材１０の表面に現れているという意味であり、半導体装置１００の表面に現れていることまでは意味しない。

【0012】

絶縁膜２０は、メサ側面１５上およびメサ外側上面１６上に配置されている。絶縁膜２０は、メサ上面１４上まで延在していてもよい。絶縁膜２０は、メサ構造１３の凸形状に沿った形状を有するコンフォーマルな膜となっている。絶縁膜２０は、メサ上面１４上に、ｐ型半導体層１２とｐ側電極３０との接触を確保するための開口を有する。

【0013】

ｐ側電極３０は、メサ上面１４でｐ型半導体層１２と接触して電気的に接続されており、絶縁膜２０上で、メサ側面１５上およびメサ外側上面１６上に延在している。つまり、メサ側面１５上およびメサ外側上面１６上で、半導体部材１０とｐ側電極３０との間に、絶縁膜２０が介在している。

【0014】

例示の構造では、ｐ側電極３０は、ｐ側電極下層３１とｐ側電極上層３２との積層構造で構成されている。ｐ側電極下層３１は、絶縁膜２０の厚さ内に、ｐ型半導体層１２との接触を取るように配置されており、ｐ側電極上層３２は、絶縁膜２０の上側に配置されている。なお、ｐ側電極３０は、ｐ側電極下層３１とｐ側電極上層３２とが一体的に形成された構造であってもよい。

【0015】

絶縁膜２０は、メサ外側上面１６の全面上を覆っており、ｐ側電極３０は、メサ外側上面１６の一部上を覆っている。つまり、ｐ側電極３０の電極端よりも外側は、絶縁膜２０で覆われている。絶縁膜２０は、半導体部材１０とｐ側電極３０との間に介在する絶縁膜として機能するとともに、半導体部材１０の表面保護膜としての機能も有する。

【0016】

ｎ側電極４０は、ｎ型半導体層１１の下面１７でｎ型半導体層１１と接触して電気的に接続されている。ｎ側電極４０は、ｐ側電極３０の外側まで延在しており、例えばｎ型半導体層１１の下面１７の全面上に形成されている。

【0017】

ｐ側電極３０とｎ側電極４０との間に電圧が印加されることで、ｐ型半導体層１２とｎ型半導体層１１とが形成するｐｎ接合に電圧が印加されて、半導体装置１００を、半導体素子として動作させることができる。

【0018】

半導体部材１０は、つまりｎ型半導体層１１およびｐ型半導体層１２は、例えば窒化物系化合物半導体、例えば窒化ガリウム（ＧａＮ）で形成されている。以下、半導体部材１０がＧａＮで形成されている場合を例として説明を続ける。ＧａＮの比誘電率は、９．５である。

【0019】

絶縁膜２０を形成する材料については、後述する。

【0020】

ｐ側電極３０は、例えば、パラジウム（Ｐｄ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属で形成されている。ｎ側電極４０は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属で形成されている。

【0021】

本願発明者は、半導体装置１００の耐圧特性を向上させる技術、より具体的に説明すると、ｐ側電極３０とｎ側電極４０との間に逆バイアス電圧が掛かった際の耐圧特性を向上させる技術として、以下に説明するような技術を提案する。

【0022】

図２（ａ）は、図１に示した半導体装置１００の左側の上部（メサ構造１３、絶縁膜２０、およびｐ側電極３０の近傍）を示す概略断面図であり、ｐ側電極３０とｎ側電極４０との間に所定の逆バイアス電圧が印加された場合の、メサ部分における等電位線分布を概念的に示す図である。

【0023】

図２（ａ）において、Ａ点は、メサ側面１５と、メサ外側上面１６とが接続する角部の位置を示す。Ｂ点は、メサ側面１５上に配置された絶縁膜２０の側面２５と、メサ外側上面１６上に配置された絶縁膜２０の上面２６とが接続する角部の位置を示す。Ｃ点は、メサ側面１５におけるｐｎ接合界面の位置を示す。Ｄ点は、ｐ側電極３０がｐ型半導体層１２と接触している領域の下方におけるｐｎ接合界面の位置を示す。Ｅ点は、Ａ点と同じ高さでＤ点の直下の位置を示す。なお、図示をわかりやすくするため、Ａ点〜Ｅ点のそれぞれに黒丸を付して示している。

【0024】

メサ構造１３の内部における電界強度は、ｐｎ接合界面で、つまりＤ点で最大となる。したがって、大きな逆バイアス電圧が掛かった際に、まずＤ点で絶縁破壊が生じるような場合が、半導体装置１００の耐圧特性が最大に引き出された場合といえる。しかし、メサ構造１３の周部における電界強度、つまり側面１５上のＣ点やＡ点における電界強度は、以下に説明するように、絶縁膜２０の形成態様によって変化し、Ｄ点での電界強度を超える場合がある。このような場合、Ｄ点ではなく、まずＣ点やＡ点で絶縁破壊が生じることとなる。よって、Ｃ点やＡ点での電界強度を抑制することで、耐圧特性を向上させることができる。

【0025】

はじめに、Ｃ点での電界強度を抑制する技術について考察する。メサ側面１５のＣＡ間に掛かる電圧Ｖ_ＣＡが増大することで、Ｃ点での電界集中が発生する。電圧Ｖ_ＣＡが、メサ構造１３の内部のＤＥ間に掛かる電圧Ｖ_ＤＥに比べ大きいとき（Ｖ_ＣＡ＞Ｖ_ＤＥ）、Ｃ点への電界集中により、Ｄ点よりも先にＣ点で絶縁破壊が生じることとなる。よって、Ｖ_ＣＡ≦Ｖ_ＤＥとすることで、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。

【0026】

一方、ＢＡ間の絶縁膜２０に掛かる電圧Ｖ_ＢＡは、電圧Ｖ_ＣＡと等しい（Ｖ_ＢＡ＝Ｖ_ＣＡ）。したがって、電圧Ｖ_ＢＡを減少させることで、Ｖ_ＣＡ≦Ｖ_ＤＥが実現できる。なおここで、ｐ側電極３０とｐ型半導体層１２とはオーミック接触しており、ｐ側電極３０とｐ型半導体層１２とは、つまりＢ点とＣ点とは、同電位として扱うことができる。

【0027】

絶縁膜２０の単位面積当たりの容量Ｃ_２０は、以下の式（１）で表すことができる。
Ｃ_２０＝ε_０ε_２０／Ｔ_ＢＡ・・・（１）
ここで、ε_０は真空の誘電率であり、ε_２０は絶縁膜２０を形成する材料の比誘電率であり、Ｔ_ＢＡはＢＡ間の絶縁膜２０の厚さである。

【0028】

電圧Ｖ_ＢＡは、絶縁膜２０の容量Ｃ_２０に反比例し、以下の式（２）のように表すことができる。
Ｖ_ＢＡ∝１／Ｃ_２０＝Ｔ_ＢＡ／ε_０ε_２０・・・（２）

【0029】

したがって、絶縁膜２０のＢＡ間の膜厚Ｔ_ＢＡを減少させるか、絶縁膜２０の比誘電率ε_２０を増加させることで、絶縁膜２０の容量Ｃ_２０を増加させて、絶縁膜２０に掛かる電圧Ｖ_ＢＡを減少させることができる。そして、絶縁膜２０に掛かる電圧Ｖ_ＢＡを減少させることで、メサ側面１５のＣＡ間に掛かる電圧Ｖ_ＣＡを減少させることができる。

【0030】

このように、ＢＡ間の絶縁膜２０に掛かる電圧Ｖ_ＢＡが、ＤＥ間のｎ型半導体層１１に掛かる電圧Ｖ_ＤＥ以下（Ｖ_ＢＡ≦Ｖ_ＤＥ）となるように、絶縁膜２０の容量Ｃ_２０を選択することで、メサ側面１５のＣＡ間に掛かる電圧Ｖ_ＣＡを電圧Ｖ_ＤＥ以下（Ｖ_ＣＡ≦Ｖ_ＤＥ）とすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。

【0031】

図２（ｂ）は、シミュレーションにより得られたＡ点、Ｃ点、およびＤ点での電界強度を示すグラフであり、各点での電界強度の絶縁膜２０の比誘電率ε_２０に対する依存性を示す。

【0032】

本シミュレーションでは、半導体部材１０の材料をＧａＮとした。つまり、半導体部材１０の比誘電率ε_１０を９．５とした。そして、絶縁膜２０の材料を、つまり絶縁膜２０の比誘電率ε_２０を変化させた。

【0033】

シミュレーションに用いたｎ型半導体層１１の構造は、下方から順に、Ｓｉ濃度２×１０^１８ｃｍ^−３で厚さ２μｍのｎ型ＧａＮ層、Ｓｉ濃度１．１×１０^１６ｃｍ^−３で厚さ１７μｍのｎ型ＧａＮ層、およびＳｉ濃度３×１０^１５ｃｍ^−３で厚さ１μｍのｎ型ＧａＮ層を積層した３層構造とした。メサ外側は、メサエッチングにより最上層のｎ型ＧａＮ層が約０．５μｍエッチングされている。つまり、メサ外側上面１６からメサ構造１３のｎ型半導体層１１が突出する高さ（ＤＥ間の厚さ）は、約０．５μｍとした。メサ外側上面１６上の絶縁膜２０の厚さは、ＤＥ間よりも薄くし、約０．４μｍとした。ｐ側電極３０とｎ側電極４０との間に印加する逆バイアス電圧は、１０００Ｖとした。

【0034】

本シミュレーションでは、半導体装置１００の構造は、つまり絶縁膜２０の厚さは、一定とした。したがって、絶縁膜２０の比誘電率ε_２０を増加させることは、絶縁膜２０の容量Ｃ_２０を増加させることに対応し、絶縁膜２０に掛かる電圧Ｖ_ＢＡを減少させることに対応する。そして、電圧Ｖ_ＢＡを減少させることは、メサ側面１５のＣＡ間に掛かる電圧Ｖ_ＣＡを減少させることに対応し、Ｃ点での電界強度を減少させることに対応する。

【0035】

つまり、図２（ｂ）に示されるように、Ｃ点での電界強度は、比誘電率ε_２０が増加するにつれ減少する。一方、Ｄ点での電界強度は、比誘電率ε_２０に係らず一定である。図２（ｂ）において、Ｃ点での電界強度がＤ点での電界強度と等しくなる位置、つまり、Ｃ点での電界強度を示す曲線とＤ点での電界強度を示す曲線とが交差する位置をＰで示す。位置Ｐにおける比誘電率ε_２０の値をε_Ｐと呼ぶこととする。

【0036】

比誘電率ε_２０をε_Ｐ以上にすることで、Ｃ点での電界強度をＤ点での電界強度以下にでき、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。この条件は、Ｖ_ＣＡ≦Ｖ_ＤＥ、つまりＶ_ＢＡ≦Ｖ_ＤＥに対応する。

【0037】

本シミュレーションでは、ε_Ｐは９であり、半導体部材１０（ＧａＮ）の比誘電率ε_１０である９．５とほぼ等しい値（これよりは少し小さい値）であった。このことから、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制するための材料選択の目安としては、絶縁膜２０の比誘電率ε_２０を、半導体部材１０の比誘電率ε_１０以上とすることが好ましい。

【0038】

例示の半導体部材１０の比誘電率９．５以上の比誘電率を有する絶縁膜２０の材料としては、例えば、酸化セリウム（ＣｅＯ_２、比誘電率２６）、酸化ハフニウム（ＨｆＯ_２、比誘電率２５）、酸化チタン（ＴｉＯ_２、比誘電率８０〜１８０）、酸化タンタル（Ｔａ_２Ｏ_５、比誘電率２５）、チタン酸ストロンチウム（ＳｒＴｉＯ_３、比誘電率２００）、チタン酸バリウム（ＢａＴｉＯ_３、比誘電率６００）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ_３、比誘電率３００〜８００（ＢａとＳｒの比によって異なる））等の金属酸化物が挙げられる。

【0039】

なお、絶縁膜２０を形成する通常の材料としては、酸化シリコン（ＳｉＯ_２、比誘電率３．９）や窒化シリコン（Ｓｉ_３Ｎ_４、比誘電率７）が挙げられる。これらの材料の比誘電率は、半導体部材１０の比誘電率ε_１０よりも小さく、またε_Ｐよりも小さい。

【0040】

次に、Ａ点での電界強度を抑制する技術について考察する。本シミュレーションにより、Ａ点での電界強度の比誘電率ε_２０に対する依存性について、以下のようなことがわかった。

【0041】

Ａ点での電界強度は、比誘電率ε_２０がゼロの近傍から増加するにつれ減少し、ε_Ｐより少し小さい比誘電率ε_２０においてＤ点での電界強度を下回る極小値を取り、比誘電率ε_２０がそれより増加するにつれ増加する。

【0042】

また、Ａ点での電界強度が、極小値から増加してＤ点での電界強度と等しくなる位置、つまり、Ａ点での電界強度を示す曲線とＤ点での電界強度を示す曲線とが交差する位置は、Ｃ点での電界強度がＤ点での電界強度と等しくなる位置Ｐと一致している。つまり、Ａ点での電界強度は、Ｃ点での電界強度とともに、比誘電率ε_２０＝ε_ＰにおいてＤ点での電界強度と等しくなっている。

【0043】

したがって、比誘電率ε_２０をε_Ｐとすることで、Ｃ点での電界強度およびＡ点での電界強度の両方を、Ｄ点での電界強度と等しく（Ｄ点での電界強度以下に）することができ、Ｄ点よりも先にＣ点で絶縁破壊が生じること、および、Ｄ点よりも先にＡ点で絶縁破壊が生じること、の両方を抑制できる。この条件は、Ｖ_ＣＡ＝Ｖ_ＤＥ、つまりＶ_ＢＡ＝Ｖ_ＤＥに対応する。

【0044】

つまり、Ｖ_ＢＡがＶ_ＤＥと等しく（Ｖ_ＢＡ＝Ｖ_ＤＥと）なるように、絶縁膜２０の容量Ｃ_２０を選択することで、Ｖ_ＣＡをＶ_ＤＥと等しく（Ｖ_ＣＡ＝Ｖ_ＤＥと）することができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できるとともに、Ｄ点よりも先にＡ点で絶縁破壊が生じることも抑制できる。

【0045】

比誘電率ε_２０がε_Ｐを超える範囲では、Ａ点での電界強度は、Ｄ点での電界強度およびＣ点での電界強度を上回り、Ａ点での電界強度が最大となる。比誘電率ε_２０をε_Ｐ以上（あるいは半導体部材１０の比誘電率ε_１０以上）とした素子を、実施形態による高比誘電率の素子と呼ぶこととする。

【0046】

ここで、比較形態として、本シミュレーションの構造において、絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子について考える。このような素子を、比較形態による低比誘電率の素子と呼ぶこととする。酸化シリコンや窒化シリコンの比誘電率は、ε_Ｐよりも小さい。したがって、比較形態による低比誘電率の素子では、Ｃ点での電界強度が最大となる。

【0047】

このことから、実施形態による高比誘電率の素子のＡ点での電界強度が、比較形態による低比誘電率の素子のＣ点での電界強度未満となるように、比誘電率ε_２０を選択することで、比較形態による低比誘電率の素子、つまり絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子よりも、絶縁破壊を抑制することができる。

【0048】

本シミュレーションに沿って、このような比誘電率ε_２０の例について説明する。本シミュレーションでは、比較形態による低比誘電率の素子のＣ点での電界強度は、酸化シリコン（比誘電率３．９）を用いた場合に２ＭＶ／ｃｍであり、窒化シリコン（比誘電率７）を用いた場合に１．２５ＭＶ／ｃｍである。実施形態による高比誘電率の素子において、Ａ点での電界強度が２ＭＶ／ｃｍと等しくなる比誘電率ε_２０は６０であり、１．２５ＭＶ／ｃｍと等しくなる比誘電率ε_２０は１２である。なお、Ｄ点での電界強度は、１．２ＭＶ／ｃｍである。

【0049】

したがって、本シミュレーションでは、実施形態による高比誘電率の素子において、絶縁膜２０の比誘電率ε_２０を６０未満とすることで、絶縁膜２０に酸化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を生じにくくでき、絶縁膜２０の比誘電率ε_２０を１２未満とすることで、絶縁膜２０に窒化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を抑制できる。

【0050】

以上説明したように、Ｖ_ＢＡ≦Ｖ_ＤＥとなるように、絶縁膜２０の容量Ｃ_２０を選択することで、Ｖ_ＣＡ≦Ｖ_ＤＥとすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。

【0051】

Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制するための、絶縁膜２０の材料選択の目安としては、絶縁膜２０の比誘電率ε_２０を、半導体部材１０の比誘電率ε_１０以上とすることが好ましい。

【0052】

Ｖ_ＢＡ＝Ｖ_ＤＥとなるように、絶縁膜２０の容量Ｃ_２０を選択することで、Ｖ_ＣＡ＝Ｖ_ＤＥとすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できるとともに、Ｄ点よりも先にＡ点で絶縁破壊が生じることも抑制できる。

【0053】

比誘電率ε_２０をε_Ｐ以上（あるいは半導体部材１０の比誘電率ε_１０以上）とした素子 において、Ａ点での電界強度が、絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子のＣ点での電界強度未満となるように、絶縁膜２０の比誘電率ε_２０を選択することで、絶縁破壊を抑制できる。

【0054】

なお、ｐｎ電極３０、４０間に電圧Ｖ_０を印加した時、ｐ側電極３０下の空乏層膜厚Ｔ_０は、

と表される。
ここで、ε_０は真空の誘電率（８．８５×１０^−１２（Ｆ／ｍ））、ε_１０は半導体部材１０の比誘電率（例えば９．５）、Ｎ_ａ、Ｎ_ｄはアクセプタ濃度、ドナー濃度、Ｖ_Ｄは拡散電位、ｑは電荷（１．６×１０^−１９（Ｃ））である。
ＤＥ間に印加される電圧Ｖ_ＤＥは、

と表される。
ここで、Ｔ_ＤＥはＤＥ間の厚さであり、ｐ型半導体層１２の膜厚とメサ段差から導き出すことができる。
また、ｐｎ電極３０、４０間に電圧Ｖ_０が印加されているとき、絶縁膜２０（ＢＡ間）に印加される電圧Ｖ_ＢＡ、絶縁膜２０直下の空乏層に印加される電圧Ｖ_ＤＬは、単位面積当たりの絶縁膜２０の容量Ｃ_２０、および絶縁膜２０直下の空乏層の容量Ｃ_ＤＬを示す、

を用いて計算される。
ここで、ε_２０は絶縁膜２０の比誘電率、Ｖ_ＤＬは絶縁膜２０直下の空乏層に印加される電圧（＝Ｖ_０−Ｖ_ＢＡ）、Ｔ_ＢＡは絶縁膜２０の（ＢＡ間の）膜厚、Ｔ_ＤＬは絶縁膜２０直下の空乏層の膜厚、Ｑは絶縁膜２０に蓄えられる電荷（＝空乏層に蓄えられる電荷）である。
絶縁膜２０の膜厚Ｔ_ＢＡと比誘電率ε_２０とが決まれば、Ｖ_ＢＡ、Ｖ_ＤＬ、Ｃ_２０（単位面積当たりの絶縁膜２０の容量）を導き出すことができ、それらの関係性を規定できる。

【0055】

図３（ａ）〜図３（ｅ）は、上述のシミュレーションにおけるメサ側面１５の近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜２０の比誘電率ε_２０が、３．９、１０、１６、４０、および１００の場合を示す。逆バイアス電圧は１０００Ｖであり、等電位線は２０Ｖ間隔で表示している。

【0056】

比誘電率ε_２０が３．９、１０、１６、４０、１００と増加するにつれて、Ｃ点での電界強度が減少していることがわかる。また、これらの図からは、比誘電率ε_２０が３．９と１０の間でＡ点での電界強度が極小を取ることはわかりにくいものの、比誘電率ε_２０が１０、１６、４０、１００と増加することで、Ａ点での電界強度が増加していることがわかる。

【0057】

図４（ａ）〜図４（ｅ）は、上述のシミュレーションにおけるｐ側電極３０の電極端近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜２０の比誘電率ε_２０が、３．９、１０、１６、４０、および１００の場合を示す。逆バイアス電圧は１０００Ｖであり、等電位線は２０Ｖ間隔で表示している。

【0058】

比誘電率ε_２０が３．９、１０、１６、４０、１００と増加するにつれて、電極端近傍での電界強度が減少していることがわかる。このことから、絶縁膜２０の比誘電率ε_２０を増加させることは、ｐ側電極３０の電極端近傍における絶縁破壊を抑制する効果も有することがわかる。

【0059】

次に、実施形態による半導体装置１００の作製方法の一例について説明する。図５（ａ）、図５（ｂ）、図６（ａ）、および図６（ｂ）は、実施形態による半導体装置１００の作製工程を示す概略断面図である。

【0060】

図５（ａ）を参照する。まず、ｎ型半導体層１１とｐ型半導体層１２の積層部材を準備する。例えば、シリコン（Ｓｉ）濃度１．５×１０^１８ｃｍ^−３で厚さ４００μｍのｎ型ＧａＮ基板上に、Ｓｉ濃度２×１０^１８ｃｍ^−３で厚さ２μｍのｎ型ＧａＮ層、および、Ｓｉ濃度１×１０^１６ｃｍ^−３で厚さ２０μｍのｎ型ＧａＮ層を成長させ、さらにこの上に、マグネシウム（Ｍｇ）濃度５×１０^１７ｃｍ^−３で厚さ５００ｎｍのｐ型ＧａＮ層、および、Ｍｇ濃度２×１０^２０ｃｍ^−３で厚さ３０ｎｍのｐ型ＧａＮ層を成長させることで、積層部材を準備する。成膜方法としては、例えば有機金属気相エピタキシ（ＭＯＶＰＥ）を用いることができる。

【0061】

そして、積層部材を、メサ構造１３の外側で、ｐ型半導体層１２側からｎ型半導体層１１の途中の厚さまでエッチングすることで、メサ構造１３を形成する。ｐｎ接合界面からｎ型半導体層１１が掘り込まれる深さ、つまり、メサ外側上面１６からメサ構造１３のｎ型半導体層１１が突出する高さは、例えば５００ｎｍである。このようにして、半導体部材１０を準備する。

【0062】

図５（ｂ）を参照する。半導体部材１０のメサ上面１４、メサ側面１５、およびメサ外側上面１６の全面上に、絶縁膜２０を形成する。絶縁膜２０は、例えば、スパッタリングにより酸化セリウムを厚さ４００ｎｍ堆積することで形成される。

【0063】

次に、メサ上面１４上の、ｐ型半導体層１２とｐ側電極３０との接触領域に開口を有するレジストパターンＲＰ１を形成し、レジストパターンＲＰ１をマスクとして、この開口内の絶縁膜２０をエッチングする。絶縁膜２０に酸化セリウムを用いた場合、このエッチングは、例えばＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２Ｏ＝１：１：１とした薬液により行うことができる。

【0064】

図６（ａ）を参照する。レジストパターンＲＰ１を残したまま、全面上にｐ側電極下層３１を形成する。ｐ側電極下層３１は、例えば、スパッタリングによりパラジウムを厚さ２００ｎｍ堆積することで形成される。そして、レジストパターンＲＰ１とともに不要部のｐ側電極下層３１を除去するリフトオフにより、絶縁膜２０の開口内にｐ側電極下層３１を残す。

【0065】

図６（ｂ）を参照する。ｐ側電極上層３２の形状の開口を有するレジストパターンＲＰ２を形成し、全面上にｐ側電極上層３２を形成する。ｐ側電極上層３２は、例えば、スパッタリングによりチタンを厚さ３０ｎｍ堆積し、その上にスパッタリングによりアルミニウムを厚さ３００ｎｍ堆積することで形成される。そして、レジストパターンＲＰ２とともに不要部のｐ側電極上層３２を除去するリフトオフにより、必要部のｐ側電極上層３２を残す。このようにして、ｐ側電極３０が形成される。

【0066】

また、ｎ型半導体層１１の下面の全面上に、ｎ側電極４０を形成する。ｎ側電極４０は、例えば、スパッタリングによりチタンを厚さ５０ｎｍ堆積し、その上にスパッタリングによりアルミニウムを厚さ２５０ｎｍ堆積することで形成される。このようにして、実施形態による半導体装置１００が作製される。

【0067】

以上、実施形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0068】

例えば、上述の実施形態におけるｎ型導電型とｐ型導電型とを逆転させた半導体装置１００を構成することもできる。

【0069】

以下、本発明の好ましい形態について付記する。

【0070】

（付記１）
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において、前記メサ構造の側面上に配置された前記絶縁膜の側面と、前記メサ構造の外側の上面上に配置された前記絶縁膜の上面とが接続する角部の位置である第１位置と、前記メサ構造の側面と、前記メサ構造の外側の上面とが接続する角部の位置である第２位置と、の間の前記絶縁膜に掛かる第１電圧が、前記第１電極が前記第２半導体層と接触している領域の下方におけるｐｎ接合界面の位置である第３位置と、前記第２位置の高さで前記第３位置の直下の位置である第４位置と、の間の前記第１半導体層に掛かる第２電圧以下となるような、前記絶縁膜の容量を有する半導体装置。

【0071】

（付記２）
前記第１電圧が前記第２電圧と等しくなるような、前記絶縁膜の容量を有する付記１に記載の半導体装置。

【0072】

（付記３）
前記絶縁膜の比誘電率は、前記半導体部材（第１半導体層および第２半導体層）の比誘電率以上である付記１または２に記載の半導体装置。

【0073】

（付記４）
前記逆バイアス電圧が掛かった状態において前記第２位置に掛かる電界強度が、前記絶縁膜が酸化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面の位置である第５位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記１〜３のいずれか１つに記載の半導体装置。

【0074】

（付記５）
前記逆バイアス電圧が掛かった状態において前記第２位置に掛かる電界強度が、前記絶縁膜が窒化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面の位置である第５位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記１〜４のいずれか１つに記載の半導体装置。

【0075】

（付記６）
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記絶縁膜の比誘電率は、前記半導体部材の比誘電率以上である半導体装置。

【符号の説明】

【0076】

１０ 半導体部材
１１ ｎ型半導体層
１２ ｐ型半導体層
２０ 絶縁膜
２１ 第１絶縁層
２２ 第２絶縁層
３０ ｐ側電極
４０ ｎ側電極
１００ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】