特許第6644295号(P6644295)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 学校法人法政大学の特許一覧 ▶ 株式会社サイオクスの特許一覧 ▶ 住友化学株式会社の特許一覧

<>
  • 特許6644295-半導体装置 図000005
  • 特許6644295-半導体装置 図000006
  • 特許6644295-半導体装置 図000007
  • 特許6644295-半導体装置 図000008
  • 特許6644295-半導体装置 図000009
  • 特許6644295-半導体装置 図000010
  • 特許6644295-半導体装置 図000011
  • 特許6644295-半導体装置 図000012
  • 特許6644295-半導体装置 図000013
  • 特許6644295-半導体装置 図000014
  • 特許6644295-半導体装置 図000015
  • 特許6644295-半導体装置 図000016
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6644295
(24)【登録日】2020年1月10日
(45)【発行日】2020年2月12日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/861 20060101AFI20200130BHJP
   H01L 29/868 20060101ALI20200130BHJP
   H01L 29/06 20060101ALI20200130BHJP
【FI】
   H01L29/91 D
   H01L29/06 301M
   H01L29/91 F
   H01L29/06 301V
   H01L29/06 301F
【請求項の数】4
【全頁数】22
(21)【出願番号】特願2015-167196(P2015-167196)
(22)【出願日】2015年8月26日
(65)【公開番号】特開2017-45859(P2017-45859A)
(43)【公開日】2017年3月2日
【審査請求日】2018年8月24日
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成27年度、環境省、未来のあるべき社会・ライフスタイルを創造する技術イノベーション事業「高品質GaN基板を用いた超高効率GaNパワー・光デバイスの技術開発とその実証」に係る委託業務、産業技術力強化法第19条の適用を受ける特許出願
(73)【特許権者】
【識別番号】502340996
【氏名又は名称】学校法人法政大学
(73)【特許権者】
【識別番号】515131378
【氏名又は名称】株式会社サイオクス
(73)【特許権者】
【識別番号】000002093
【氏名又は名称】住友化学株式会社
(74)【代理人】
【識別番号】100145872
【弁理士】
【氏名又は名称】福岡 昌浩
(72)【発明者】
【氏名】中村 徹
(72)【発明者】
【氏名】三島 友義
(72)【発明者】
【氏名】太田 博
(72)【発明者】
【氏名】山本 康博
(72)【発明者】
【氏名】堀切 文正
【審査官】 棚田 一也
(56)【参考文献】
【文献】 特開2014−013886(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/861
H01L 29/06
H01L 29/868
(57)【特許請求の範囲】
【請求項1】
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記絶縁膜は、第1絶縁層および第2絶縁層を含んで構成され、
前記第1絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部と接触し、前記角部を覆うように配置され、
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面と接触し、前記pn接合界面を覆うように配置され、
前記第2絶縁層の比誘電率は、前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態における、前記メサ構造の側面に露出した前記pn接合界面での電界強度が、前記第1電極が前記第2半導体層と接触している領域の下方におけるpn接合界面での電界強度と、等しくなる比誘電率以上であり、
前記第1絶縁層の比誘電率は、前記第2絶縁層の比誘電率よりも小さい、
半導体装置。
【請求項2】
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面を覆うとともに、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている請求項1に記載の半導体装置。
【請求項3】
前記第1絶縁層と前記第2絶縁層の積層部分で、前記第1絶縁層と前記第2絶縁層の間に、前記第1絶縁層と前記第2絶縁層の中間の比誘電率を有する他の絶縁層が介在する請求項1または2に記載の半導体装置。
【請求項4】
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記絶縁膜は、第1絶縁層および第2絶縁層を含んで構成され、
前記第1絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部と接触し、前記角部を覆うとともに、前記メサ構造の側面に露出した前記pn接合界面と接触し、前記pn接合界面を覆うように配置され、
前記第2絶縁層は、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され
前記第1絶縁層の比誘電率は、前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態における、前記メサ構造の側面に露出した前記pn接合界面での電界強度が、前記第1電極が前記第2半導体層と接触している領域の下方におけるpn接合界面での電界強度と、等しくなる比誘電率以上であり、
前記第2絶縁層の比誘電率は、前記第1絶縁層の比誘電率よりも大きい、
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)、窒化ガリウムインジウム(GaInN)等のワイドバンドギャップ窒化物系化合物半導体は、高耐圧・高出力の高周波電子素子材料や、赤から紫外の発光が可能な発光素子材料として注目を集めている(例えば非特許文献1参照)。
【0003】
ワイドバンドギャップ窒化物系化合物半導体を用いたダイオードの高い耐圧特性を引き出すのに適した素子構造が望まれている。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】Yoshitomo Hatakeyama, Kazuki Nomoto, Naoki Kaneda, Toshihiro Kawano, Tomoyoshi Mishima, Senior Member, IEEE, and Tohru Nakamura, "Over 3.0GW/cm2 Figure-of-Merit GaN p-n Junction Diodes on Free-Standing GaN Substrates", IEEE Electron Devices Letters, Vol.32, No.12, pp.1674-1676,2011.
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一目的は、耐圧特性の向上が図られた新規な構造を有する半導体装置を提供することである。
【課題を解決するための手段】
【0006】
本発明の一観点によれば、
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記絶縁膜は、第1絶縁層および第2絶縁層を含んで構成され、
前記第1絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部を覆うように配置され、
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面を覆うように配置されているか、または、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され、
前記第2絶縁層の比誘電率は、前記半導体部材の比誘電率以上であり、
前記第1絶縁層の比誘電率は、前記第2絶縁層の比誘電率よりも小さい、
半導体装置
が提供される。
【発明の効果】
【0007】
第2絶縁層の比誘電率が半導体部材の比誘電率以上であることにより、メサ構造の側面に露出したpn接合界面、または、第1電極の電極端近傍での電界強度を抑制できる。さらに、第1絶縁層の比誘電率が第2絶縁層の比誘電率よりも小さいことで、メサ構造の側面とメサ構造の外側の上面とが接続する角部での電界強度を抑制できる。
【図面の簡単な説明】
【0008】
図1図1は、本発明の第1実施形態による半導体装置の概略断面図である。
図2図2(a)は、第1実施形態による半導体装置の上部を示す概略断面図であり、図2(b)は、シミュレーションにより得られたA点、C点、およびD点における電界強度を示すグラフである。
図3図3(a)〜図3(e)は、シミュレーションにおけるメサ側面の近傍の等電位線分布を示す概略断面図である。
図4図4(a)〜図4(e)は、シミュレーションにおけるp側電極の電極端近傍の等電位線分布を示す概略断面図である。
図5図5(a)および図5(b)は、第1実施形態による半導体装置の作製工程を示す概略断面図である。
図6図6(a)および図6(b)は、第1実施形態による半導体装置の作製工程を示す概略断面図である。
図7図7は、第2実施形態による半導体装置の概略断面図である。
図8図8(a)および図8(b)は、第2実施形態による半導体装置の作製工程を示す概略断面図である。
図9図9は、第3実施形態による半導体装置の概略断面図である。
図10図10は、第4実施形態による半導体装置の概略断面図である。
図11図11(a)〜図11(c)は、第4実施形態による半導体装置の作製工程を示す概略断面図である。
図12図12は、絶縁膜の他の構成例(積層部分)を示す概略断面図である。
【発明を実施するための形態】
【0009】
まず、本発明の第1実施形態による半導体装置100について説明する。図1は、第1実施形態による半導体装置100の概略断面図である。
【0010】
半導体装置100は、pn接合を有する半導体部材10と、絶縁膜20と、p側電極30と、n側電極40とを含んで構成されている。
【0011】
半導体部材10は、n型半導体層11上にp型半導体層12が積層されたメサ構造13を有する。メサ構造13の上面(メサ上面)14には、p型半導体層12が露出し、メサ構造13の側面(メサ側面)15には、p型半導体層12とn型半導体層11との接合界面つまりpn接合界面が露出し、メサ構造13の外側の上面(メサ外側上面)16には、n型半導体層11が露出している。なおここで「外側」とは、平面視上の外側を意味する。また、「露出」とは、半導体部材10の表面に現れているという意味であり、半導体装置100の表面に現れていることまでは意味しない。
【0012】
絶縁膜20は、メサ側面15上およびメサ外側上面16上に配置されている。絶縁膜20は、メサ上面14上まで延在していてもよい。絶縁膜20は、メサ構造13の凸形状に沿った形状を有するコンフォーマルな膜となっている。絶縁膜20は、メサ上面14上に、p型半導体層12とp側電極30との接触を確保するための開口を有する。
【0013】
p側電極30は、メサ上面14でp型半導体層12と接触して電気的に接続されており、絶縁膜20上で、メサ側面15上およびメサ外側上面16上に延在している。つまり、メサ側面15上およびメサ外側上面16上で、半導体部材10とp側電極30との間に、絶縁膜20が介在している。
【0014】
例示の構造では、p側電極30は、p側電極下層31とp側電極上層32との積層構造で構成されている。p側電極下層31は、絶縁膜20の厚さ内に、p型半導体層12との接触を取るように配置されており、p側電極上層32は、絶縁膜20の上側に配置されている。なお、p側電極30は、p側電極下層31とp側電極上層32とが一体的に形成された構造であってもよい。
【0015】
絶縁膜20は、メサ外側上面16の全面上を覆っており、p側電極30は、メサ外側上面16の一部上を覆っている。つまり、p側電極30の電極端よりも外側は、絶縁膜20で覆われている。絶縁膜20は、半導体部材10とp側電極30との間に介在する絶縁膜として機能するとともに、半導体部材10の表面保護膜としての機能も有する。
【0016】
n側電極40は、n型半導体層11の下面17でn型半導体層11と接触して電気的に接続されている。n側電極40は、p側電極30の外側まで延在しており、例えばn型半導体層11の下面17の全面上に形成されている。
【0017】
p側電極30とn側電極40との間に電圧が印加されることで、p型半導体層12とn型半導体層11とが形成するpn接合に電圧が印加されて、半導体装置100を、半導体素子として動作させることができる。
【0018】
半導体部材10は、つまりn型半導体層11およびp型半導体層12は、例えば窒化物系化合物半導体、例えば窒化ガリウム(GaN)で形成されている。以下、半導体部材10がGaNで形成されている場合を例として説明を続ける。GaNの比誘電率は、9.5である。
【0019】
絶縁膜20を形成する材料については、後述する。
【0020】
p側電極30は、例えば、パラジウム(Pd)、チタン(Ti)、アルミニウム(Al)等の金属で形成されている。n側電極40は、例えば、チタン(Ti)、アルミニウム(Al)等の金属で形成されている。
【0021】
本願発明者は、半導体装置100の耐圧特性を向上させる技術、より具体的に説明すると、p側電極30とn側電極40との間に逆バイアス電圧が掛かった際の耐圧特性を向上させる技術として、以下に説明するような技術を提案する。
【0022】
図2(a)は、図1に示した半導体装置100の左側の上部(メサ構造13、絶縁膜20、およびp側電極30の近傍)を示す概略断面図であり、p側電極30とn側電極40との間に所定の逆バイアス電圧が印加された場合の、メサ部分における等電位線分布を概念的に示す図である。
【0023】
図2(a)において、A点は、メサ側面15と、メサ外側上面16とが接続する角部の位置を示す。B点は、メサ側面15上に配置された絶縁膜20の側面25と、メサ外側上面16上に配置された絶縁膜20の上面26とが接続する角部の位置を示す。C点は、メサ側面15におけるpn接合界面の位置を示す。D点は、p側電極30がp型半導体層12と接触している領域の下方におけるpn接合界面の位置を示す。E点は、A点と同じ高さでD点の直下の位置を示す。なお、図示をわかりやすくするため、A点〜E点のそれぞれに黒丸を付して示している。
【0024】
メサ構造13の内部における電界強度は、pn接合界面で、つまりD点で最大となる。したがって、大きな逆バイアス電圧が掛かった際に、まずD点で絶縁破壊が生じるような場合が、半導体装置100の耐圧特性が最大に引き出された場合といえる。しかし、メサ構造13の周部における電界強度、つまり側面15上のC点やA点における電界強度は、以下に説明するように、絶縁膜20の形成態様によって変化し、D点での電界強度を超える場合がある。このような場合、D点ではなく、まずC点やA点で絶縁破壊が生じることとなる。よって、C点やA点での電界強度を抑制することで、耐圧特性を向上させることができる。
【0025】
はじめに、C点での電界強度を抑制する技術について考察する。メサ側面15のCA間に掛かる電圧VCAが増大することで、C点での電界集中が発生する。電圧VCAが、メサ構造13の内部のDE間に掛かる電圧VDEに比べ大きいとき(VCA>VDE)、C点への電界集中により、D点よりも先にC点で絶縁破壊が生じることとなる。よって、VCA≦VDEとすることで、D点よりも先にC点で絶縁破壊が生じることを抑制できる。
【0026】
一方、BA間の絶縁膜20に掛かる電圧VBAは、電圧VCAと等しい(VBA=VCA)。したがって、電圧VBAを減少させることで、VCA≦VDEが実現できる。なおここで、p側電極30とp型半導体層12とはオーミック接触しており、p側電極30とp型半導体層12とは、つまりB点とC点とは、同電位として扱うことができる。
【0027】
絶縁膜20の単位面積当たりの容量C20は、以下の式(1)で表すことができる。
20=εε20/TBA・・・(1)
ここで、εは真空の誘電率であり、ε20は絶縁膜20を形成する材料の比誘電率であり、TBAはBA間の絶縁膜20の厚さである。
【0028】
電圧VBAは、絶縁膜20の容量C20に反比例し、以下の式(2)のように表すことができる。
BA∝1/C20=TBA/εε20・・・(2)
【0029】
したがって、絶縁膜20のBA間の膜厚TBAを減少させるか、絶縁膜20の比誘電率ε20を増加させることで、絶縁膜20の容量C20を増加させて、絶縁膜20に掛かる電圧VBAを減少させることができる。そして、絶縁膜20に掛かる電圧VBAを減少させることで、メサ側面15のCA間に掛かる電圧VCAを減少させることができる。
【0030】
このように、BA間の絶縁膜20に掛かる電圧VBAが、DE間のn型半導体層11に掛かる電圧VDE以下(VBA≦VDE)となるように、絶縁膜20の容量C20を選択することで、メサ側面15のCA間に掛かる電圧VCAを電圧VDE以下(VCA≦VDE)とすることができ、D点よりも先にC点で絶縁破壊が生じることを抑制できる。
【0031】
図2(b)は、シミュレーションにより得られたA点、C点、およびD点での電界強度を示すグラフであり、各点での電界強度の絶縁膜20の比誘電率ε20に対する依存性を示す。
【0032】
本シミュレーションでは、半導体部材10の材料をGaNとした。つまり、半導体部材10の比誘電率ε10を9.5とした。そして、絶縁膜20の材料を、つまり絶縁膜20の比誘電率ε20を変化させた。
【0033】
シミュレーションに用いたn型半導体層11の構造は、下方から順に、Si濃度2×1018cm−3で厚さ2μmのn型GaN層、Si濃度1.1×1016cm−3で厚さ17μmのn型GaN層、およびSi濃度3×1015cm−3で厚さ1μmのn型GaN層を積層した3層構造とした。メサ外側は、メサエッチングにより最上層のn型GaN層が約0.5μmエッチングされている。つまり、メサ外側上面16からメサ構造13のn型半導体層11が突出する高さ(DE間の厚さ)は、約0.5μmとした。メサ外側上面16上の絶縁膜20の厚さは、DE間よりも薄くし、約0.4μmとした。p側電極30とn側電極40との間に印加する逆バイアス電圧は、1000Vとした。
【0034】
本シミュレーションでは、半導体装置100の構造は、つまり絶縁膜20の厚さは、一定とした。したがって、絶縁膜20の比誘電率ε20を増加させることは、絶縁膜20の容量C20を増加させることに対応し、絶縁膜20に掛かる電圧VBAを減少させることに対応する。そして、電圧VBAを減少させることは、メサ側面15のCA間に掛かる電圧VCAを減少させることに対応し、C点での電界強度を減少させることに対応する。
【0035】
つまり、図2(b)に示されるように、C点での電界強度は、比誘電率ε20が増加するにつれ減少する。一方、D点での電界強度は、比誘電率ε20に係らず一定である。図2(b)において、C点での電界強度がD点での電界強度と等しくなる位置、つまり、C点での電界強度を示す曲線とD点での電界強度を示す曲線とが交差する位置をPで示す。位置Pにおける比誘電率ε20の値をεと呼ぶこととする。
【0036】
比誘電率ε20をε以上にすることで、C点での電界強度をD点での電界強度以下にでき、D点よりも先にC点で絶縁破壊が生じることを抑制できる。この条件は、VCA≦VDE、つまりVBA≦VDEに対応する。
【0037】
本シミュレーションでは、εは9であり、半導体部材10(GaN)の比誘電率ε10である9.5とほぼ等しい値(これよりは少し小さい値)であった。このことから、D点よりも先にC点で絶縁破壊が生じることを抑制するための材料選択の目安としては、絶縁膜20の比誘電率ε20を、半導体部材10の比誘電率ε10以上とすることが好ましい。
【0038】
例示の半導体部材10の比誘電率9.5以上の比誘電率を有する絶縁膜20の材料としては、例えば、酸化セリウム(CeO、比誘電率26)、酸化ハフニウム(HfO、比誘電率25)、酸化チタン(TiO、比誘電率80〜180)、酸化タンタル(Ta、比誘電率25)、チタン酸ストロンチウム(SrTiO、比誘電率200)、チタン酸バリウム(BaTiO、比誘電率600)、チタン酸バリウムストロンチウム(BaSrTiO、比誘電率300〜800(BaとSrの比によって異なる))等の金属酸化物が挙げられる。
【0039】
なお、絶縁膜20を形成する通常の材料としては、酸化シリコン(SiO、比誘電率3.9)や窒化シリコン(Si、比誘電率7)が挙げられる。これらの材料の比誘電率は、半導体部材10の比誘電率ε10よりも小さく、またεよりも小さい。
【0040】
次に、A点での電界強度を抑制する技術について考察する。本シミュレーションにより、A点での電界強度の比誘電率ε20に対する依存性について、以下のようなことがわかった。
【0041】
A点での電界強度は、比誘電率ε20がゼロの近傍から増加するにつれ減少し、εより少し小さい比誘電率ε20においてD点での電界強度を下回る極小値を取り、比誘電率ε20がそれより増加するにつれ増加する。
【0042】
また、A点での電界強度が、極小値から増加してD点での電界強度と等しくなる位置、つまり、A点での電界強度を示す曲線とD点での電界強度を示す曲線とが交差する位置は、C点での電界強度がD点での電界強度と等しくなる位置Pと一致している。つまり、A点での電界強度は、C点での電界強度とともに、比誘電率ε20=εにおいてD点での電界強度と等しくなっている。
【0043】
したがって、比誘電率ε20をεとすることで、C点での電界強度およびA点での電界強度の両方を、D点での電界強度と等しく(D点での電界強度以下に)することができ、D点よりも先にC点で絶縁破壊が生じること、および、D点よりも先にA点で絶縁破壊が生じること、の両方を抑制できる。この条件は、VCA=VDE、つまりVBA=VDEに対応する。
【0044】
つまり、VBAがVDEと等しく(VBA=VDEと)なるように、絶縁膜20の容量C20を選択することで、VCAをVDEと等しく(VCA=VDEと)することができ、D点よりも先にC点で絶縁破壊が生じることを抑制できるとともに、D点よりも先にA点で絶縁破壊が生じることも抑制できる。
【0045】
比誘電率ε20がεを超える範囲では、A点での電界強度は、D点での電界強度およびC点での電界強度を上回り、A点での電界強度が最大となる。比誘電率ε20をε以上(あるいは半導体部材10の比誘電率ε10以上)とした素子を、実施形態による高比誘電率の素子と呼ぶこととする。
【0046】
ここで、比較形態として、本シミュレーションの構造において、絶縁膜20を通常の材料である酸化シリコンや窒化シリコンで形成した素子について考える。このような素子を、比較形態による低比誘電率の素子と呼ぶこととする。酸化シリコンや窒化シリコンの比誘電率は、εよりも小さい。したがって、比較形態による低比誘電率の素子では、C点での電界強度が最大となる。
【0047】
このことから、実施形態による高比誘電率の素子のA点での電界強度が、比較形態による低比誘電率の素子のC点での電界強度未満となるように、比誘電率ε20を選択することで、比較形態による低比誘電率の素子、つまり絶縁膜20を通常の材料である酸化シリコンや窒化シリコンで形成した素子よりも、絶縁破壊を抑制することができる。
【0048】
本シミュレーションに沿って、このような比誘電率ε20の例について説明する。本シミュレーションでは、比較形態による低比誘電率の素子のC点での電界強度は、酸化シリコン(比誘電率3.9)を用いた場合に2MV/cmであり、窒化シリコン(比誘電率7)を用いた場合に1.25MV/cmである。実施形態による高比誘電率の素子において、A点での電界強度が2MV/cmと等しくなる比誘電率ε20は60であり、1.25MV/cmと等しくなる比誘電率ε20は12である。なお、D点での電界強度は、1.2MV/cmである。
【0049】
したがって、本シミュレーションでは、実施形態による高比誘電率の素子において、絶縁膜20の比誘電率ε20を60未満とすることで、絶縁膜20に酸化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を生じにくくでき、絶縁膜20の比誘電率ε20を12未満とすることで、絶縁膜20に窒化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を抑制できる。
【0050】
以上説明したように、VBA≦VDEとなるように、絶縁膜20の容量C20を選択することで、VCA≦VDEとすることができ、D点よりも先にC点で絶縁破壊が生じることを抑制できる。
【0051】
D点よりも先にC点で絶縁破壊が生じることを抑制するための、絶縁膜20の材料選択の目安としては、絶縁膜20の比誘電率ε20を、半導体部材10の比誘電率ε10以上とすることが好ましい。
【0052】
BA=VDEとなるように、絶縁膜20の容量C20を選択することで、VCA=VDEとすることができ、D点よりも先にC点で絶縁破壊が生じることを抑制できるとともに、D点よりも先にA点で絶縁破壊が生じることも抑制できる。
【0053】
比誘電率ε20をε以上(あるいは半導体部材10の比誘電率ε10以上)とした素子 において、A点での電界強度が、絶縁膜20を通常の材料である酸化シリコンや窒化シリコンで形成した素子のC点での電界強度未満となるように、絶縁膜20の比誘電率ε20を選択することで、絶縁破壊を抑制できる。
【0054】
なお、pn電極30、40間に電圧Vを印加した時、p側電極30下の空乏層膜厚Tは、
と表される。
ここで、εは真空の誘電率(8.85×10−12(F/m))、ε10は半導体部材10の比誘電率(例えば9.5)、N、Nはアクセプタ濃度、ドナー濃度、Vは拡散電位、qは電荷(1.6×10−19(C))である。
DE間に印加される電圧VDEは、
と表される。
ここで、TDEはDE間の厚さであり、p型半導体層12の膜厚とメサ段差から導き出すことができる。
また、pn電極30、40間に電圧Vが印加されているとき、絶縁膜20(BA間)に印加される電圧VBA、絶縁膜20直下の空乏層に印加される電圧VDLは、単位面積当たりの絶縁膜20の容量C20、および絶縁膜20直下の空乏層の容量CDLを示す、
を用いて計算される。
ここで、ε20は絶縁膜20の比誘電率、VDLは絶縁膜20直下の空乏層に印加される電圧(=V−VBA)、TBAは絶縁膜20の(BA間の)膜厚、TDLは絶縁膜20直下の空乏層の膜厚、Qは絶縁膜20に蓄えられる電荷(=空乏層に蓄えられる電荷)である。
絶縁膜20の膜厚TBAと比誘電率ε20とが決まれば、VBA、VDL、C20(単位面積当たりの絶縁膜20の容量)を導き出すことができ、それらの関係性を規定できる。
【0055】
図3(a)〜図3(e)は、上述のシミュレーションにおけるメサ側面15の近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜20の比誘電率ε20が、3.9、10、16、40、および100の場合を示す。逆バイアス電圧は1000Vであり、等電位線は20V間隔で表示している。
【0056】
比誘電率ε20が3.9、10、16、40、100と増加するにつれて、C点での電界強度が減少していることがわかる。また、これらの図からは、比誘電率ε20が3.9と10の間でA点での電界強度が極小を取ることはわかりにくいものの、比誘電率ε20が10、16、40、100と増加することで、A点での電界強度が増加していることがわかる。
【0057】
図4(a)〜図4(e)は、上述のシミュレーションにおけるp側電極30の電極端近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜20の比誘電率ε20が、3.9、10、16、40、および100の場合を示す。逆バイアス電圧は1000Vであり、等電位線は20V間隔で表示している。
【0058】
比誘電率ε20が3.9、10、16、40、100と増加するにつれて、電極端近傍での電界強度が減少していることがわかる。このことから、絶縁膜20の比誘電率ε20を増加させることは、p側電極30の電極端近傍における絶縁破壊を抑制する効果も有することがわかる。
【0059】
次に、第1実施形態による半導体装置100の作製方法の一例について説明する。図5(a)、図5(b)、図6(a)、および図6(b)は、第1実施形態による半導体装置100の作製工程を示す概略断面図である。
【0060】
図5(a)を参照する。まず、n型半導体層11とp型半導体層12の積層部材を準備する。例えば、シリコン(Si)濃度1.5×1018cm−3で厚さ400μmのn型GaN基板上に、Si濃度2×1018cm−3で厚さ2μmのn型GaN層、および、Si濃度1×1016cm−3で厚さ20μmのn型GaN層を成長させ、さらにこの上に、マグネシウム(Mg)濃度5×1017cm−3で厚さ500nmのp型GaN層、および、Mg濃度2×1020cm−3で厚さ30nmのp型GaN層を成長させることで、積層部材を準備する。成膜方法としては、例えば有機金属気相エピタキシ(MOVPE)を用いることができる。
【0061】
そして、積層部材を、メサ構造13の外側で、p型半導体層12側からn型半導体層11の途中の厚さまでエッチングすることで、メサ構造13を形成する。pn接合界面からn型半導体層11が掘り込まれる深さ、つまり、メサ外側上面16からメサ構造13のn型半導体層11が突出する高さは、例えば500nmである。このようにして、半導体部材10を準備する。
【0062】
図5(b)を参照する。半導体部材10のメサ上面14、メサ側面15、およびメサ外側上面16の全面上に、絶縁膜20を形成する。絶縁膜20は、例えば、スパッタリングにより酸化セリウムを厚さ400nm堆積することで形成される。
【0063】
次に、メサ上面14上の、p型半導体層12とp側電極30との接触領域に開口を有するレジストパターンRP1を形成し、レジストパターンRP1をマスクとして、この開口内の絶縁膜20をエッチングする。絶縁膜20に酸化セリウムを用いた場合、このエッチングは、例えばHSO:H:HO=1:1:1とした薬液により行うことができる。
【0064】
図6(a)を参照する。レジストパターンRP1を残したまま、全面上にp側電極下層31を形成する。p側電極下層31は、例えば、スパッタリングによりパラジウムを厚さ200nm堆積することで形成される。そして、レジストパターンRP1とともに不要部のp側電極下層31を除去するリフトオフにより、絶縁膜20の開口内にp側電極下層31を残す。
【0065】
図6(b)を参照する。p側電極上層32の形状の開口を有するレジストパターンRP2を形成し、全面上にp側電極上層32を形成する。p側電極上層32は、例えば、スパッタリングによりチタンを厚さ30nm堆積し、その上にスパッタリングによりアルミニウムを厚さ300nm堆積することで形成される。そして、レジストパターンRP2とともに不要部のp側電極上層32を除去するリフトオフにより、必要部のp側電極上層32を残す。このようにして、p側電極30が形成される。
【0066】
また、n型半導体層11の下面の全面上に、n側電極40を形成する。n側電極40は、例えば、スパッタリングによりチタンを厚さ50nm堆積し、その上にスパッタリングによりアルミニウムを厚さ250nm堆積することで形成される。このようにして、第1実施形態による半導体装置100が作製される。
【0067】
次に、第2実施形態による半導体装置100について説明する。図7は、第2実施形態による半導体装置100の概略断面図である。なお、説明の煩雑さを避けるため、第1実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第1実施形態との違いについて説明する。
【0068】
図2(b)を参照して説明したように、第1実施形態の半導体装置100では、絶縁膜20の比誘電率ε20をε以上とすることで、D点よりも先にC点で絶縁破壊が生じることを抑制できる。
【0069】
しかしながら、比誘電率ε20をε以上に増加させることで、A点での電界強度は増加してしまう。第2実施形態では、第1実施形態と比べて、A点での電界強度を抑制することが容易となる技術を提案する。
【0070】
第2実施形態による半導体装置100は、絶縁膜20の構造が異なっている点以外は、第1実施形態による半導体装置100と同様である。第2実施形態による絶縁膜20は、第1絶縁層21と第2絶縁層22とが組み合わされて構成されている。
【0071】
第1絶縁層21は、メサ外側上面16の全面上を覆うとともに、A点を含むメサ側面15の下方部分を覆うように配置されている。第1絶縁層21の上面の高さは、メサ側面15のn型半導体層11の途中の高さ(CA間の途中の高さ)である。第2絶縁層22は、第1絶縁層21上に積層され、C点を含むメサ側面15の上方部分を覆うように配置されている。第1絶縁層21は、A点で半導体部材10に接触しており、第2絶縁層22は、C点で半導体部材10に接触している。
【0072】
つまり、第2実施形態による絶縁膜20は、第1絶縁層21が、A点を覆うことでA点での電界強度を制御し、第2絶縁層22が、C点を覆うことでC点での電界強度を制御するように構成されている。
【0073】
C点での電界強度を減少させるために、第2絶縁層22の比誘電率ε22は、ε以上とすることが好ましく、材料選択の目安としては、半導体部材10の比誘電率ε10以上とすることが好ましい。
【0074】
第1絶縁層21の比誘電率ε21は、第2絶縁層22の比誘電率ε22よりも小さくなるように選択されていることが好ましい。比誘電率ε21を比誘電率ε22よりも小さくすることで、比誘電率ε21で制御されるA点での電界強度を、比誘電率ε21が比誘電率ε22と等しい場合に比べて小さくすることが可能となる。
【0075】
つまり、A点に掛かる電界強度が、絶縁膜20全体の比誘電率ε20が第2絶縁層22の比誘電率ε22と等しい場合にA点に掛かる電界強度よりも小さくなるように、第1絶縁層21の比誘電率ε21が選択されていることが好ましい。
【0076】
第2絶縁層22の比誘電率ε22をε以上とすることは、第1絶縁層21と第2絶縁層22の界面がメサ側面15と接する点をA’点とし、そこからD点の方向に平行に移動した点をE’点とするならば、VCA’≦VDE’、つまりVBA’≦VDE’とすることに対応すると理解される。加えて、第1絶縁層21の比誘電率ε21を小さくすることで、第1絶縁層21と第2絶縁層22の比誘電率が等しい場合に比べ、VAA’とVEE’がより近い値となるので、A点での電界集中が緩和されると期待される。
【0077】
なお、第1実施形態で説明したのと同様に、A点での電界強度が、絶縁膜20を通常の材料である酸化シリコンや窒化シリコンで形成した素子のC点での電界強度未満となるように、第1絶縁層21の比誘電率ε21が選択されていることが、より好ましい。
【0078】
なお、第2実施形態では、第2絶縁層22の比誘電率ε22を充分に大きくしてC点での電界強度をD点での電界強度未満にするとともに、第1絶縁層21の比誘電率ε21を適当に小さくすることでA点での電界強度をD点での電界強度未満とすることも可能である。このため、A点での電界強度が、D点での電界強度未満となるように、第1絶縁層21の比誘電率ε21が選択されていることが、さらに好ましい。第1絶縁層21の比誘電率ε21は、ε未満であってもよく、半導体部材10の比誘電率ε10未満であってもよい。例えば、図2(b)に示すシミュレーションにおいて、例えば窒化シリコン(比誘電率7)のA点での電界強度は1.15MV/cmとなり、D点での電界強度1.2MV/cm未満となっている。このため、第1絶縁層21に、例えば窒化シリコンを用いてもよい。
【0079】
次に、第2実施形態による半導体装置100の作製方法の一例について説明する。図8(a)および図8(b)は、第2実施形態による半導体装置100の作製工程を示す概略断面図である。
【0080】
まず、第1実施形態において図5(a)を参照して説明した工程と同様に、メサ構造13が形成された半導体部材10を準備する。
【0081】
図8(a)を参照する。半導体部材10の全面上に、第1絶縁層21を形成する。第1絶縁層21は、例えば、スパッタリングにより酸化セリウムを堆積することで形成される。
【0082】
次に、第1絶縁層21の不要部が露出する開口を有するレジストパターンRP3を形成する。そして、レジストパターンRP3をマスクとして、この開口内の第1絶縁層21をエッチングすることで、第1絶縁層21の必要部を残す。その後、レジストパターンRP3を除去する。
【0083】
図8(b)を参照する。半導体部材10の全面上に、第2絶縁層22を形成する。第2絶縁層22は、例えば、スパッタリングによりチタン酸バリウムを堆積することで形成される。
【0084】
次に、第1実施形態において図5(b)を参照して説明した工程と同様にして、p型半導体層12とp側電極30との接触領域に開口を有するレジストパターンRP4を形成し、レジストパターンRP4をマスクとして、この開口内の第2絶縁層22をエッチングする。第2絶縁層22にチタン酸バリウムを用いた場合、このエッチングは、例えばフッ化水素水により行うことができる。
【0085】
その後は、第1実施形態において図6(a)および図6(b)を参照して説明した工程と同様にして、p側電極30およびn側電極40を形成する。このようにして、第2実施形態による半導体装置100が作製される。
【0086】
次に、第3実施形態による半導体装置100について説明する。図9は、第3実施形態による半導体装置100の概略断面図である。なお、説明の煩雑さを避けるため、第1、第2実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第2実施形態との違いについて説明する。
【0087】
第2実施形態では、第1絶縁層21が、メサ外側上面16の全面上を覆う構造について例示した。第3実施形態では、第1絶縁層21が、メサ外側上面16の一部上を覆い、第1絶縁層21のメサ構造13から離れた側の端が、p側電極30の電極端よりもメサ構造13側に配置され、第2絶縁層22が、p側電極30の電極端よりもメサ構造13から離れた側まで延在している構造について例示する。
【0088】
つまり、第3実施形態による絶縁膜20は、第2実施形態と同様に、第1絶縁層21がA点を覆ってA点での電界強度を制御し、第2絶縁層22がC点を覆ってC点での電界強度を制御するとともに、第2絶縁層22が、p側電極30の電極端直下で絶縁膜20の全厚さを構成して電極端直下を覆うことで電極端近傍の電界強度を制御するように構成されている。
【0089】
第1実施形態について図4(a)〜図4(e)を参照して説明したように、p側電極30の電極端近傍で絶縁膜20の比誘電率ε20を増加させるほど、電極端近傍での電界強度を減少させることができる。
【0090】
第2実施形態では、第2絶縁層22に比べて小さい比誘電率を有する第1絶縁層21が、p側電極30の電極端直下まで延在しており、第1絶縁層21と第2絶縁層22とが、電極端直下の絶縁膜20の全厚さを分担する。一方、第3実施形態では、第1絶縁層21が電極端直下までは延在しておらず、第2絶縁層22が、電極端直下の絶縁膜20の全厚さを構成している。
【0091】
つまり、第3実施形態では、第2絶縁層22が、p側電極30の電極端直下の絶縁膜20の全厚さを構成していることで、第2実施形態と比べて、電極端近傍での絶縁膜20の比誘電率が大きくなっている。
【0092】
このような構造により、第3実施形態では、第2実施形態と同様にA点およびC点での電界強度をそれぞれ制御できる効果に加えて、p側電極30の電極端近傍での電界強度を抑制できる効果も得られる。
【0093】
次に、第3実施形態による半導体装置100の作製方法の一例について説明する。第3実施形態による半導体装置100を作製する際は、第2実施形態による半導体装置100の作製方法について図8(a)を参照して説明した工程、つまり、第1絶縁層21のパターニングを行う工程において、第3実施形態における第1絶縁層21の形状に対応するように、レジストパターンRP3の形状を変更すればよい。他の工程は、第2実施形態による半導体装置100の作製方法と同様である。このようにして、第3実施形態による半導体装置100が作製される。
【0094】
なお、第2、第3実施形態では、絶縁膜20を、第1絶縁層21と第2絶縁層22の2層の積層で構成する例について説明した。つまり、第1絶縁層21と第2絶縁層22の積層部分で、絶縁膜20の厚さ方向に比誘電率が変化する構造について説明した。絶縁膜20は、必要に応じて、(第1絶縁層21と第2絶縁層22とを含む)3層以上の絶縁層の積層を用いて、厚さ方向に徐々に比誘電率を変化させる構造としてもよい。つまり、図12に示すように、第1絶縁層21と第2絶縁層22の積層部分で、第1絶縁層21と第2絶縁層22の間に、第1絶縁層21と第2絶縁層22の中間の比誘電率を有する他の絶縁層23を介在させてもよい。層数を増やすことで、比誘電率が連続的に変化するようにしてもよい。
【0095】
次に、第4実施形態による半導体装置100について説明する。図10は、第4実施形態による半導体装置100の概略断面図である。なお、説明の煩雑さを避けるため、第1〜第3実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第1実施形態との違いについて説明する。
【0096】
第1実施形態について図4(a)〜図4(e)を参照して説明したように、p側電極30の電極端近傍で絶縁膜20の比誘電率ε20を増加させるほど、電極端近傍での電界強度を減少させることができる。
【0097】
一方、第1実施形態で説明したように、絶縁膜20の比誘電率ε20は、A点での電界強度抑制の観点からは、ある程度小さいことが好ましい。このため、A点での電界強度を抑制しようとすると、電極端近傍での電界強度は減少させにくくなる。第4実施形態では、第1実施形態と比べて、p側電極30の電極端近傍での電界強度を抑制することが容易となる技術を提案する。
【0098】
第4実施形態による半導体装置100は、絶縁膜20の構造が異なっている点以外は、第1実施形態による半導体装置100と同様である。第4実施形態による絶縁膜20は、第2、第3実施形態と同様に、第1絶縁層21と第2絶縁層22とが組み合わされて構成されている。
【0099】
第1絶縁層21は、メサ構造13を覆うように配置されており、第2絶縁層22は、第1絶縁層21の外側を覆うように配置されている。第1絶縁層21は、メサ側面15のC点およびA点で半導体部材10に接触している。第1絶縁層21のメサ構造13から離れた側の端が、p側電極30の電極端よりもメサ構造13側に配置されている。
【0100】
つまり、第4実施形態による絶縁膜20は、第1絶縁層21が、C点およびA点を覆うことでC点およびA点での電界強度を制御し、第2絶縁層22が、p側電極30の電極端直下で絶縁膜20の全厚さを構成して電極端直下を覆うことで電極端近傍の電界強度を制御するように構成されている。
【0101】
第1絶縁層21は、第1実施形態における絶縁膜20と同様に、C点およびA点での電界強度を制御する。したがって、第1実施形態で絶縁膜20の比誘電率ε20について考察したのと同様な考え方で、第1絶縁層21の比誘電率ε21は、C点での電界強度抑制のため、ε以上の大きさ(あるいは半導体部材10の比誘電率ε10以上の大きさ)であることが好ましく、A点での電界強度抑制のため、ある程度小さいことがより好ましい。
【0102】
一方、p側電極30の電極端近傍での電界強度抑制のため、第2絶縁層22の比誘電率ε22は、充分に大きくすることが好ましく、材料選択の目安としては、第1絶縁層21の比誘電率ε21よりも大きいことが好ましい。
【0103】
このような構造により、第4実施形態では、第1実施形態と同様にA点およびC点での電界強度を制御できる効果に加えて、p側電極30の電極端近傍での電界強度を抑制できる効果も得られる。
【0104】
次に、第4実施形態による半導体装置100の作製方法の一例について説明する。図11(a)〜図11(c)は、第4実施形態による半導体装置100の作製工程を示す概略断面図である。
【0105】
まず、第1実施形態において図5(a)を参照して説明した工程と同様に、メサ構造13が形成された半導体部材10を準備する。
【0106】
図11(a)を参照する。半導体部材10の全面上に、第2絶縁層22を形成する。第2絶縁層22は、例えば、スパッタリングによりチタン酸バリウムを堆積することで形成される。
【0107】
次に、第2絶縁層22の不要部が露出する開口を有するレジストパターンRP5を形成する。そして、レジストパターンRP5をマスクとして、この開口内の第2絶縁層22をエッチングすることで、第2絶縁層22の必要部を残す。
【0108】
図11(b)を参照する。レジストパターンRP5を残したまま、全面上に、第1絶縁層21を形成する。第1絶縁層21は、例えば、スパッタリングにより酸化セリウムを堆積することで形成される。そして、レジストパターンRP5とともに不要部の第1絶縁層21を除去するリフトオフにより、第2絶縁層22よりもメサ構造13側に、第1絶縁層21を残す。
【0109】
図11(c)を参照する。次に、第1実施形態において図5(b)を参照して説明した工程と同様にして、p型半導体層12とp側電極30との接触領域に開口を有するレジストパターンRP6を形成し、レジストパターンRP6をマスクとして、この開口内の第1絶縁層21をエッチングする。
【0110】
その後は、第1実施形態において図6(a)および図6(b)を参照して説明した工程と同様にして、p側電極30およびn側電極40を形成する。このようにして、第4実施形態による半導体装置100が作製される。
【0111】
以上説明した第2〜第4実施形態において、第1絶縁層21は、A点を覆い、比誘電率ε21が、第2絶縁層22の比誘電率ε22よりも小さい。また、第2絶縁層22は、C点を覆うか、または、p側電極30の電極端直下で絶縁膜20の全厚さを構成して電極端直下を覆い、比誘電率ε22が、ε以上または半導体部材10の比誘電率ε10以上である。
【0112】
第2実施形態では、第2絶縁層22がC点を覆い、第3実施形態では、第2絶縁層22がC点を覆うとともに、p側電極30の電極端直下で絶縁膜20の全厚さを構成して電極端直下を覆い、第4実施形態では、第2絶縁層22がp側電極30の電極端直下で絶縁膜20の全厚さを構成して電極端直下を覆う。
【0113】
第2〜第4実施形態による半導体装置100は、第2絶縁層22の比誘電率ε22がε以上または半導体部材10の比誘電率ε10以上であることにより、第2絶縁層22の比誘電率ε22がε未満または半導体部材10の比誘電率ε10未満である場合に比べて、C点またはp側電極30の電極端近傍での電界強度を抑制できる。さらに、第1絶縁層21の比誘電率ε21が第2絶縁層22の比誘電率ε22よりも小さいことで、第1絶縁層21の比誘電率ε21が第2絶縁層22の比誘電率ε22と等しい(かそれ以上である)場合に比べて、A点での電界強度を抑制できる。
【0114】
以上、実施形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0115】
例えば、上述の第1〜第4実施形態におけるn型導電型とp型導電型とを逆転させた半導体装置100を構成することもできる。
【0116】
以下、本発明の好ましい形態について付記する。
【0117】
(付記1)
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記絶縁膜は、第1絶縁層および第2絶縁層を含んで構成され、
前記第1絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部を覆うように配置され、
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面を覆うように配置されているか、または、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され、
前記第2絶縁層の比誘電率は、前記半導体部材の比誘電率以上であり、
前記第1絶縁層の比誘電率は、前記第2絶縁層の比誘電率よりも小さい、
半導体装置。
【0118】
(付記2)
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面を覆うように配置されている付記1に記載の半導体装置。
【0119】
(付記3)
前記第2絶縁層は、前記メサ構造の側面に露出した前記pn接合界面を覆うとともに、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている付記1に記載の半導体装置。
【0120】
(付記4)
前記第1絶縁層と前記第2絶縁層の積層部分で、前記第1絶縁層と前記第2絶縁層の間に、前記第1絶縁層と前記第2絶縁層の中間の比誘電率を有する他の絶縁層が介在する付記1〜3のいずれか1つに記載の半導体装置。
【0121】
(付記5)
前記第1絶縁層は、前記角部を覆うとともに、前記メサ構造の側面に露出した前記pn接合界面を覆うように配置され、
前記第2絶縁層は、前記第1電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている付記1に記載の半導体装置。
【0122】
(付記6)
前記第1絶縁層の比誘電率は、前記半導体部材の比誘電率以上である付記5に記載の半導体装置。
【0123】
(付記7)
前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜全体の比誘電率が前記第2絶縁層の比誘電率と等しい場合に前記角部に掛かる電界強度よりも小さくなるような、前記第1絶縁層の比誘電率を有する付記1〜6のいずれか1つに記載の半導体装置。
【0124】
(付記8)
前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜が酸化シリコンで形成されていると仮定した場合に前記メサ構造の側面のpn接合界面に掛かる電界強度未満となるような、前記第1絶縁層の比誘電率を有する付記1〜7のいずれか1つに記載の半導体装置。
【0125】
(付記9)
前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜が窒化シリコンで形成されていると仮定した場合に前記メサ構造の側面のpn接合界面に掛かる電界強度未満となるような、前記第1絶縁層の比誘電率を有する付記1〜8のいずれか1つに記載の半導体装置。
【0126】
(付記10)
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記第1電極と前記第2電極との間に逆バイアス電圧が掛かった状態において、前記メサ構造の側面上に配置された前記絶縁膜の側面と、前記メサ構造の外側の上面上に配置された前記絶縁膜の上面とが接続する角部の位置である第1位置と、前記メサ構造の側面と、前記メサ構造の外側の上面とが接続する角部の位置である第2位置と、の間の前記絶縁膜に掛かる第1電圧が、前記第1電極が前記第2半導体層と接触している領域の下方におけるpn接合界面の位置である第3位置と、前記第2位置の高さで前記第3位置の直下の位置である第4位置と、の間の前記第1半導体層に掛かる第2電圧以下となるような、前記絶縁膜の容量を有する半導体装置。
【0127】
(付記11)
前記第1電圧が前記第2電圧と等しくなるような、前記絶縁膜の容量を有する付記10に記載の半導体装置。
【0128】
(付記12)
前記絶縁膜の比誘電率は、前記半導体部材(第1半導体層および第2半導体層)の比誘電率以上である付記10または11に記載の半導体装置。
【0129】
(付記13)
前記逆バイアス電圧が掛かった状態において前記第2位置に掛かる電界強度が、前記絶縁膜が酸化シリコンで形成されていると仮定した場合に前記メサ構造の側面のpn接合界面の位置である第5位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記10〜12のいずれか1つに記載の半導体装置。
【0130】
(付記14)
前記逆バイアス電圧が掛かった状態において前記第2位置に掛かる電界強度が、前記絶縁膜が窒化シリコンで形成されていると仮定した場合に前記メサ構造の側面のpn接合界面の位置である第5位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記10〜13のいずれか1つに記載の半導体装置。
【0131】
(付記15)
p型導電型およびn型導電型の一方の導電型を有する第1半導体層上に、p型導電型およびn型導電型の他方の導電型を有する第2半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第2半導体層が露出し、前記メサ構造の側面にはpn接合界面が露出し、前記メサ構造の外側の上面には前記第1半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第2半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第1電極と、
前記第1半導体層の下面で前記第1半導体層と電気的に接続された第2電極と、
を有し、
前記絶縁膜の比誘電率は、前記半導体部材の比誘電率以上である半導体装置。
【符号の説明】
【0132】
10 半導体部材
11 n型半導体層
12 p型半導体層
20 絶縁膜
21 第1絶縁層
22 第2絶縁層
30 p側電極
40 n側電極
100 半導体装置
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12