特許 6648895 出力回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6648895

(24)【登録日】2020年1月20日

(45)【発行日】2020年2月14日

(54)【発明の名称】出力回路

(51)【国際特許分類】

   H03K 19/003 20060101AFI20200203BHJP

   H03F 1/52 20060101ALI20200203BHJP

   H01L 21/822 20060101ALI20200203BHJP

   H01L 27/04 20060101ALI20200203BHJP

   H03K 17/08 20060101ALI20200203BHJP

   H03K 19/0175 20060101ALI20200203BHJP

【ＦＩ】

   H03K19/003 230

   H03F1/52 210

   H01L27/04 H

   H03K17/08 C

   H03K19/0175 220

【請求項の数】3

【全頁数】10

(21)【出願番号】特願2015-183974(P2015-183974)

(22)【出願日】2015年9月17日

(65)【公開番号】特開2017-60032(P2017-60032A)

(43)【公開日】2017年3月23日

【審査請求日】2018年7月24日

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】新日本無線株式会社

(72)【発明者】

【氏名】松田 丈智

【審査官】 渡井 高広

(56)【参考文献】

【文献】 特開平０９−１１６４１５（ＪＰ，Ａ）

【文献】 特開２００５−２５２７６３（ＪＰ，Ａ）

【文献】 特開平０５−１２８８７２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １９／００３

Ｈ０３Ｋ １９／０１７５

Ｈ０３Ｋ １７／０８

Ｈ０３Ｆ １／５２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路であって、
出力端子の天絡状態を検出し制御信号を出力する天絡検出回路と、
ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、
を備えることを特徴とする出力回路。

【請求項2】

Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路の出力端子に負荷抵抗が接続され、出力回路の電源電圧以上の高電圧が負荷抵抗を介して印加される出力回路であって、
天絡状態を検出し制御信号を出力する天絡検出回路と、
ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、
を備え、前記高電圧が印加される端子に前記天絡検出回路の入力が接続されることを特徴とする出力回路。

【請求項3】

Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路の出力端子に負荷抵抗が接続され、出力回路の電源電圧以上の高電圧が負荷抵抗を介して印加される出力回路であって、
天絡状態を検出し制御信号を出力する天絡検出回路と、
ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、
を備え、前記天絡検出回路の２つの入力が前記出力回路の出力端子と前記第２のＭＯＳトランジスタのゲートノードであることを特徴とする出力回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＭＯＳ型ＦＥＴで構成された天絡保護機能を有する出力回路に関する。

【背景技術】

【0002】

従来より、品質の向上及び安全性の観点から、出力端子を備える半導体集積回路において、出力端子が天絡した場合に出力端子からの過電流の流入や半導体素子の破壊が問題となることがある。ここで、天絡とは、出力端子を備える半導体製品の電源電圧以上の高電圧との短絡を意味する。

【0003】

特許文献１に、過負荷による過電流が流れた場合に出力回路を保護することができる技術が開示されている。特許文献１では、半導体素子で構成された電力増幅器の出力端子と負荷との間に保護制御回路とリレー接点による開閉手段を設けており、保護制御回路にて過電流を検出するとリレー接点を開くことで過電流を遮断し電力増幅器内部の半導体素子を保護するというものである。ここで、リレー接点はディスクリート素子で構成されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９−７７３５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで特許文献１に開示されている保護手段をディスクリート素子で構成する代わりにリレーやスイッチのような保護スイッチを出力回路内に内蔵して天絡保護機能を持たせることもできる。しかし、ディスクリート素子で構成する場合にはリレーやスイッチのオン抵抗は１Ω以下や数Ωのものを容易に選択できるが、同等のオン抵抗の保護スイッチを半導体集積回路内で構成しようとするとチップ面積の増大につながる。また、この保護スイッチは保護する天絡電圧が高い場合には高耐圧素子で構成する必要があり、よりチップ面積が増大してしまう。さらに、出力段の素子のオン抵抗に保護スイッチのオン抵抗が直列に追加されることになるため、ダイナミックレンジを大きく確保するためには出力段の素子と保護スイッチのオン抵抗を低く設計する必要があり、よりチップ面積の増大を招くことになる。

【0006】

本発明は上記問題点を解消し、チップ面積の増大を抑えつつダイナミックレンジを確保し、半導体集積回路で構成した天絡保護機能を有する出力回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するために、請求項１にかかる発明は、Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路であって、出力端子の天絡状態を検出し制御信号を出力する天絡検出回路と、ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、を備えることを特徴とする。

【0009】

請求項２にかかる発明は、Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路の出力端子に負荷抵抗が接続され、出力回路の電源電圧以上の高電圧が負荷抵抗を介して印加される出力回路であって、天絡状態を検出し制御信号を出力する天絡検出回路と、ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、を備え、前記高電圧が印加される端子に前記天絡検出回路の入力が接続されることを特徴とする。

【0010】

請求項３にかかる発明は、Ｐチャネルの第１のＭＯＳトランジスタとＮチャネルの第２のＭＯＳトランジスタとを直列接続した出力段で構成された出力回路の出力端子に負荷抵抗が接続され、出力回路の電源電圧以上の高電圧が負荷抵抗を介して印加される出力回路であって、天絡状態を検出し制御信号を出力する天絡検出回路と、ゲートが前記天絡検出回路の出力に接続され、ソースまたはドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ドレインまたはソースが前段の回路素子に接続されたＰチャネルの第３のＭＯＳトランジスタと、ゲートが前記天絡検出回路の出力に接続され、ドレインが前記第２のＭＯＳトランジスタのゲートに接続され、ソースが接地端子に接続されたＮチャネルの第４のＭＯＳトランジスタと、アノードが前記天絡検出回路の出力に接続され、カソードが前記第１のＭＯＳトランジスタのゲートに接続された第１のダイオードと、アノードが電源端子に接続され、カソードが前記第１のＭＯＳトランジスタのバックゲートに接続された第２のダイオードと、アノードが電源端子に接続され、カソードが前記第３のＭＯＳトランジスタのバックゲートに接続された第３のダイオードとから成る保護回路と、を備え、前記天絡検出回路の２つの入力が前記出力回路の出力端子と前記第２のＭＯＳトランジスタのゲートノードであることを特徴とする。

【発明の効果】

【0011】

本発明によれば、ディスクリート素子で構成された保護スイッチを設けずに天絡保護機能を有する出力回路を構成することができる。また、オン抵抗の低い保護スイッチを集積回路内部に設ける必要がなくなるため、チップ面積の増大を防ぐことができるとともにオン抵抗が増加せずダイナミックレンジを確保して天絡保護機能を有する出力回路を構成することができる。

【図面の簡単な説明】

【0012】

【図1】本発明の天絡保護機能を有する出力回路の説明図である。

【図2】本発明の第１の実施例の回路図である。

【図3】本発明の第２の実施例の回路図である。

【図4】本発明の第３の実施例の回路図である。

【発明を実施するための形態】

【0013】

以下、本発明について詳細に説明する。図１は本発明の天絡保護機能を有する出力回路の回路図で、ＭＯＳ型ＦＥＴで構成した出力回路の出力段に天絡検出回路と保護回路が接続された回路図である。出力トランジスタはＰチャネルの第１のＭＯＳトランジスタＭ１とＮチャネルの第２のＭＯＳトランジスタＭ２で構成され、互いのドレインの接続点と出力端子ＶＯＵＴが接続されている。第１のＭＯＳトランジスタＭ１のソースは電源端子Ｖ＋に、第２のＭＯＳトランジスタＭ２のソースは接地端子ＧＮＤにそれぞれ接続されている。Ｐチャネルの第３のＭＯＳトランジスタＭ３は、ソースが第１のＭＯＳトランジスタＭ１のゲートに、ドレインが前段の回路素子に、ゲートが天絡検出回路の出力にそれぞれ接続され、天絡時に第１のＭＯＳトランジスタＭ１のゲートと前段の回路素子とを切り離すスイッチとして動作する。Ｎチャネルの第４のＭＯＳトランジスタＭ４は、ドレインが第２のＭＯＳトランジスタＭ２のゲートに、ソースが接地端子ＧＮＤに、ゲートが天絡検出回路の出力にそれぞれ接続され、天絡時に第２のＭＯＳトランジスタＭ２のゲートを接地電圧として第２のＭＯＳトランジスタＭ２を非導通状態にするスイッチとして動作する。なお、各ＭＯＳトランジスタは出力端子ＶＯＵＴに印加される天絡電圧以上の耐電圧をもつ高耐圧素子で構成される。第１のダイオードＤ１は、アノードが天絡検出回路の出力に、カソードが第１のＭＯＳトランジスタＭ１のゲートに接続され、天絡時に第１のＭＯＳトランジスタＭ１のゲートに出力端子ＶＯＵＴの電圧が印加されるように動作する。第２のダイオードＤ２は、アノードが電源電圧ＶＤＤの電源端子Ｖ＋に、カソードが第１のＭＯＳトランジスタＭ１のバックゲートに接続され、天絡時に出力端子からの流入電流が電源端子Ｖ＋に逆流するのを防止する。第３のダイオードＤ３は、アノードが電源端子Ｖ＋に、カソードが第３のＭＯＳトランジスタＭ３のバックゲートに接続され、天絡時に出力端子からの流入電流が電源端子Ｖ＋に逆流するのを防止する。天絡検出回路は出力端子ＶＯＵＴの天絡状態を検出し、Ｈレベル（＝出力端子ＶＯＵＴの電圧）またはＬレベル（＝接地電圧）の制御信号を出力する。

【0014】

まず、通常時の動作について説明する。通常時は、天絡検出回路の制御信号はＬレベルである接地電圧が出力される。この制御信号により、第３のＭＯＳトランジスタＭ３は導通状態、第４のＭＯＳトランジスタＭ４と第１のダイオードＤ１は非導通状態となり、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される。

【0015】

次に、天絡時の動作について説明する。天絡時は、天絡検出回路の制御信号はＨレベルである出力端子ＶＯＵＴの電圧（＝天絡電圧）が出力される。この制御信号により第１のダイオードＤ１が導通状態となる。第１のダイオードＤ１のカソードは、ハイインピーダンスとなるノードに接続されており電流が流れ込まないため、第１のダイオードＤ１での電圧降下はほとんどなく、第１のＭＯＳトランジスタＭ１のゲートは天絡電圧となる。第１のＭＯＳトランジスタＭ１はドレインとソースが入れ替わるが、ゲートとソースが天絡電圧となるため、非導通状態となる。また、第３のＭＯＳトランジスタＭ３もドレインとソースが入れ替わるが、ゲートとソースが天絡電圧となるため非導通状態となり、第１のＭＯＳトランジスタＭ１のゲートと前段の回路素子とを切り離す。同時に第４のＭＯＳトランジスタＭ４は導通状態となり、第２のＭＯＳトランジスタＭ２のゲートを接地電圧として第２のＭＯＳトランジスタＭ２を非導通状態にする。

【0016】

通常の出力回路では、第１のＭＯＳトランジスタＭ１と第３のＭＯＳトランジスタＭ３のバックゲートは通常動作時に最高電位となる電源電圧ＶＤＤの電源端子Ｖ＋に接続されるが、本発明では第２のダイオードＤ２と第３のダイオードＤ３がそれぞれ接続されている。これらのダイオードにより、天絡時に出力端子ＶＯＵＴと第１のＭＯＳトランジスタＭ１のゲートが電源電圧ＶＤＤ以上となり、第１のＭＯＳトランジスタＭ１のソース（通常動作時はドレイン）とバックゲートおよび第３のＭＯＳトランジスタＭ３のソース（通常動作時はドレイン）とバックゲートのＰＮ接合が順方向バイアスされて、出力端子ＶＯＵＴからの流入電流が電源端子Ｖ＋へ逆流するのを防止する。なお、通常動作時は第２のダイオードＤ２と第３のダイオードＤ３による電圧降下はほとんどなく、第１のＭＯＳトランジスタＭ１と第３のＭＯＳトランジスタＭ３のバックゲートに電源電圧ＶＤＤが印加される。

【0017】

天絡が解除されると、天絡検出回路の制御信号はＬレベルである接地電圧が出力される。この制御信号により、第３のＭＯＳトランジスタＭ３は導通状態、第４のＭＯＳトランジスタＭ４と第１のダイオードＤ１は非導通状態となり、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される通常時の動作に復帰する。

【0018】

以上の動作により、天絡時には第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２が非導通状態となり、寄生のＰＮ接合も順方向バイアスとならないため、出力端子ＶＯＵＴから過大電流が流入するのを防止し出力回路の素子を保護することができるとともに、天絡が解除されると通常の動作に復帰することができる。このように集積回路内部にオン抵抗の低い保護スイッチを設ける必要がなくなるため、チップ面積の増大を抑えることができるとともにオン抵抗が増加しないためダイナミックレンジを確保して天絡保護機能を有する出力回路を構成することができる。

【実施例1】

【0019】

図２は本発明の第１の実施例の天絡検出回路を簡潔に実現する具体的構成例である。出力端子ＶＯＵＴに印加される天絡電圧以上の耐電圧をもつ高耐圧素子であるＰチャネルＭＯＳトランジスタＭ５とＮチャネルトランジスタＭ６で構成された出力端子ＶＯＵＴと接地端子ＧＮＤ間のインバータが、天絡検出回路として機能する。インバータの入力に電源端子Ｖ＋が接続され、インバータの出力に天絡検出回路の制御信号が出力される。

【0020】

次に、図２に示す回路の動作を説明する。通常時は出力端子ＶＯＵＴの電圧は電源電圧ＶＤＤ以下のため、ＰチャネルＭＯＳトランジスタＭ５は非導通状態、ＮチャネルＭＯＳトランジスタＭ６は導通状態となり、天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される。

【0021】

天絡時は、出力端子ＶＯＵＴの電圧が電源電圧ＶＤＤ＋Ｖｔｈ＿Ｍ５より高くなるとＰチャネルＭＯＳトランジスタＭ５が導通状態となり、天絡検出回路の出力である制御信号はＨレベルが出力される。ここで、Ｖｔｈ＿Ｍ５はＰチャネルＭＯＳトランジスタＭ５のしきい値電圧である。天絡時はＮチャネルＭＯＳトランジスタＭ６も導通状態となるため、Ｈレベルの電圧はＰチャネルＭＯＳトランジスタＭ５とＮチャネルＭＯＳトランジスタＭ６のオン抵抗の比率により決まる。ＰチャネルＭＯＳトランジスタＭ５およびＮチャネルＭＯＳトランジスタＭ６のオン抵抗を適宜設計することで、制御信号のＨレベル電圧が出力端子ＶＯＵＴの電圧である天絡電圧となり、先に説明した図１と同じ動作で出力端子ＶＯＵＴから過大電流が流入するのを防止し出力回路の素子を保護することができる。

【0022】

出力端子ＶＯＵＴの電圧が電源電圧ＶＤＤ＋Ｖｔｈ＿Ｍ５より低くなるとＰチャネルＭＯＳトランジスタＭ５は非導通状態となり天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される通常時の動作に復帰する。

【実施例2】

【0023】

図３は本発明の第２の実施例の回路図であり、映像信号出力用途の出力回路の出力段に天絡保護機能を持たせたものである。映像信号出力用途の出力回路には出力端子ＶＯＵＴに直列に負荷抵抗Ｒ１が接続される。図３は負荷抵抗Ｒ１を介して映像信号出力端子ＶＩＤＥＯＯＵＴの天絡を検出する実施例であり、映像信号用出力回路に新たに設けた天絡検出入力端子ＤＥＴを映像信号出力端子ＶＩＤＥＯＯＵＴと接続することで天絡の有無を検出する。天絡検出回路は、天絡検出入力端子ＤＥＴの電圧をしきい値電圧Ｖｔｈ１と比較するコンパレータ１と、映像信号出力端子ＶＩＤＥＯＯＵＴに印加される天絡電圧以上の耐電圧をもつ高耐圧素子であるＰチャネルＭＯＳトランジスタＭ５とＮチャネルトランジスタＭ６で構成された出力端子ＶＯＵＴと接地端子ＧＮＤ間のインバータで構成される。

【0024】

次に、図３に示す回路の動作を説明する。通常時は天絡検出入力端子ＤＥＴの電圧はしきい値電圧Ｖｔｈ１より低いためコンパレータ１の出力はＨレベルである電源電圧ＶＤＤとなり、ＰチャネルＭＯＳトランジスタＭ５は非導通状態、ＮチャネルＭＯＳトランジスタＭ６は導通状態となり、天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される。

【0025】

天絡時は天絡検出入力端子ＤＥＴの電圧はしきい値電圧Ｖｔｈ１より高くなりコンパレータ１の出力はＬレベルである接地電圧となり、ＰチャネルＭＯＳトランジスタＭ５は導通状態、ＮチャネルＭＯＳトランジスタＭ６は非導通状態となり、天絡検出回路の出力である制御信号はＨレベルである出力端子ＶＯＵＴの電圧が出力され、先に説明した図１と同じ動作で出力端子ＶＯＵＴからの過大流入電流を防止し出力回路の素子を保護することができる。

【0026】

天絡が解除されると、天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される通常時の動作に復帰する。

【実施例3】

【0027】

図４は本発明の第３の実施例の回路図であり、図３に示す第２の実施例と同様に、映像信号出力用途の出力回路の出力段に天絡保護機能を持たせたものである。図３との違いは、映像信号用出力回路に天絡検出入力端子ＤＥＴを新たに設けずに天絡の有無を検出することができる点である。出力端子ＶＯＵＴと第２のＭＯＳトランジスタＭ２のゲートが天絡検出回路へ入力されており、これら２つのノードの電圧をモニタすることで天絡の有無を検出する。天絡検出回路は、出力端子ＶＯＵＴの電圧をしきい値電圧Ｖｔｈ２と比較するコンパレータ２と、第２のＭＯＳトランジスタＭ２のゲートの電圧をしきい値電圧Ｖｔｈ３と比較するコンパレータ３と、論理回路ＮＯＲと、映像信号出力端子ＶＩＤＥＯＯＵＴに印加される天絡電圧以上の耐電圧をもつ高耐圧素子であるＰチャネルＭＯＳトランジスタＭ５とＮチャネルトランジスタＭ６で構成された出力端子ＶＯＵＴと接地端子ＧＮＤ間のインバータで構成される。

【0028】

次に、図４に示す回路の動作を説明する。通常時は出力端子ＶＯＵＴの電圧はしきい値電圧Ｖｔｈ２より低いためコンパレータ２の出力はＬレベルである接地電圧となる。また、第２のＭＯＳトランジスタＭ２のゲートの電圧はしきい値電圧Ｖｔｈ３より低いためコンパレータ３の出力もＬレベルである接地電圧となる。コンパレータ２とコンパレータ３の出力を受けて論理回路ＮＯＲの出力はＨレベルである電源電圧ＶＤＤとなり、ＰチャネルＭＯＳトランジスタＭ５は非導通状態、ＮチャネルＭＯＳトランジスタＭ６は導通状態となり、天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される。

【0029】

天絡時は出力端子ＶＯＵＴの電圧がしきい値電圧Ｖｔｈ２より高くなった場合にコンパレータ２の出力はＨレベルである電源電圧ＶＤＤとなる。あるいは天絡時の出力信号の状態により第２のＭＯＳトランジスタＭ２が流入電流を引き込み、第２のＭＯＳトランジスタＭ２のゲートの電圧がしきい値電圧Ｖｔｈ３より高くなった場合にコンパレータ３の出力はＨレベルである電源電圧ＶＤＤとなる。コンパレータ２またはコンパレータ３のいずれかの出力がＨレベルである電源電圧ＶＤＤとなると論理回路ＮＯＲの出力はＬレベルである接地電圧となり、天絡検出回路の出力である制御信号はＨレベルである出力端子ＶＯＵＴの電圧となる。この制御信号により第１のダイオードＤ１が導通状態となり、第１のＭＯＳトランジスタＭ１のゲートが出力端子ＶＯＵＴの電圧となることで第１のＭＯＳトランジスタＭ１と第３のＭＯＳトランジスタＭ３は非導通状態となり、第１のＭＯＳトランジスタＭ１のゲートと前段の回路素子とを切り離す。同時に第４のＭＯＳトランジスタＭ４は導通状態となり第２のＭＯＳトランジスタＭ２のゲートを接地電圧として第２のＭＯＳトランジスタＭ２を非導通状態にする。

【0030】

このとき第２のＭＯＳトランジスタＭ２のゲートは接地電圧となるためコンパレータ３の出力はＬレベルである接地電圧となるが、出力端子ＶＯＵＴからの流入電流が遮断されて映像信号出力端子ＶＩＤＥＯＯＵＴの電圧（＝天絡電圧）と出力端子ＶＯＵＴの電圧は等しくなり、出力端子ＶＯＵＴの電圧をモニタしているコンパレータ２で天絡を検出することができ、天絡検出回路の出力である制御信号はＨレベルである出力端子ＶＯＵＴの電圧を維持する。以上の動作により、出力端子ＶＯＵＴからの過大流入電流を防止し出力回路の素子を保護することができる。

【0031】

天絡が解除されると出力端子ＶＯＵＴの電圧が下がるため、コンパレータ２の出力はＬレベルである接地電圧となり、論理回路ＮＯＲの出力はＨレベルである電源電圧ＶＤＤとなり、天絡検出回路の出力である制御信号はＬレベルである接地電圧が出力され、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２より出力信号が出力端子ＶＯＵＴに出力される通常時の動作に復帰する。

【0032】

以上のように、本発明によれば集積回路内部にオン抵抗の低い保護スイッチを設ける必要がなくなるためチップ面積の増大を抑えることができるとともに、オン抵抗が増加しないためダイナミックレンジを確保して天絡保護機能を有する出力回路を構成することができる。また、ディスクリート素子で構成する保護スイッチも不要となるため電子機器内の部品数を削減できるという効果も得られる。なお、上記実施例における天絡検出回路は本発明の具体的な一例であって、本発明が実施例に限定されないことは言うまでもない。

【符号の説明】

【0033】

Ｍ１：第１のＭＯＳトランジスタ
Ｍ２：第２のＭＯＳトランジスタ
Ｍ３：第３のＭＯＳトランジスタ
Ｍ４：第４のＭＯＳトランジスタ
Ｄ１〜Ｄ３：ダイオード
Ｖ＋：電源端子
ＧＮＤ：接地端子
ＶＯＵＴ：出力端子
ＶＩＤＥＯＯＵＴ：映像信号出力端子
ＤＥＴ：天絡検出入力端子

【図1】

【図2】

【図3】

【図4】