特許 6672573 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6672573

(24)【登録日】2020年3月9日

(45)【発行日】2020年3月25日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/00 20060101AFI20200316BHJP

   H01L 23/48 20060101ALI20200316BHJP

   H01L 23/50 20060101ALI20200316BHJP

【ＦＩ】

   H01L25/00 B

   H01L23/48 G

   H01L23/50 X

【請求項の数】6

【全頁数】11

(21)【出願番号】特願2016-83557(P2016-83557)

(22)【出願日】2016年4月19日

(65)【公開番号】特開2017-195242(P2017-195242A)

(43)【公開日】2017年10月26日

【審査請求日】2019年2月26日

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】新日本無線株式会社

(72)【発明者】

【氏名】吉羽 聖

(72)【発明者】

【氏名】大橋 悠也

(72)【発明者】

【氏名】山下 順

【審査官】 河合 俊英

(56)【参考文献】

【文献】 特開２００５−１６７０１３（ＪＰ，Ａ）

【文献】 特開２０１４−０６０４０４（ＪＰ，Ａ）

【文献】 特開平１０−３２１７９１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／００

Ｈ０１Ｌ ２３／４８

Ｈ０１Ｌ ２３／５０

(57)【特許請求の範囲】

【請求項1】

入力する電圧を減圧する機能を有する第１のチップと、該第１のチップの出力信号を信号処理する機能を有する第２のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第１のリード列と第２のリード列を構成していることと、
前記第１のチップ上に形成されたチップ電極のうち１つのチップ電極が入力端子となり、該入力端子となるチップ電極は前記第１のリード列の１つのリード端子に接続していることと、
前記第１のチップ上に形成されたチップ電極のうち前記入力端子となるチップ電極を除くチップ電極は、前記第２のチップ上に形成されたチップ電極の一部のチップ電極あるいは前記第２のリード列のリード端子に接続し、前記第２のチップ上に形成されたチップ電極のうち前記第１のチップ上に形成されたチップ電極と接続していない別のチップ電極は前記第２のリード列のリード端子に接続していること、を特徴とする半導体装置。

【請求項2】

入力する電圧を減圧する機能を有する第１のチップと、該第１のチップの出力信号を信号処理する機能を有する第２のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第１のリード列と第２のリード列を構成していることと、
前記第１のチップは抵抗素子を主な構成要素としていることと、
前記第２のチップはオペアンプを主な構成要素としていることと、
前記第１のチップ上に形成された抵抗チップ電極の１つの抵抗チップ電極が入力端子となり、該入力端子となる抵抗チップ電極は前記第１のリード列の１つのリード端子に接続していることと、
前記抵抗チップ電極のうち前記入力端子となる抵抗チップ電極を除く抵抗チップ電極は、前記第２のチップ上に形成されたオペアンプチップ電極の一部のオペアンプチップ電極あるいは前記第２のリード列のリード端子に接続し、前記オペアンプチップ電極のうち前記抵抗チップ電極と接続していない別の前記オペアンプチップ電極は、前記第２のリード列のリード端子に接続し、前記入力端子に接続する前記第１のリード列の一つのリード端子に印加される電圧を前記第１のチップに形成された抵抗素子により減圧して前記第２のチップに形成された前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかに出力し、前記第２のチップで信号処理した出力信号を前記第２のリード列のリード端子から出力すること、を特徴とする半導体装置。

【請求項3】

請求項１または２いずれか記載の半導体装置において、
前記第１のチップと前記第２のチップは、絶縁部材を介して前記ダイパッド上に搭載されていることを特徴とする半導体装置。

【請求項4】

請求項１乃至３いずれか記載の半導体装置において、前記ダイパッドの裏面側は、前記封止樹脂により樹脂封止されていることを特徴とする半導体装置。

【請求項5】

請求項１乃至４いずれか記載の半導体装置において、
前記第２のリード列のいずれかのリード端子と前記第１のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第２のリード列のいずれかのリード端子と前記第２のチップ上に形成されたチップ電極またはオペアンプチップ電極は、第１のチップまたは第２のチップ上に形成された補助配線、あるいは前記ダイパッド上に搭載された中継チップを経由して接続していることを特徴とする半導体装置。

【請求項6】

請求項１乃至４いずれか記載の半導体装置において、
前記第２のリード列のいずれかのリード端子と前記第１のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第２のリード列のいずれかのリード端子と前記第２のチップ上に形成されたチップ電極またはオペアンプチップ電極は、前記ダイパッド上に搭載されたＥＳＤ保護素子を備えた中継チップを経由して接続していることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マルチチップ型の半導体装置に関し、特にリード端子に高電圧が印加される半導体装置に関する。

【背景技術】

【0002】

ハイブリット車や電気自動車では、車両駆動用のバッテリが所定の駆動電圧を出力するように構成されており、バッテリの出力電圧を常に監視する必要がある。例えばハイブリット車の車両駆動用バッテリは出力電圧が２００Ｖ程度で、さらにこれを昇圧して５００Ｖ付近で使用される。そのため、異常電圧を監視するため電圧監視回路が必要となる。また近年では、１０００Ｖを越える異常電圧を監視する高電圧監視回路が求められている。

【0003】

図６は、モータ駆動装置の一例を示す。モータ駆動装置１００は、車体から絶縁された高電圧のバッテリＢから出力される直流高電圧（例えば２００Ｖ）を昇圧コンバータ１０１により昇圧（例えば６００Ｖに昇圧）し、その昇圧電圧を平滑コンデンサ１０２を介してインバータ回路１０３によりモータ駆動用の３相交流電圧に変換して車両駆動用のモータＭに供給する構成となっている。この種のモータ駆動装置は、例えば特許文献１に記載されている。

【0004】

この種のモータ駆動装置では、昇圧電圧を監視するため、電圧検出回路１０４を備え、バッテリＢの正側に接続するノードＮ１とバッテリＢの負側に接続するノードＮ２の電圧を検出し、その検出結果に基づき図示しない制御回路から昇圧コンバータ１０１やインバータ回路１０３へ制御信号を出力し、モータ駆動を制御している。

【0005】

高電圧を検出するための電圧検出回路１０４は、オペアンプと抵抗とで構成することができる。図６に示す電圧検出回路１０４をオペアンプと抵抗素子とで構成した例を図７に示す。図７に示す電圧検出回路２００は、直列に接続された抵抗２０２ａ、抵抗２０２ｂが、バッテリＢの正側の高電圧を分圧するための素子で、図６に示すバッテリＢの正極側に接続するノードＮ１に端子Ｎ１１を接続し、他端は車体に接地され、抵抗２０２ａと抵抗２０２ｂの直列接続点は、オペアンプ２０１の非反転入力端子に接続されている。

【0006】

一方、直列に接続された抵抗２０２ｃ、抵抗２０２ｄは、バッテリＢの負側の高電圧を分圧するための素子で、図６に示すバッテリＢの負極側に接続するノードＮ２に端子Ｎ１２を接続し、他端は車体に接地され、抵抗２０２ｃと抵抗２０２ｄの直列接続点は、オペアンプ２０１の反転入力端子に接続されている。

【0007】

抵抗２０２ｅは、オペアンプ２０１の増幅ゲインを決定するための素子（帰還抵抗）で、抵抗２０２ｅの一端はオペアンプ２０１の反転入力端子に接続し、他端はオペアンプ２０１の出力端子ＯＵＴに接続されている。電圧検出回路２００から出力される検出信号は図示しない制御回路に入力し、その制御回路から昇圧コンバータ１０１やインバータ回路１０３の動作を制御する制御信号が出力され、モータＭの駆動を制御することになる。

【0008】

ところで、ハイブリット車や電気自動車のモータ駆動装置に用いられるような高電圧を検出する電圧検出回路を、通常の半導体装置の製造工程に従いオペアンプと抵抗素子からなる集積回路チップで形成し、リードフレームに実装し、樹脂封止して形成しようとすると、高電圧が印加されるリード間や、近傍に配置している他のリードとの間で放電が発生してしまい使用することができない。

【0009】

そこで本願出願人は、高電圧が印加されるリード間の寸法を大きく設定した半導体装置を提案している（特願２０１５−１４０３２６号）。具体的には、図８に示すように、抵抗素子を主な構成要素とする第１のチップＣ１とオペアンプを主な構成要素とする第２のチップＣ２とを備え、高電圧が印加される２本のリード端子Ｌ１、Ｌ２を樹脂封止された半導体装置の一辺側にそれぞれ間隔を開けて配置し、対向する反対側に高電圧が印加されない残りのリード端子を配置する構成としている。またリード端子間には、封止樹脂Ｒを埋め込み、放電を防止する構造としている。

【0010】

ところで、高電圧監視は車載分野に限られるわけではない。例えばレーザープリンターにおいても１０００Ｖ以上の高電圧監視が必要となっている。具体的には帯電、現像、転写の工程で１０００Ｖを超える高電圧となるブロックがあり、これらの電圧が変動すると画像形成品質に影響を与えてしまうため、高電圧の監視が必要となる。図９は、レーザープリンターの高電圧ブロック３００の一例を示している。電源回路３０１を構成する昇圧回路により昇圧して得られた高電圧は、定電圧回路３０２を介して帯電部、現像部あるいは転写部へ供給される。この供給電圧の変動を監視し所定の定電圧に制御するため、ノードＮ３の電圧を電圧検出回路３０３で検出している。電圧検出回路３０３の検出信号は、差動増幅回路３０４に出力され、差動増幅回路３０４は基準電圧との差分を演算回路３０５に出力する。演算回路３０５はノードＮ３の電圧が一定となるように定電圧回路３０２へ制御信号を出力し、定電圧回路３０２を制御する。

【0011】

このような電圧検出回路３０３についても、オペアンプと抵抗素子とで構成することができる。図９に示す電圧検出回路３０３をオペアンプと抵抗素子とで構成した例を図１０に示す。図１０に示す電圧検出回路４００は、直列に接続された抵抗４０２ａ、抵抗４０２ｂが、端子Ｎ１３に印加される高電圧を分圧するための素子で、図９に示すノードＮ３に端子Ｎ１３が接続され、他端は基準電圧に接続される。抵抗４０２ａと抵抗４０２ｂの直列接続点は、オペアンプ４０１の反転入力端子に接続され、抵抗４０２ｂと基準電圧の直列接続点は、オペアンプ４０１の非反転入力端子に接続される。

【0012】

抵抗４０２ｃは、オペアンプ４０１の増幅ゲインを決定するための素子（帰還抵抗）で、抵抗４０２ｃの一端はオペアンプ４０１の反転入力端子に接続され、他端はオペアンプ４０１の出力端子ＯＵＴに接続されている。

【0013】

このような構成の電圧検出回路４００であっても、図８に示すような本願出願人が先に提案した半導体装置を構成することが可能である。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】特開２００９−２０１１９２号公報

【特許文献2】特開２０１２−９５４２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0015】

ところで本願出願人が先に提案した半導体装置は、リード端子間の放電等がなく、高電圧印加の条件下で使用可能である反面、特殊な形状のリードフレームを使用しなければならず、製造コストが上昇してしまうという問題があった。本発明はこのような問題点を解消するため、汎用性の高いパッケージ構造を用いて、高電圧が印加される条件で使用可能な半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0016】

上記目的を達成するため、本願請求項１に係る発明は、入力する電圧を減圧する機能を有する第１のチップと、該第１のチップの出力信号を信号処理する機能を有する第２のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第１のリード列と第２のリード列を構成していることと、前記第１のチップ上に形成されたチップ電極のうち１つのチップ電極が入力端子となり、該入力端子となるチップ電極は前記第１のリード列の１つのリード端子に接続していることと、前記第１のチップ上に形成されたチップ電極のうち前記入力端子となるチップ電極を除くチップ電極は、前記第２のチップ上に形成されたチップ電極の一部のチップ電極あるいは前記第２のリード列のリード端子に接続し、前記第２のチップ上に形成されたチップ電極のうち前記第１のチップ上に形成されたチップ電極と接続していない別のチップ電極は前記第２のリード列のリード端子に接続していること、を特徴とする。

【0017】

本願請求項２に係る発明は、入力する電圧を減圧する機能を有する第１のチップと、該第１のチップの出力信号を信号処理する機能を有する第２のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第１のリード列と第２のリード列を構成していることと、前記第１のチップは抵抗素子を主な構成要素としていることと、前記第２のチップはオペアンプを主な構成要素としていることと、前記第１のチップ上に形成された抵抗チップ電極の１つの抵抗チップ電極が入力端子となり、該入力端子となる抵抗チップ電極は前記第１のリード列の１つのリード端子に接続していることと、前記抵抗チップ電極のうち前記入力端子となる抵抗チップ電極を除く抵抗チップ電極は、前記第２のチップ上に形成されたオペアンプチップ電極の一部のオペアンプチップ電極あるいは前記第２のリード列のリード端子に接続し、前記オペアンプチップ電極のうち前記抵抗チップ電極と接続していない別の前記オペアンプチップ電極は、前記第２のリード列のリード端子に接続し、前記入力端子に接続する前記第１のリード列の一つのリード端子に印加される電圧を前記第１のチップに形成された抵抗素子により減圧して前記第２のチップに形成された前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかに出力し、前記第２のチップで信号処理した出力信号を前記第２のリード列のリード端子から出力すること、を特徴とする。

【0018】

本願請求項３に係る発明は、請求項１または２いずれか記載の半導体装置において、前記第１のチップと前記第２のチップは、絶縁部材を介して前記ダイパッド上に搭載されていることを特徴とする。

【0019】

本願請求項４に係る発明は、請求項１乃至３いずれか記載の半導体装置において、前記ダイパッドの裏面側は、前記封止樹脂により樹脂封止されていることを特徴とする。

【0020】

本願請求項５に係る発明は、請求項１乃至４いずれか記載の半導体装置において、前記第２のリード列のいずれかのリード端子と前記第１のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第２のリード列のいずれかのリード端子と前記第２のチップ上に形成されたチップ電極またはオペアンプチップ電極は、第１のチップまたは第２のチップ上に形成された補助配線、あるいは前記ダイパッド上に搭載された中継チップを経由して接続していることを特徴とする。

【0021】

本願請求項６に係る発明は、請求項１乃至４いずれか記載の半導体装置において、前記第２のリード列のいずれかのリード端子と前記第１のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第２のリード列のいずれかのリード端子と前記第２のチップ上に形成されたチップ電極またはオペアンプチップ電極は、前記ダイパッド上に搭載されたＥＳＤ保護素子を備えた中継チップを経由して接続していることを特徴とする。

【発明の効果】

【0022】

本発明の半導体装置は、半導体装置の製造工程において汎用的に使用されているパッケージ構造を採用した場合であっても、入力端子に接続する第１のリード列のリード端子に１０００Ｖを越えるような高電圧が印加可能となるように、所定の接続構造を採用すると共に第１のチップの減圧機能により、第１のチップや主な信号処理を行う第２のチップが破壊したり、第１のリード列のリード端子間あるいは第１のリード列のリード端子と第２のリード列のリード端子との間で放電が生じたりすることを防止している。

【0023】

特に、第１のチップと第２のチップが、絶縁部材を介して電気的に絶縁してダイパッド上に搭載する構成とすると、第１のリード列と第２のリード列との間にダイパッドの吊りピンが配置される構造であっても、ダイパッドの吊りピンをフローティングにすることができ、入力端子に接続する第１のリード列のリード端子に高い電圧を印加可能とすることができる。

【0024】

さらにダイパッドの裏面側が封止樹脂により樹脂封止されていることで、リード端子とダイパッド間の放電を抑制できるという利点もある。

【0025】

本発明の半導体装置は、ダイパッド上に２つのチップが搭載され、それぞれのチップのチップ電極を所定の位置のリード端子にそれぞれ接続する構成としているが、中継チップを経由してチップ電極とリード端子をワイヤ接続しても、ワイヤ間の寸法を確保することができるようになり、ワイヤボンディング時にワイヤボンディング用冶具が接触してワイヤが変形したり、樹脂封止時に注入される封止樹脂の圧力でワイヤ間に接触が発生したりするなどの不具合も防止することができる。

【0026】

また、中継チップにＥＳＤ保護素子を追加する構成とすると、ＥＳＤ保護素子に接続されるチップ電極を静電破壊から効果的に保護できるという利点もある。

【図面の簡単な説明】

【0027】

【図1】本発明の第１の実施例の電圧検出回路の説明図を示す。

【図2】本発明の第１の実施例の電圧検出回路をリードフレームに実装したときの接続状態の説明図である。

【図3】本発明の第１の実施例の電圧検出回路をリードフレームに実装したときの別の接続状態の説明図である。

【図4】本発明の半導体装置の断面構造の説明図である。

【図5】本発明の第２の実施例の電圧検出回路をリードフレームに実装したときに接続状態の説明図である。

【図6】従来のモータ駆動装置の一例の説明図である。

【図7】従来の電圧検出回路の説明図である。

【図8】本願出願人が先に提案した半導体装置の説明図である。

【図9】レーザープリンターの高電圧ブロックの説明図である。

【図10】従来の別の電圧検出回路の説明図である。

【発明を実施するための形態】

【0028】

本発明に係る半導体装置は、高電圧が印加可能な半導体装置である。具体的には、１０００Ｖ程度の高電圧をリード端子に印加することができる半導体装置を実現している。そのため本発明では、直接印加される高電圧の信号を減圧（降圧）する第１のチップと、第１のチップを経由した減圧（降圧）された信号を信号処理する第２のチップに分けたマルチチップ構造としている。高電圧が直接印加するリード端子は、他のリード端子との間で放電が生じないように、リード列を構成する複数のリード端子の中の１つのリード端子に高電圧が印加され、これ以外のリード端子は接続のために使用しない。チップはダイパッド上に絶縁部材を介して搭載することで、ダイパッドとチップを絶縁状態とし、さらにダイパッドの裏面側を封止樹脂で被覆するように樹脂封止することで放電を防止する構成とすることもできる。チップ電極とリード端子との接続を行うためチップ電極の配置は最適化され、必要に応じて補助電極や中継チップを介してワイヤ接続したり、ＥＳＤ保護素子を接続することもできる。以下、本発明の実施例について、詳細に説明する。

【実施例1】

【0029】

本発明の実施例について、１０００Ｖを越える高電圧を検出する電圧検出回路を例にとり説明する。図１は本発明の第１の実施例の電圧検出回路１０の説明図である。図１に示すように本発明の電圧検出回路の回路構成自体は、図１０で説明した従来の電圧検出回路の回路構成と大きく異なるものではない。

【0030】

具体的には、直列に接続された抵抗１２ａ、抵抗１２ｂが、端子Ｎ１３に印加される高電圧を分圧するための素子で、端子Ｎ１３は図９に示すノードＮ３に接続し、他端は図示しない基準電圧ＲＥＦに接続されている。抵抗１２ａと抵抗１２ｂの直列接続点は、オペアンプ１１の反転入力端子に接続され、抵抗１２ｂと基準電圧ＲＥＦの直列接続点は、オペアンプ１１の非反転入力端子に接続されている。抵抗素子が形成されている第１のチップＣ１とオペアンプが形成されている第２のチップＣ２は、それぞれ別のチップで構成されているため、各チップ間はワイヤ１３により接続されている。

【0031】

抵抗１２ｃは、オペアンプ１１の増幅ゲインを決定するための素子（帰還抵抗）で、抵抗１２ｃの一端はオペアンプ１１の反転入力端子に接続し、他端はオペアンプ１１の出力端子と共に出力端子ＯＵＴに接続される。このオペアンプ１１の出力端子ＯＵＴは図９に示す差動増幅回路３０４に接続され、差動増幅回路３０４では基準電圧との差分を演算回路３０５に出力する。演算回路３０５はノードＮ３の電圧が一定となるように定電圧回路３０２へ制御信号を出力する。

【0032】

図２は、図１で説明した電圧検出回路１０を、抵抗素子からなる第１のチップＣ１とオペアンプからなる第２のチップＣ２を用いて形成するためリードフレームに実装したときの接続状態を模式的に示している。

【0033】

図２に示すように、抵抗素子が形成されている第１のチップＣ１とオペアンプが形成されている第２のチップＣ２がダイパッド１４上に絶縁部材１５を用い、電気的に絶縁した状態で実装されている。このリードフレームは、図面左側に４つのリード端子Ｌ１〜Ｌ４（第１のリード列に相当）を備え、図面右側に４つのリード端子Ｌ５〜Ｌ８（第２のリード列に相当）を備え、ダイパッド１４の吊りピンＬ９およびＬ１０がその間に延出している。この種のリードフレームは、半導体装置のリードフレームとして汎用的に使用されているものである。

【0034】

リード端子Ｌ１は高電圧が印加されるノードＮ３が接続される。抵抗１２ａと抵抗１２ｂの直列回路は、他端をリード端子Ｌ８に接続し、リード端子Ｌ８は基準電圧に接続される。抵抗１２ａと抵抗１２ｂの直列接続点は、第２のチップＣ２に形成されているオペアンプ１１の反転入力端子にワイヤ１３を用いて接続されている。同様に抵抗１２ｂの他端は、第２のチップＣ２に形成されているオペアンプ１１の非反転入力端子にワイヤ１３を用いて接続されている。

【0035】

第２のチップＣ２に形成されたオペアンプ１１の出力端子は、ワイヤ１３ａによりリード端子Ｌ７に接続される。リード端子Ｌ７には抵抗１２ｃの一端もワイヤ１３ｂを用いて接続される。また抵抗１２ｃの他端は、第２のチップＣ２に形成されているオペアンプ１１の反転入力端子に接続されることで、抵抗１２ｃはオペアンプ１１の帰還抵抗として機能することになる。

【0036】

第２のチップＣ２には、オペアンプ１１の電源端子が形成されており、電源Ｖ＋はリード端子Ｌ６に、電源Ｖ−はリード端子Ｌ５にそれぞれ接続し、各リード端子から電源電圧が供給される。

【0037】

図２に示す例では、リード端子Ｌ７とオペアンプ１１の出力端子がワイヤ１３ａにより直接接続されるとともに、抵抗１２ｃの一端もワイヤ１３ｂにより直接接続されている。このような場合、ワイヤ１３ａ、１３ｂの接触を避けるために、図３に示すように、第１のチップＣ１上に、抵抗１２ｃの一端に接続する補助配線１６を形成し、ワイヤ１３ａによりオペアンプ１１の出力端子と補助配線１６の一端とを接続し、補助配線１６の他端からワイヤ１３ｂによりリード端子Ｌ７と接続する構成としても良い。

【0038】

高電圧が印加するリード端子Ｌ１は、他の端子から所定の寸法だけ離して配置する必要がある。そこで、第１のリード列の他のリード端子Ｌ２、Ｌ３、Ｌ４は接続を形成しない状態となっている。

【0039】

リード端子Ｌ１にさらに高い電圧が印加する場合には、樹脂封止によってダイパッド１４を半導体装置本体から露出しない構造とするのが好ましい。図４はより高電圧が印加される場合に好適な半導体装置の断面構造を模式的に示している。図４に示すようにダイパッド１４の裏面が封止樹脂１７から露出しない構成となっている。

【0040】

なお、第１のチップＣ１、第２のチップＣ２をダイパッド１４上に搭載する際、絶縁部材１５を用いることでチップとダイパッドが電気的に絶縁され、吊りピンＬ９、Ｌ１０をフローティングにすることで、リード端子と吊りピン間に高い電圧が印加された場合でも放電が防止できる半導体装置を実現することが可能となる。

【実施例2】

【0041】

次に第２の実施例について説明する。上述の第１の実施例では、第１のチップＣ１に形成されるチップ電極と第２のリード列のリード端子を直接ワイヤ１３で接続する構造とした例を説明したが、図５に別の実施例を示す。図５に示すように中継チップＣ３を経由して第２のチップＣ２上に形成されたチップ電極と第２のリード列のリード端子Ｌ７とを接続してもよい。

【0042】

中継チップＣ３は、図３を用いて説明した第１のチップＣ１上に形成した補助配線１６と同様の補助配線が形成された構造とすることができる。具体的には、中継チップＣ３の表面に補助配線とその両端に接続のためのチップ電極を形成した構造とすることができる。このように中継チップＣ３を用いて接続を形成すると、ワイヤ１３の長さが短くできるという利点がある。なお、中継チップＣ３を経由して接続するチップ電極とリード端子との組み合わせが図示する場合に限られないことは言うまでもない。また中継チップＣ３の搭載位置も適宜選択することで、ワイヤボンディング時にワイヤボンディング用冶具が接触してワイヤが変形したり、樹脂封止時に注入される封止樹脂の圧力でワイヤ間が接触したりするという不具合の発生を防止することができる。また中継チップＣ３の形状は、図示するような形状に限定されるものではなく、ワイヤ１３の中継のための電極のみを備える構造としても良い。また複数の中継チップＣ３を用いる場合に、その形状をそれぞれ変えて形成することも可能である。

【実施例3】

【0043】

次に第３の実施例について説明する。本発明の半導体装置は、一般的な半導体装置同様、静電気等のサージ電圧が印加されると内部の回路が破壊されてしまう。そこで、ＥＳＤ保護素子を備える構造とするのが好ましい。ところで、第２のチップＣ２にはオペアンプ回路の形成と同時にＥＳＤ保護素子を第２のチップＣ２上に形成するのは容易である。しかし、第１のチップＣ１は、高電圧が印加するため、配線周辺の絶縁性を十分に保つ必要があり通常の半導体装置より厚い絶縁膜が形成されている。具体的には、一般的な半導体装置では表面に形成する酸化膜が０．７μｍ程度であるのに対し、１０００Ｖを越える高電圧を印加するために本発明の半導体装置では、５μｍ以上の厚い酸化膜を形成する必要がある。そのため、酸化膜の下の半導体基板にＥＳＤ保護素子を形成した場合には、ＥＳＤ保護素子との接続は、厚い酸化膜を除去して形成する必要がある。

【0044】

そこでＥＳＤ保護素子を中継チップＣ３上に形成するのが好ましい。中継チップＣ３は、一般的な半導体装置の製造工程により形成可能であるので、その表面に形成される酸化膜は厚くする必要はなく、ＥＳＤ保護素子を形成するのに好適である。

【0045】

以上説明したように本発明によれば、半導体装置の製造過程において汎用的に使用されているリードフレームとした場合でも、高い電圧が印加可能な半導体装置を形成することが可能となる。

【符号の説明】

【0046】

１０：電圧検出回路、１１：オペアンプ、１２ａ〜１２ｃ：抵抗、１３：ワイヤ、１４：ダイパッド、１５：絶縁部材、１６：補助配線、１７：封止樹脂

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】