特許 6709293 成膜装置及び成膜方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6709293

(24)【登録日】2020年5月26日

(45)【発行日】2020年6月10日

(54)【発明の名称】成膜装置及び成膜方法

(51)【国際特許分類】

   H01L 21/31 20060101AFI20200601BHJP

   C23C 16/50 20060101ALI20200601BHJP

   C23C 16/44 20060101ALI20200601BHJP

   C23C 16/24 20060101ALI20200601BHJP

   C23C 16/455 20060101ALI20200601BHJP

   H01L 21/3065 20060101ALI20200601BHJP

   H01L 21/205 20060101ALI20200601BHJP

【ＦＩ】

   H01L21/31 C

   C23C16/50

   C23C16/44 J

   C23C16/24

   C23C16/455

   H01L21/302 101C

   H01L21/205

【請求項の数】7

【全頁数】20

(21)【出願番号】特願2018-556252(P2018-556252)

(86)(22)【出願日】2017年11月7日

(86)【国際出願番号】JP2017040108

(87)【国際公開番号】WO2018110150

(87)【国際公開日】20180621

【審査請求日】2019年2月21日

(31)【優先権主張番号】特願2016-242086(P2016-242086)

(32)【優先日】2016年12月14日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000231464

【氏名又は名称】株式会社アルバック

(74)【代理人】

【識別番号】100104215

【弁理士】

【氏名又は名称】大森 純一

(74)【代理人】

【識別番号】100196575

【弁理士】

【氏名又は名称】高橋 満

(74)【代理人】

【識別番号】100168181

【弁理士】

【氏名又は名称】中村 哲平

(74)【代理人】

【識別番号】100144211

【弁理士】

【氏名又は名称】日比野 幸信

(72)【発明者】

【氏名】隣 嘉津彦

【審査官】 長谷川 直也

(56)【参考文献】

【文献】 特開２００７−０４２８１９（ＪＰ，Ａ）

【文献】 特開２０１０−１３５６５９（ＪＰ，Ａ）

【文献】 特表２００７−５１６９２１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００３／０１３６３３２（ＵＳ，Ａ１）

【文献】 特開２００１−１９６５７３（ＪＰ，Ａ）

【文献】 特開平０９−１２９３９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２０５、２１／３０２、２１／３０６５、

２１／３１−２１／３２、２１／３６５、２１／４６１、

２１／４６９−２１／４７５、２１／８６、

Ｃ２３Ｃ １６／００−１６／５６

(57)【特許請求の範囲】

【請求項1】

プラズマ形成空間を画定し石英を含む隔壁を有する真空槽と、
前記隔壁の少なくとも一部と前記プラズマ形成空間との間に設けられ、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む防着板と、
底部と側壁とを有するトレンチまたは孔が設けられた基板を載置することが可能な支持台と、
前記プラズマ形成空間に導入されたシリコンを含む成膜ガスの第１プラズマを発生させることにより前記底部及び前記側壁にシリコンを含む半導体膜を形成し、前記プラズマ形成空間に導入されたハロゲンを含むエッチングガスの第２プラズマを発生させることにより、前記側壁に形成される前記半導体膜を選択的に除去することが可能なプラズマ発生源と、
前記プラズマ形成空間に前記成膜ガスを導入する環状の第１ノズルと、
前記プラズマ形成空間に前記エッチングガスを導入し、前記第１ノズルよりも環状形状の径が小さい環状の第２ノズルと、
前記第１プラズマの発生と、前記第２プラズマの発生と、を切り替えることが可能な制御部と
を具備する成膜装置。

【請求項2】

請求項１に記載の成膜装置であって、
前記防着板は、
前記隔壁に対向し石英を含む基材と、
前記隔壁とは反対側の前記基材の表面に設けられた保護層とを有し、
前記保護層には、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つが含まれる
成膜装置。

【請求項3】

プラズマ形成空間を画定し石英を含む隔壁と、前記プラズマ形成空間に対向する前記隔壁の表面の少なくとも一部に設けられた保護層とを有し、前記保護層はイットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む真空槽と、
底部と側壁とを有するトレンチまたは孔が設けられた基板を載置することが可能な支持台と、
前記プラズマ形成空間に導入されたシリコンを含む成膜ガスの第１プラズマを発生させることにより前記底部及び前記側壁にシリコンを含む半導体膜を形成し、前記プラズマ形成空間に導入されたハロゲンを含むエッチングガスの第２プラズマを発生させることにより、前記側壁に形成される前記半導体膜を選択的に除去することが可能なプラズマ発生源と、
前記プラズマ形成空間に前記成膜ガスを導入する環状の第１ノズルと、
前記プラズマ形成空間に前記エッチングガスを導入し、前記第１ノズルよりも環状形状の径が小さい環状の第２ノズルと、
前記第１プラズマの発生と、前記第２プラズマの発生と、を切り替えることが可能な制御部と
を具備する成膜装置。

【請求項4】

請求項１〜３のいずれか１つに記載の成膜装置であって、
前記プラズマ発生源は、誘導結合方式のプラズマ発生源により構成される
成膜装置。

【請求項5】

プラズマ形成空間を画定し石英を含む隔壁であって、前記プラズマ形成空間に対向する表面の少なくとも一部に、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む保護層が設けられた前記隔壁内で、底部と側壁とを有するトレンチまたは孔が設けられた基板の表面に、シリコンを含む成膜ガスの成膜プラズマを発生させることにより、前記底部及び前記側壁にシリコンを含む半導体膜を形成し、
前記隔壁内で、前記基板の前記表面に、ハロゲンを含むエッチングガスのエッチングプラズマを発生させることにより、前記側壁に形成される前記半導体膜を選択的に除去し、
前記基板の前記表面に、前記成膜プラズマを発生させることにより、前記底部及び前記側壁にシリコンを含む前記半導体膜を形成し、
前記保護層に付着した前記半導体膜を窒化する工程を含む
成膜方法。

【請求項6】

請求項５に記載の成膜方法であって、
前記側壁に形成された前記半導体膜を選択的に除去する工程と、前記底部及び前記側壁に前記半導体膜を形成する工程とが２回以上繰り返される
成膜方法。

【請求項7】

請求項６に記載の成膜方法であって、
前記成膜ガス及び前記エッチングガスのそれぞれは、共通する放電ガスを含み、
前記成膜プラズマ及び前記エッチングプラズマは、前記放電ガスによって継続的に発生させる
成膜方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、成膜装置及び成膜方法に関する。

【背景技術】

【0002】

近年の微細化プロセスの進展に伴い、高アスペクト比のトレンチまたは孔（以下、トレンチ等）内に膜を埋め込む技術が求められている。このような状況のなか、エッチングと成膜とを交互に繰り返してトレンチ等内で膜を積層することにより、トレンチ等内に膜（積層膜）を形成する技術がある（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−１３４２８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、エッチングと成膜とを交互に繰り返してトレンチ等内に膜を形成すると、トレンチ等内に形成される膜の積層界面に膜以外の成分が介在する可能性がある。

【0005】

以上のような事情に鑑み、本発明の目的は、トレンチ等内に形成される膜において、積層界面に膜以外の成分の介在を抑制する成膜装置及び成膜方法を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するため、本発明の一形態に係る成膜装置は、真空槽と、防着板と、支持台と、プラズマ発生源と、制御部とを具備する。
上記真空槽は、プラズマ形成空間を画定し石英を含む隔壁を有する。
上記防着板は、上記隔壁の少なくとも一部と上記プラズマ形成空間との間に設けられ、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む。
上記支持台は、底部と側壁とを有するトレンチまたは孔が設けられた基板を載置することができる。
上記プラズマ発生源は、上記プラズマ形成空間に導入されたシリコンを含む成膜ガスの第１プラズマを発生させることにより上記底部及び上記側壁にシリコンを含む半導体膜を形成する。上記プラズマ発生源は、上記プラズマ形成空間に導入されたハロゲンを含むエッチングガスの第２プラズマを発生させることにより、上記側壁に形成される上記半導体膜を選択的に除去する。
上記制御部は、上記第１プラズマの発生と、上記第２プラズマの発生と、を切り替えることができる。
このような成膜装置によれば、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む上記の防着板が石英を含む上記隔壁と上記プラズマ形成空間との間に設けられる。これにより、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分が介在しにくくなる。

【0007】

上記の成膜装置においては、上記防着板は、上記隔壁に対向し石英を含む基材と、上記隔壁とは反対側の上記基材の表面に設けられた保護層とを有してもよい。上記保護層には、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つが含まれてもよい。
このような成膜装置によれば、上記隔壁に対向し石英を含む基材と、上記基材の表面に設けられた保護層とを有する防着板が石英を含む上記隔壁と上記プラズマ形成空間との間に設けられる。上記保護層には、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つが含まれる。これにより、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分が介在しにくくなる。

【0008】

また、上記目的を達成するため、本発明の一形態に係る成膜装置は、真空槽と、支持台と、プラズマ発生源と、制御部とを具備する。
上記真空槽は、プラズマ形成空間を画定し石英を含む隔壁と、上記プラズマ形成空間に対向する上記隔壁の表面の少なくとも一部に設けられた保護層とを有する。上記保護層はイットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む。
上記支持台は、底部と側壁とを有するトレンチまたは孔が設けられた基板を載置することができる。
上記プラズマ発生源は、上記プラズマ形成空間に導入されたシリコンを含む成膜ガスの第１プラズマを発生させることにより上記底部及び上記側壁にシリコンを含む半導体膜を形成する。上記プラズマ発生源は、上記プラズマ形成空間に導入されたハロゲンを含むエッチングガスの第２プラズマを発生させることにより、上記側壁に形成される上記半導体膜を選択的に除去する。
上記制御部は、上記第１プラズマの発生と、上記第２プラズマの発生と、を切り替えることができる。
このような成膜装置によれば、上記真空槽は、石英を含む上記隔壁と、上記隔壁と上記プラズマ形成空間との間にイットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む上記保護層を有する。これにより、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分が介在しにくくなる。

【0009】

上記成膜装置においては、上記プラズマ発生源は、誘導結合方式のプラズマ発生源により構成されてもよい。
このような成膜装置によれば、トレンチ等の底部及び側壁に、それぞれ膜質が異なる半導体膜が形成される。

【0010】

また、上記目的を達成するため、本発明の一形態に係る成膜方法は、プラズマ形成空間を画定し石英を含む隔壁内で、底部と側壁とを有するトレンチまたは孔が設けられた基板の表面に、シリコンを含む成膜ガスの成膜プラズマを発生させることにより、上記底部及び上記側壁にシリコンを含む半導体膜を形成することを含む。
上記隔壁の上記プラズマ形成空間に対向する表面の少なくとも一部には、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む保護層が設けられている。
上記隔壁内で、上記基板の上記表面に、ハロゲンを含むエッチングガスのエッチングプラズマを発生させることにより、上記側壁に形成される上記半導体膜が選択的に除去される。
上記基板の上記表面に、上記成膜プラズマを発生させることにより、上記底部及び上記側壁にシリコンを含む上記半導体膜が形成される。
このような成膜方法によれば、石英を含む上記隔壁と上記プラズマ形成空間との間にイットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む上記保護層が設けられる。これにより、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分が介在しにくくなる。

【0011】

上記の成膜方法においては、上記側壁に形成された上記半導体膜を選択的に除去する工程と、上記底部及び上記側壁に上記半導体膜を形成する工程とが２回以上繰り返されてもよい。
このような成膜方法によれば、トレンチ等内に半導体膜が確実に埋め込まれる。

【0012】

上記の成膜方法においては、上記成膜ガス及び上記エッチングガスのそれぞれは、共通する放電ガスを含んでもよい。上記成膜プラズマ及び上記エッチングプラズマは、上記放電ガスによって継続的に発生させてもよい。
このような成膜方法によれば、上記成膜ガス及び上記エッチングガスのそれぞれのプラズマが共通する上記放電ガスによって継続的に発生させることができる。これにより、半導体膜を形成する生産性が向上する。

【0013】

上記の成膜方法においては、さらに、上記保護層に付着した上記半導体膜が窒化されてもよい。
このような成膜方法によれば、上記保護層に付着した上記半導体膜が窒化されるので、プラズマ発生源からプラズマ形成空間に安定して電力が供給される。

【発明の効果】

【0014】

本発明によれば、エッチングと成膜とを交互に繰り返してトレンチ等内に膜を形成しても、トレンチ等内に形成される膜の積層界面に膜以外の成分の介在が抑制される。

【図面の簡単な説明】

【0015】

【図1】第１実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【図2】本実施形態に係る成膜方法の概略的なフロー図である。

【図3】本実施形態に係る成膜方法を表す概略断面図である。

【図4】本実施形態に係る成膜方法を表す概略断面図である。

【図5】本実施形態に係る成膜方法を表す概略断面図である。

【図6】第２実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【図7】第３実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【発明を実施するための形態】

【0016】

以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。

【0017】

［第１実施形態］

【0018】

［成膜装置］
図１は、第１実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【0019】

図１に示す成膜装置１００は、真空槽１０Ａと、支持台２０と、プラズマ発生源３０と、ガス供給源４０、４５と、制御部５０と、防着板６０とを具備する。成膜装置１００は、プラズマＣＶＤ（Chemical Vapor Deposition）法によって基板１に膜（例えば、半導体膜）を形成する成膜手段と、ドライエッチングによって基板１に形成された膜を除去するエッチング手段とを備える。プラズマ発生源３０としては、一例として誘導結合方式のプラズマ源が示されている。但し、本実施形態に係るプラズマ源は、誘導結合方式のプラズマ源に限らない。

【0020】

真空槽１０Ａは、減圧状態を維持可能な容器である。真空槽１０Ａは、本体（チャンバ本体）１１と、隔壁１４Ａとを有する。真空槽１０Ａ内のプラズマ形成空間１０ｐは、隔壁１４Ａによって画定される。隔壁１４Ａは、筒状壁１２Ａと、天板（蓋）１３Ａとを有する。真空槽１０Ａには、例えば、ターボ分子ポンプ等の真空ポンプ（不図示）が接続されている。この真空ポンプによって真空槽１０Ａ内の雰囲気が所定の圧力に維持される。

【0021】

本体１１は、例えば、支持台２０を囲む。隔壁１４Ａにおける筒状壁１２Ａは、本体１１上に設けられ、例えば、ノズル４１、４６を囲む。隔壁１４Ａにおける天板１３Ａは、筒状壁１２Ａ上に設けられ、支持台２０に対向する。本体１１及び天板１３Ａは、例えば、導電体を含む構成を有する。天板１３Ａは、石英等の絶縁材料で構成されてもよい。筒状壁１２Ａは、石英等の絶縁材料を有する。真空槽１０Ａには、真空槽１０Ａ内の圧力を計測する圧力計（不図示）が設置されている。

【0022】

防着板６０は、隔壁１４Ａの少なくとも一部と、プラズマ形成空間１０ｐとの間に設けられる。防着板６０は、隔壁１４Ａの内壁に沿って配置されている。防着板６０は、基材６１と、保護層６２とを有する。基材６１は、隔壁１４Ａに対向している。保護層６２は、隔壁１４Ａとは反対側の基材６１の表面に設けられている。保護層６２は、プラズマ形成空間１０ｐに対向する。

【0023】

保護層６２の厚さは、基材６１の厚さよりも薄い。基材６１の厚さは、例えば、３ｍｍ以上５ｍｍ以下である。保護層６２の厚さは、例えば、０．１ｍｍ以上０．５ｍｍ以下である。基材６１は、例えば、石英を含む。保護層６２は、イットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）の少なくとも１つを含む。保護層６２は、例えば、溶射、プラズマＣＶＤ等により形成される。

【0024】

基材６１は、第１基材６１ａと、第２基材６１ｂとを有する。第１基材６１ａは、筒状壁１２Ａに対向する。第１基材６１ａは、筒状である。第２基材６１ｂは、天板１３Ａに対向する。第２基材６１ｂは、第１基材６１ａと繋がっている。第２基材６１ｂは、平板状である。

【0025】

保護層６２は、第１保護層６２ａと、第２保護層６２ｂとを有する。第１保護層６２ａは、筒状壁１２Ａとは反対側の第１基材６１ａの表面に設けられている。第２保護層６２ｂは、天板１３Ａとは反対側の第２基材６１ｂの表面に設けられている。第２保護層６２ｂは、第１保護層６２ａと繋がっている。

【0026】

図１の例では、防着板６０が隔壁１４Ａ及び天板１３Ａと離間した状態が示されているが、防着板６０は、隔壁１４Ａ及び天板１３Ａと接触してもよい。

【0027】

また、本実施形態においては、隔壁１４Ａの内側に配置された防着板６０によってもプラズマ形成空間１０ｐが画定されていることから、隔壁１４Ａを外側隔壁、防着板６０を内側隔壁と称してもよい。また、隔壁１４Ａと防着板６０とを総称的に隔壁としてもよい。

【0028】

真空槽１０Ａの内部には、基板１を支持する支持台２０が設置されている。基板１は、例えば、半導体基板、絶縁基板、金属基板等のいずれかである。半導体基板は、シリコンウェーハ、絶縁膜が表面に形成されたシリコンウェーハ等である。絶縁膜は、例えば、シリコン酸化物、シリコン窒化物、アルミニウム酸化物等である。ウェーハ径は、例えば、１５０ｍｍ以上３００ｍｍ以下であり、例えば、３００ｍｍであるとする。但し、ウェーハ径は、この例に限らない。また、絶縁基板は、ガラス基板、石英基板等である。

【0029】

支持台２０は、例えば、導電体を含む構成を有する。支持台２０において、基板１が載置される面は、導電体でもよく、絶縁体でもよい。例えば、支持台２０において、基板１が載置される面には、静電チャックが設置されてもよい。支持台２０が絶縁体や静電チャックを含む場合、支持台２０が接地されたとしても、基板１とグランドとの間には、寄生の容量２１が生じる。また、支持台２０には、基板１にバイアス電力を供給できるように、直流電源または交流電源（高周波電源）が接続されてもよい。これにより、基板１には、バイアス電位を印加することができる。さらに、支持台２０には、基板１を所定温度に加熱する加熱源あるいは冷却するための冷媒流路が内蔵されてもよい。

【0030】

プラズマ発生源３０は、プラズマ発生用の高周波コイル（アンテナ）３１と、高周波コイル３１に接続された高周波電源３２と、整合回路部（マッチングボックス）３３とを有する。整合回路部３３は、高周波コイル３１と高周波電源３２との間に設置される。高周波コイル３１は、例えば、筒状壁１２Ａの外周を旋回している。高周波コイル３１が筒状壁１２Ａの外周を旋回する巻き数は図示する数に限らない。高周波電源３２は、例えば、ＲＦ電源である。高周波電源３２は、ＶＨＦ電源でもよい。

【0031】

プラズマ発生源３０は、誘導結合方式のプラズマ源に限らず、電子サイクロトン共鳴プラズマ（Electron Cyclotron resonance Plasma）源、ヘリコン波励起プラズマ（Helicon Wave Plasma）源等でもよい。

【0032】

例えば、真空槽１０Ａのプラズマ形成空間１０ｐにガスが導入され、高周波コイル３１に所定の電力が投入されると、真空槽１０Ａ内のプラズマ形成空間１０ｐにプラズマが発生する。このプラズマは、例えば、誘導結合方式により形成される。これにより、プラズマ形成空間１０ｐには、低圧でも高密度のプラズマ（以下、低圧高密度プラズマ）が発生する。また、プラズマ形成空間１０ｐに高密度のプラズマが発生することにより、基板１に対して自己バイアス電位が印加され易くなる。さらに、高周波コイル３１は、真空槽１０Ａの外側に設けられている。このため、高周波コイル３１は、真空槽１０Ａ内に発生したプラズマに直接触れることはない。これにより、高周波コイル３１の成分（例えば、金属）がプラズマによりスパッタリングされて、基板１に向かい飛遊することもない。

【0033】

真空槽１０Ａのプラズマ形成空間１０ｐ内に成膜ガスが導入され、プラズマ発生源３０によってプラズマ形成空間１０ｐに成膜プラズマが発生すると、基板１には、膜が形成される。この場合、成膜装置１００は、基板１上に膜を形成する成膜装置として機能する。また、成膜プラズマは、低圧高密度プラズマであるため、例えば、基板１にトレンチまたは穴（トレンチ等）が設けられている場合、その底部及び側壁のそれぞれには、膜質が異なった半導体膜が形成され易くなる。この理由については後述する。また、トレンチ等のアスペクト比は、例えば、４以上である。

【0034】

一方、真空槽１０Ａのプラズマ形成空間１０ｐにエッチングガスが導入され、プラズマ発生源３０によってプラズマ形成空間１０ｐにエッチングプラズマが発生すると、基板１に形成された膜が除去される。この場合、成膜装置１００は、基板１に形成された半導体膜を除去するエッチング装置として機能する。

【0035】

ガス供給源４０は、真空層１０内に成膜ガスを供給する。ガス供給源４０は、環状のノズル４１と、ガス導入管４２と、流量計４３とを有する。ノズル４１は、支持台２０に対向する。ノズル４１には、プロセスガスを噴出する供給口４１ｈが設けられている。供給口４１ｈは、例えば、支持台２０に対向する。ノズル４１の径または供給口４１ｈが支持台２０に向かう角度は、例えば、所望の膜厚分布を得るために適宜調整される。ガス導入管４２は、ノズル４１に接続されている。ガス導入管４２は、例えば、天板１３Ａに設置されている。ガス導入管４２には、プロセスガスの流量を調整する流量計４３が設置されている。

【0036】

成膜ガスとしては、シリコンを含むガスが用いられる。これにより、基板１には、例えば、シリコンを含む半導体膜が形成される。例えば、成膜ガスとしては、ＳｉＨ_４またはＳｉ_２Ｈ_６の少なくともいずれかが用いられる。また、ＳｉＨ_４またはＳｉ_２Ｈ_６の少なくともいずれかには、不活性ガス（Ａｒ，Ｈｅ等）が混合されてもよい。また、ＳｉＨ_４またはＳｉ_２Ｈ_６の少なくともいずれかには、Ｐ（リン）またはＢ（ホウ素）を含むガスが添加されてもよい。

【0037】

ガス供給源４５は、真空層１０内にエッチングガスを供給する。ガス供給源４５は、環状のノズル４６と、ガス導入管４７と、流量計４８とを有する。ノズル４６は、支持台２０に対向する。ノズル４６には、プロセスガスを噴出する供給口４６ｈが設けられている。供給口４６ｈは、例えば、支持台２０に対向する。ノズル４６の径または供給口４６ｈが支持台２０に向かう角度は、例えば、所望のエッチング分布を得るために適宜調整される。

【0038】

ガス導入管４７は、ノズル４６に接続されている。ガス導入管４７は、例えば、天板１３Ａに設置されている。ガス導入管４７には、プロセスガスの流量を調整する流量計４８が設置されている。

【0039】

ここで、ノズル４６の径は、ノズル４１の径よりも小さい。これにより、供給口４６ｈの位置は、供給口４１ｈの位置と異なる。例えば、エッチング活性種よりも、成膜活性種のほうが保護層６２の表面で失活しやすいので、ノズル４１の径は、ノズル４６の径より大きく構成されることが望ましい。これにより、支持台２０上での面内分布は改善される。

【0040】

エッチングガスとしては、ハロゲンを含むガスが用いられる。例えば、エッチングガスとしては、フッ素を含むガスまたは塩素を含むガスが用いられる。これにより、例えば、基板１に形成されたシリコンを含む半導体膜をエッチングすることができる。例えば、エッチングガスとしては、ＮＦ_３、ＮＣｌ_３及びＣｌ_２の少なくとも１つが用いられる。また、ＮＦ_３、ＮＣｌ_３及びＣｌ_２の少なくともいずれかは、不活性ガス（Ａｒ，Ｈｅ等）が混合されてもよい。このほか、エッチングガスとしては、ＣＦ_４及びＳＦ_６の少なくともいずれかが用いられてもよい。また、ＮＦ_３、ＮＣｌ_３及びＣｌ_２の少なくともいずれかに、ＣＦ_４及びＳＦ_６の少なくともいずれかが添加されてもよい。

【0041】

なお、ガス供給源の個数は、２個に限らず、３個以上のガス供給源が設けられてもよい。また、ガス供給源は、環状のノズルに限らず、シャワープレート型のガス供給源（以下、シャワープレート）であってもよい。このシャワープレートは、例えば、経路断面がトーナメント構造の噴出口を複数有する。これにより、シャワープレートは、基板１に均一にガスを供給することができる。また、シャワープレートは、ガス供給源４０、４５とともに設けられてもよい。例えば、シャワープレートは、基板１に対向するように配置される。例えば、Ｚ軸方向にシャワープレート及びガス供給源４０、４５を投影した場合、シャワープレートは、ガス供給源４０、４５によって囲まれるように配置される。

【0042】

制御部５０は、成膜ガスを用いた成膜プラズマの発生と、エッチングガスを用いたエッチングプラズマの発生と、を切り替えることができる。制御部５０は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等のコンピュータに用いられるハードウェア要素及び必要なソフトウェアにより実現される。ＣＰＵに代えて、またはこれに加えて、ＦＰＧＡ（Field Programmable Gate Array）等のＰＬＤ(Programmable Logic Device)、あるいは、ＤＳＰ（Digital Signal Processor）等を用いてもよい。

【0043】

例えば、制御部５０は、成膜ガスを用いた成膜プラズマを発生する場合、流量計４３をオン状態（このとき、流量計４８はオフ状態）にする。これにより、ノズル４１から成膜ガスが真空槽１０Ａのプラズマ形成空間１０ｐに導入される。そして、制御部５０は、高周波電源３２を駆動させて、真空槽１０Ａ内に成膜ガスを用いた成膜プラズマ（第１プラズマ）を発生させる。制御部５０は、整合回路部３３を制御し、プラズマを安定にする。また、制御部５０は、エッチングガスを用いたエッチングプラズマを発生する場合、流量計４８をオン状態（このとき、流量計４３はオフ状態）にする。これにより、ノズル４６からエッチングガスが真空槽１０Ａのプラズマ形成空間１０ｐに導入される。そして、制御部５０は、高周波電源３２を駆動させて、真空槽１０Ａ内にエッチングガスを用いたエッチングプラズマ（第２プラズマ）を発生させる。

【0044】

近年のリソグラフィ技術における微細化プロセスの困難性や、微細化によってリーク電流の増大を生じる半導体装置の構造上の問題から、ＦｉｎＦＥＴ（Fin Field Effect transistor）のように、半導体装置の構造の見直しが試みられている。このような状況のなか、半導体装置の三次元加工において、微細化されたトレンチ等に膜を埋め込む技術が要求されている。しかし、微細化されたトレンチ等に埋め込まれる膜については、昇温時のリフロー特性、エッチング特性等の違いから、絶縁膜と同様にボイドを発生させることなく形成することが難しい状況にある。

【0045】

これに対して、成膜装置１００においては、基板１に対して成膜工程と、エッチング工程とを交互に繰り返すことで、基板１に形成された高アスペクト比のトレンチ等内にボイドが形成されることなく半導体膜が形成される。

【0046】

さらに、成膜装置１００によれば、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む防着板６０が石英を含む隔壁１４Ａとプラズマ形成空間１０ｐとの間に設けられる。これにより、エッチングプラズマが防着板６０によって遮蔽され、隔壁１４Ａに晒されにくくなる。これにより、石英から活性酸素（例えば、酸素ラジカル、酸素イオン）が乖離しにくくなり、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分（例えば、シリコン酸化物（ＳｉＯ_２））が介在しにくくなる。

【0047】

ここで、エッチングプラズマに晒される防着板６０には保護層６２が設けられている。保護層６２は、石英よりもエッチング耐性が強いイットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）の少なくとも１つを含む。これにより、防着板６０にエッチングプラズマが晒されたとしても、防着板６０からも活性酸素が乖離しにくくなる。この結果、トレンチ等に形成される半導体膜の積層界面には、半導体膜以外の成分が介在しにくくなる。

【0048】

また、防着板６０において、基材６１は、イットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）に比べて誘電正接が小さい石英を含む。また、保護層６２の厚さは、基材６１の厚さよりも薄い。これにより、高周波コイル３１からプラズマ形成空間１０ｐに供給される電力が防着板６０によって吸収されにくく、効率よくプラズマ形成空間１０ｐにまで伝導する。

【0049】

このような成膜装置１００を用いた成膜方法を以下に説明する。

【0050】

［成膜方法］
図２は、本実施形態に係る成膜方法の概略的なフロー図である。
例えば、隔壁１４Ａ内に高アスペクト比のトレンチまたは孔（トレンチ等）が設けられた基板１が配置され、基板１の表面に、シリコンを含む成膜ガスの高密度プラズマを発生させることにより、トレンチ等の底部及び側壁にシリコンを含む半導体膜が形成される（ステップＳ１０）。
次に、隔壁１４Ａ内で基板１の表面に、ハロゲンを含むエッチングガスのエッチングプラズマを発生させることにより、側壁に形成される半導体膜が選択的に除去される（ステップＳ２０）。
次に、基板１の表面に、再度、成膜プラズマを発生させることにより、底部及び側壁にシリコンを含む半導体膜が形成される（ステップＳ３０）。

【0051】

さらに、本実施形態では、ステップＳ２０とステップＳ３０とが交互に繰り返される（ステップＳ４０）。例えば、基板１において、トレンチ等の側壁に形成された半導体膜が選択的に除去される工程と、トレンチ等の底部及び側壁に半導体膜が形成される工程とが２回以上繰り返される。

【0052】

このような成膜方法によれば、ボイドが形成されることなくトレンチ等内に半導体膜が形成される。さらに、このような成膜方法によれば、石英を含む隔壁１４Ａとプラズマ形成空間１０ｐとの間にイットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む保護層６２が設けられる。これにより、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分（例えば、シリコン酸化物）が介在しにくくなる。以下に、図２のフローをより具体的に説明する。

【0053】

図３Ａ〜図５Ｂは、本実施形態に係る成膜方法を表す概略断面図である。
例えば、基板１に設けられたトレンチに半導体膜が形成される成膜プロセスを例に、本実施形態に係る成膜方法を説明する。

【0054】

図３Ａに示すように、基板１には、高アスペクト比のトレンチ５が設けられている。ここで、「β」の長さ（トレンチ５の深さ）は、「α」の長さ（トレンチ５の底部５ｂの幅）の４倍以上であるとする。また、「α」の長さは、数ｎｍ〜数１０ｎｍであるとする。また、基板１は、一例として、シリコン基板１ａ上に、シリコン酸化膜（ＳｉＯ_２）１ｂが形成された基板であるとする。

【0055】

次に、図３Ｂに示すように、プラズマＣＶＤによってトレンチ５内及び基板１の上面１ｕにシリコンを含む半導体膜７０ａが形成される。例えば、Ａｒで希釈されたＳｉＨ_４ガスがノズル４１から導入される。成膜ガスとしては、Ｓｉ_２Ｈ_６がＡｒで希釈されたガスが用いられてもよい。続いて、高周波電源３２によって高周波コイル３１に電力が投入される。真空槽１０Ａ内では、基板１の上面１ｕに、ＳｉＨ_４／Ａｒガスによる高密度プラズマ（成膜プラズマ）が発生する。これにより、トレンチ５の底部５ｂ、トレンチ５の側壁５ｗ及び基板１の上面１ｕに半導体膜７０ａが形成される（ステップＳ１０）。

【0056】

成膜条件の一例は、以下の通りである。
基板径：３００ｍｍ
成膜ガス：ＳｉＨ_４／Ａｒ
成膜時間：５分以内
放電電力：３００Ｗ以上６００Ｗ以下（１３．５６ＭＨｚ）
圧力：０．０５Ｐａ以上１．０Ｐａ以下
バイアス電力：０Ｗ以上１００Ｗ以下（４００ｋＨｚ）
基板温度：室温

【0057】

半導体膜７０ａは、例えば、トレンチ５の底部５ｂ上に形成される膜７１ａと、トレンチ５の側壁５ｗに形成される膜７２ａと、基板１の上面１ｕ上に形成される膜７３ａとを有する。膜７２ａは、トレンチ５の角部５ｃ付近にも形成される。すなわち、膜７２ａは、側壁５ｗに接する部分と、側壁５ｗに接する部分上に形成された部分であって膜７３ａに接する部分とを含む。また、図３Ｂには、トレンチ５内において、膜７２ａが膜７１ａに接していない構成が例示されているが、膜７２ａは、トレンチ５内において膜７１ａに接してもよい。

【0058】

成膜工程では、トレンチ５の上部が半導体膜７０ａによって閉塞されないように成膜条件が調整される。例えば、成膜時間が５分より長くなると、両側壁５ｗの角部５ｃから成長する膜７２ａ同士が接触し、トレンチ５の上部が膜７２ａによって閉塞される場合がある。これにより、成膜時間は、５分以内に調整され、好ましくは２分としている。

【0059】

低圧高密度プラズマによってトレンチ５内及び基板１上に半導体膜７０ａを形成すると、半導体膜７０ａは、成膜プラズマ中のイオン照射を受けながら成長する。このイオンは、プラズマポテンシャルと基板１の自己バイアス電位との電位差によって、例えば、基板１に対して垂直に入射する。この際、膜７１ａの下地となる底部５ｂ及び膜７３ａの下地となる上面１ｕは、イオンの入射方向に直交している。これにより、膜７１ａ及び膜７３ａは、底部５ｂ上及び上面１ｕ上でイオンの運動エネルギーを受けながら成長していく。この結果、膜７１ａ及び膜７３ａは、比較的結晶性のよい膜になる。例えば、膜７１ａ及び膜７３ａは、膜７２ａに比べて、密度が高く、緻密な膜になる。

【0060】

ここで、膜７１ａ及び膜７３ａを照射するイオンのエネルギーは、上記の電位差が高くなるほど増加する。例えば、放電電力が３００Ｗより小さくなると、イオンの照射エネルギーが減少して、膜７１ａ及び膜７３ａの結晶性が低下する場合がある。また、放電電力が６００Ｗより大きくなると、このエネルギーが過大になり、膜７１ａ及び膜７３ａが物理的にエッチングされ易くなる。これにより、放電電力は、３００Ｗ以上６００Ｗ以下、好ましくは５００Ｗであることが好ましい。

【0061】

また、成膜中の圧力が０．０５Ｐａよりも小さくなると、成膜ガスの量が減少して放電が不安定になる可能性がある。また、成膜中の圧力が１．０Ｐａよりも大きくなると、膜７１ａ及び膜７３ａの段差被覆性が悪くなる。これにより、圧力は、０．０５Ｐａ以上１．０Ｐａ以下、好ましくは０．１Ｐａであることが好ましい。

【0062】

一方、トレンチ５の側壁５ｗに形成される膜７２ａは、成膜中に下地を持たない。これにより、膜７２ａは、膜７１ａ及び膜７３ａに比べてイオンの運動エネルギーを受け難く、または、膜７２ａの一部は、膜７１ａなどが入射してくるイオンによってリスパッタされることにより形成されることから、膜７１ａ、膜７３ａと比べて膜７２ａの結晶性が良好にならない。これにより、例えば、膜７２ａは、膜７１ａ及び膜７３ａに比べて、密度が低く、粗密な膜になる。例えば、膜７２ａは、膜７１ａ及び膜７３ａに比べて、フッ素に対するエッチング耐性が弱い膜になる。例えば、フッ素を含むエッチングガスを用いた場合、膜７２ａのエッチング速度は、膜７１ａ及び膜７３ａのエッチング速度に比べて速くなる。

【0063】

このように、成膜工程においては、膜７１ａ及び膜７３ａと、膜７１ａ及び膜７３ａとは膜質が異なる膜７２ａとが形成される。

【0064】

次に、図４Ａに示すように、反応性のドライエッチング（化学エッチング）によってトレンチ５の側壁５ｗに形成された膜７２ａが選択的に除去される（ステップＳ２０）。例えば、ＮＦ_３ガスがノズル４６から導入される。エッチングガスについては、ＮＦ_３、ＮＣｌ_３及びＣｌ_２の少なくとも１つを含むガスが用いられてもよい。続いて、高周波電源３２によって高周波コイル３１に電力が投入される。真空槽１０Ａ内では、基板１の上面１ｕに、ＮＦ_３ガスによる高密度プラズマ（エッチングプラズマ）が発生する。これにより、エッチングプラズマに対してエッチング耐性が弱い膜７２ａが選択的に除去される。例えば、膜７２ａ中のシリコンがエッチングプラズマ中のフッ素と反応すると、ＳｉＦ_ｘ等が生成し、真空槽１０ＡからＳｉＦ_ｘ等が真空ポンプにより排気される。

【0065】

エッチング条件の一例は、以下の通りである。
基板径：３００ｍｍ
エッチングガス：ＮＦ_３
成膜時間：５分以内
放電電力：５００Ｗ（１３．５６ＭＨｚ）
圧力：０．１Ｐａ以上１Ｐａ以下
基板温度：室温

【0066】

エッチング工程では、膜７２ａが選択的に除去されるようにエッチング条件が調整される。例えば、成膜時間が５分より長くなると、膜７１ａ及び膜７３ａとフッ素との反応が進行して膜７１ａ及び膜７３ａも除去される場合がある。これにより、エッチング時間は、５分以内に調整され、好ましくは２０秒間であることが好ましい。

【0067】

また、エッチング工程では、エッチングプラズマが防着板６０によって遮られ、隔壁１４ＡがＮＦ_３ガスによるエッチングプラズマに晒されない。これにより、石英から活性酸素が乖離しにくくなる。また、防着板６０は、保護層６２を有する。保護層６２は、石英よりもエッチング耐性が強いイットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）の少なくとも１つを含む。これにより、防着板６０にＮＦ_３ガスによるエッチングプラズマが晒されたとしても、防着板６０からも活性酸素が乖離しにくくなる。

【0068】

仮に、隔壁１４Ａから活性酸素がプラズマ形成空間１０ｐに飛遊し、活性酸素がトレンチ５内に入射すると、膜７１ａの表面が活性酸素によって酸化されてしまう。この状態のまま、膜７１ａ上に膜を積層すると、積層界面にシリコン酸化膜が残存し、デバイス特性が悪化する。本実施形態では、隔壁１４Ａとプラズマ形成空間１０ｐとの間に、保護層６２を有する防着板６０を設け、活性酸素のトレンチ５内への入射を防止し、膜７１ａの表面酸化を確実に防止している。

【0069】

なお、エッチング工程で、例えば、Ａｒプラズマによる物理エッチングを用いると、膜７２ａと同時に膜７１ａもエッチングされる可能性があり好ましくない。

【0070】

次に、図４Ｂに示すように、プラズマＣＶＤによってトレンチ５内及び膜７３ａ上にシリコンを含む半導体膜７０ｂが形成される。例えば、半導体膜７０ａと同じ条件で、トレンチ５内及び膜７３ａ上に半導体膜７０ｂが形成される。

【0071】

半導体膜７０ｂは、例えば、トレンチ５内の膜７１ａ上に形成される膜７１ｂと、トレンチ５の側壁５ｗに形成される膜７２ｂと、基板１の上面１ｕ上に形成される膜７３ｂとを有する。膜７２ｂは、側壁５ｗに接する部分と、側壁５ｗに接する部分上に形成された部分であって膜７３ｂに接する部分とを含む。また、トレンチ５内において、膜７２ｂは、膜７１ｂに接してもよい。また、膜７１ａには、エッチング処理がなされたため、膜７１ａと膜７１ｂとの界面には、微量のフッ素が残存する場合がある。

【0072】

半導体膜７０ｂにおいても、膜７２ｂは、膜７１ｂ及び膜７３ｂに比べて、密度が低く、粗密な膜になる。例えば、膜７２ｂは、膜７１ｂ及び膜７３ｂに比べて、フッ素に対するエッチング耐性が弱い膜になる。

【0073】

次に、図５Ａに示すように、反応性のドライエッチングによってトレンチ５の側壁５ｗに形成された膜７２ｂが選択的に除去される。例えば、膜７２ａを除去する条件と同じ条件で膜７２ｂが選択的に除去される。

【0074】

次に、図５Ｂに示すように、成膜工程（ステップＳ１０）とエッチング工程（ステップＳ２０）とが繰り返される（ステップＳ３０）。繰り返される回数（本実施形態では、一例として５回）は、例えば、２回以上とする。これにより、トレンチ５内には、膜７１ａと、膜７１ａ上に形成された膜７１ｂと、膜７１ｂ上に形成された膜７１ｃと、膜７１ｃ上に形成された膜７１ｄと、膜７１ｄ上に形成された膜７１ｅと、が形成される。基板１の上面１ｕ上に形成された膜は、例えば、ＣＭＰ（Chemical Mechanical Polishing）により除去される。また、膜７１ａ、膜７１ｂ、膜７１ｃ、膜７１ｄ及び膜７１ｅのそれぞれの界面には、微量のフッ素が残存する場合がある。

【0075】

このように、トレンチ５の底部５ｂ及び側壁５ｗにシリコンを含む半導体膜が形成される工程と、側壁５ｗに形成された半導体膜が選択的に除去される工程とが繰り返され、トレンチ５内にシリコンを含む半導体膜７０（膜７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅ）が形成される。このような成膜方法によれば、ボイドが形成されることなくトレンチ５内に半導体膜７０が形成される。また、トレンチ５に限らず、トレンチ５と同じアスペクト比を持つ孔においても、孔内にはボイドが形成されることなく半導体膜７０が形成される。

【0076】

また、本実施形態によれば、トレンチ５内に活性酸素が入射しにくくなるので、半導体膜７０の積層界面（膜７１ａと膜７１ｂとの界面、膜７１ｂと膜７１ｃとの界面、膜７１ｃと膜７１ｄとの界面及び膜７１ｄと膜７１ｅとの界面）に半導体膜以外の成分（例えば、シリコン酸化物）が介在しにくくなる。

【0077】

また、成膜ガスには、リン（Ｐ）、ホウ素（Ｂ）、ゲルマニウム（Ｇｅ）等を含むガスが添加されて、半導体膜７０が形成されてもよい。例えば、トレンチ５内に形成される半導体膜７０中のシリコンの組成比は、５０ａｔｏｍ％以上であり、９０ａｔｏｍ％以上が好ましく、９９ａｔｏｍ％以上がさらに好ましい。つまり、半導体膜７０として、不可避不純物を含むシリコン膜（シリコンからなる膜）及びリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）の少なくとも１つをドーパントとして含むシリコン膜の少なくともいずれかが形成される。ここで、「不可避不純物」とは、意図的に導入された不純物ではなく、原料ガスまたは製造プロセス中に必然的に導入される不純物をいう。

【0078】

また、本実施形態においては、成膜工程からエッチング工程に切り替える場合、または、エッチング工程から成膜工程に切り替える場合には、成膜ガス及びエッチングガスのそれぞれに、共通する放電ガスを含有させて、この共通放電ガスによって、成膜プラズマ及びエッチングプラズマが継続的に形成されてもよい。共通する放電ガスとしては、例えば、Ａｒ、Ｈｅ、Ｎｅ等の不活性ガスがあげられる。

【0079】

さらに、成膜工程とエッチング工程とが２回以上繰り返される場合には、成膜ガス及びエッチングガスのそれぞれに、共通放電ガスを含有させて、この共通放電ガスによって、成膜プラズマ及びエッチングプラズマが継続的に形成されてもよい。

【0080】

例えば、成膜条件の一例は、以下の通りである。
基板径：３００ｍｍ
成膜ガス：ＳｉＨ_４／Ａｒ
成膜時間：５分以内
放電電力：３００Ｗ以上６００Ｗ以下（１３．５６ＭＨｚ）
圧力：０．０５Ｐａ以上１．０Ｐａ以下
バイアス電力：０Ｗ以上１００Ｗ以下（４００ｋＨｚ）
基板温度：室温

【0081】

また、エッチング条件の一例は、以下の通りである。
基板径：３００ｍｍ
エッチングガス：ＮＦ_３／Ａｒ
成膜時間：５分以内
放電電力：５００Ｗ（１３．５６ＭＨｚ）
圧力：０．１Ｐａ以上２Ｐａ以下
基板温度：室温

【0082】

このような条件によれば、成膜ガス及びエッチングガスに共通放電ガス（Ａｒ）が含まれているため、成膜工程からエッチング工程に切り替える場合、または、エッチング工程から成膜工程に切り替える場合には、成膜プラズマ及びエッチングプラズマが共通放電ガスによって継続的に形成される。例えば、制御部５０は、上記の切り替えの際、成膜プラズマ及びエッチングプラズマのそれぞれが停止しないようにプラズマ形成空間１０ｐに共通放電ガスを供給し、高周波電源３２、整合回路部３３及び流量計４３、４８を制御し、成膜プラズマとエッチングプラズマとを切り替える。

【0083】

ここで、成膜工程における圧力が０．１Ｐａで、エッチング工程における圧力が２Ｐａである場合を例にあげる。この場合、制御部５０は、成膜工程からエッチング工程に切り替えるとき、圧力を０．１Ｐａから２Ｐａに瞬時に上昇させ、成膜プラズマを停止させることなく成膜プラズマをエッチングプラズマに切り替える。また、制御部５０は、エッチング工程から成膜工程に切り替えるとき、圧力を２Ｐａから０．１Ｐａに瞬時に上昇させ、エッチングプラズマを停止させることなくエッチングプラズマを成膜プラズマに切り替える。

【0084】

例えば、成膜工程とエッチング工程とを繰り返し行うプロセスにおいて、例えば、エッチングプラズマを一旦停止させると、成膜工程では、成膜ガスを改めて放電する処理が必要になる。成膜ガスを改めて放電させるには、予め放電開始圧力を成膜時圧力よりも高く設定し、放電開始後、放電開始圧力を成膜時圧力にまで下げる処理が必要になる。これにより、成膜工程とエッチング工程とを繰り返し行うと、成膜工程を開始させるごとに放電開始圧力から成膜時圧力になるまでの排気処理が必要になる。

【0085】

これに対し、本実施形態に係る成膜方法では、成膜工程からエッチング工程に切り替える場合、または、エッチング工程から成膜工程に切り替える場合、成膜プラズマ及びエッチングプラズマのそれぞれを停止させず、成膜プラズマ及びエッチングプラズマを継続的に形成してプロセスを進行させる。このような成膜方法によれば、上記の排気処理がなくなり、半導体膜７０を形成するタクトタイムが短縮する。これにより、半導体膜７０を形成する生産性が向上する。

【0086】

また、本実施形態においては、成膜工程において、プラズマ形成空間１０ｐに対向する保護層６２にも半導体膜が付着する可能性がある。保護層６２上の半導体膜の厚さは、成膜工程とエッチング工程とが繰り返し回数が増えるにつれ厚くなる。半導体膜が保護層６２に付着すると、高周波コイル３１からプラズマ形成空間１０ｐに供給される電力が半導体膜によって遮られ、プラズマ形成空間１０ｐにまで伝導しにくくなる。

【0087】

これに対処するため、本実施形態に係る成膜方法では、保護層６２に付着した半導体膜が窒化されてもよい。半導体膜が窒化されることにより、半導体膜は、窒化物等の誘電体膜に変化する。この結果、高周波コイル３１からプラズマ形成空間１０ｐに供給される電力は、保護層６２上の被膜（窒化膜）によって遮られることなく、プラズマ形成空間１０ｐに効率よく伝導する。

【0088】

このような窒化工程は、成膜装置１００の構成を変えずに実行することができる。例えば、ノズル４１、４６の少なくとも１つから、窒素を含むガス（Ｎ_２、ＮＨ_３等）がプラズマ形成空間１０ｐに導入され、窒素を含むプラズマガスがプラズマ発生源３０によってプラズマ形成空間１０ｐに形成される。窒素を含むプラズマガス中の活性窒素が保護層６２に付着した半導体膜に晒されると、半導体膜が活性窒素により窒化される。

【0089】

また、窒化工程は、成膜工程が終わった直後に実行されてもよく、成膜工程とエッチング工程とが繰り返される場合には、所定の回数ごとに実行されてもよい。さらに、窒化工程においては、トレンチ５内に形成された膜７１ａ〜７１ｄの窒化を避けるために、支持台２０上には、基板１とは異なるダミー基板が載置されてもよい。

【0090】

また、本実施形態に係る成膜方法は、保護層６２に付着した半導体膜が除去されてもよい。このような除去工程は、成膜装置１００の構成を変えずに実行することができる。例えば、ノズル４１、４６の少なくとも１つから、ＮＦ_３がプラズマ形成空間１０ｐに導入され、ＮＦ_３プラズマガスがプラズマ発生源３０によってプラズマ形成空間１０ｐに形成される。ＮＦ_３プラズマガス中の活性フッ素が保護層６２に付着した半導体膜に晒されると、半導体膜が活性フッ素により除去される。

【0091】

除去工程は、成膜工程が終わった直後に実行されてもよく、成膜工程とエッチング工程とが繰り返される場合には、所定の回数ごとに実行されてもよい。さらに、除去工程においては、トレンチ５内に形成された膜７１ａ〜７１ｄのエッチングを避けるために、支持台２０上には、基板１とは異なるダミー基板が載置されてもよい。

【0092】

［第２実施形態］

【0093】

図６は、第２実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【0094】

図６に示す成膜装置１０１は、真空槽１０Ａと、支持台２０と、プラズマ発生源３０と、ガス供給源４０、４５と、制御部５０と、防着板６３とを具備する。

【0095】

防着板６３は、隔壁１４Ａの少なくとも一部と、プラズマ形成空間１０ｐとの間に設けられる。防着板６３は、隔壁１４Ａの内壁に沿って配置されている。防着板６３は、防着部材６３ａと、防着部材６３ｂとを有する。

【0096】

防着板６３の厚さは、例えば、３ｍｍ以上５ｍｍ以下である。防着板６３は、例えば、イットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）の少なくとも１つを含む。

【0097】

防着部材６３ａは、筒状壁１２Ａに対向する。防着部材６３ａは、筒状である。防着部材６３ｂは、天板１３Ａに対向する。防着部材６３ｂは、防着部材６３ａと繋がっている。防着部材６３ｂは、平板状である。

【0098】

図６の例では、防着板６３が隔壁１４Ａ及び天板１３Ａと離間した状態が示されているが、防着板６３は、隔壁１４Ａ及び天板１３Ａと接触してもよい。また、天板１３Ａが石英でなく導電体で構成されている場合には、防着板６３から防着部材６３ｂが除かれてもよい。

【0099】

また、本実施形態においては、隔壁１４Ａの内側に配置された防着板６３によってもプラズマ形成空間１０ｐが画定されていることから、隔壁１４Ａを外側隔壁、防着板６３を内側隔壁と称してもよい。また、隔壁１４Ａと防着板６３とを総称的に隔壁としてもよい。

【0100】

成膜装置１０１においては、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む防着板６３が石英を含む隔壁１４Ａとプラズマ形成空間１０ｐとの間に設けられる。これにより、エッチングプラズマが防着板６３によって遮蔽され、隔壁１４Ａに晒されにくくなる。これにより、石英から活性酸素（例えば、酸素ラジカル、酸素イオン）が乖離しにくくなり、トレンチ等に形成される半導体膜の積層界面に半導体膜以外の成分（例えば、シリコン酸化物（ＳｉＯ_２））が介在しにくくなる。

【0101】

また、エッチングプラズマに晒される防着板６３は、石英よりもエッチング耐性が強いイットリア（Ｙ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）及び炭化シリコン（ＳｉＣ）の少なくとも１つを含む。これにより、防着板６３にエッチングプラズマが晒されたとしても、防着板６３からも活性酸素が乖離しにくくなる。この結果、トレンチ等に形成される半導体膜の積層界面には、半導体膜以外の成分が介在しにくくなる。

【0102】

［第３実施形態］

【0103】

図７は、第３実施形態に係る成膜方法に適用される成膜装置の概略構成図である。

【0104】

図７に示す成膜装置１０２は、真空槽１０Ｂと、支持台２０と、プラズマ発生源３０と、ガス供給源４０、４５と、制御部５０とを具備する。

【0105】

真空槽１０Ｂは、減圧状態を維持可能な容器である。真空槽１０Ｂは、本体１１と、隔壁１４Ｂとを有する。プラズマ形成空間１０ｐは、隔壁１４Ｂによって画定される。隔壁１４Ｂは、筒状壁１２Ｂと、天板１３Ｂとを有する。真空槽１０Ｂには、例えば、ターボ分子ポンプ等の真空ポンプ（不図示）が接続されている。

【0106】

筒状壁１２Ｂは、筒状壁材１２ｃと、保護層１２ｄとを有する。保護層１２ｄは、高周波コイル３１とは反対側の筒状壁材１２ｃの表面に設けられている。保護層１２ｄは、筒状壁材１２ｃとプラズマ形成空間１０ｐとの間に設けられている。筒状壁材１２ｃの厚さは、例えば、５ｍｍ以上１５ｍｍ以下である。筒状壁材１２ｃは、例えば、石英を含む。保護層１２ｄの厚さは、例えば、０．１ｍｍ以上０．５ｍｍ以下である。保護層１２ｄは、例えば、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む。

【0107】

天板１３Ｂは、天板材１３ｃと、保護層１３ｄとを有する。保護層１３ｄは、天板材１３ｃとプラズマ形成空間１０ｐとの間に設けられている。天板材１３ｃの厚さは、例えば、５ｍｍ以上１５ｍｍ以下である。天板材１３ｃは、例えば、石英を含む。保護層１３ｄの厚さは、例えば、０．１ｍｍ以上０．５ｍｍ以下である。保護層１３ｄは、例えば、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む。

【0108】

成膜装置１０２においては、天板材１３ｃが導電材で構成されている場合、天板１３Ｂから、保護層１３ｄを除くことができる。すなわち、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む保護層は、プラズマ形成空間１０ｐに対向する隔壁１４Ｂの表面の少なくとも一部に設けられている。

【0109】

成膜装置１０２においては、イットリア、窒化シリコン及び炭化シリコンの少なくとも１つを含む保護層１２ｄ、１３ｄが石英を含む隔壁１４Ｂとプラズマ形成空間１０ｐとの間に設けられる。これにより、エッチングプラズマが隔壁１４Ｂに晒されたとしても、保護層１２ｄ、１３ｄから活性酸素が乖離しにくくなる。この結果、トレンチ等に形成される半導体膜の積層界面には、半導体膜以外の成分が介在しにくくなる。

【0110】

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【符号の説明】

【0111】

１…基板
１ａ…シリコン基板
１ｂ…シリコン酸化膜
１ｕ…上面
５…トレンチ
５ｃ…角部
５ｂ…底部
５ｗ…側壁
１０Ａ、１０Ｂ…真空槽
１０ｐ…プラズマ形成空間
１１…本体
１２Ａ、１２Ｂ…筒状壁
１２ｃ…筒状壁材
１２ｄ…保護層
１３Ａ、１３Ｂ…天板
１３ｃ…天板材
１３ｄ…保護層
１４Ａ、１４Ｂ…隔壁
２０…支持台
２１…容量
３０…プラズマ発生源
３１…高周波コイル
３２…高周波電源
３３…整合回路部
４０、４５…ガス供給源
４１、４６…ノズル
４１ｈ、４６ｈ…供給口
４２、４７…ガス導入管
４３、４８…流量計
５０…制御部
６０、６３…防着板
６１…基材
６１ａ…第１基材
６１ｂ…第２基材
６２…保護層
６２ａ…第１保護層
６２ｂ…第２保護層
６３ａ…防着部材
６３ｂ…防着部材
７０…半導体膜
７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅ、７２ａ、７２ｂ、７３ａ、７３ｂ…膜
１００、１０１、１０２…成膜装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】