特許 6772236 表示装置、データドライバ及びゲートドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6772236

(24)【登録日】2020年10月2日

(45)【発行日】2020年10月21日

(54)【発明の名称】表示装置、データドライバ及びゲートドライバ

(51)【国際特許分類】

   G09G 3/36 20060101AFI20201012BHJP

   G09G 3/20 20060101ALI20201012BHJP

   G02F 1/133 20060101ALI20201012BHJP

   H04N 5/66 20060101ALI20201012BHJP

【ＦＩ】

   G09G3/36

   G09G3/20 612R

   G09G3/20 612K

   G09G3/20 622D

   G09G3/20 623D

   G09G3/20 642A

   G09G3/20 611J

   G02F1/133 550

   H04N5/66 102B

【請求項の数】5

【全頁数】18

(21)【出願番号】特願2018-214826(P2018-214826)

(22)【出願日】2018年11月15日

(62)【分割の表示】特願2018-13314(P2018-13314)の分割

【原出願日】2018年1月30日

(65)【公開番号】特開2019-40209(P2019-40209A)

(43)【公開日】2019年3月14日

【審査請求日】2018年12月19日

(31)【優先権主張番号】特願2017-93045(P2017-93045)

(32)【優先日】2017年5月9日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079119

【弁理士】

【氏名又は名称】藤村 元彦

(72)【発明者】

【氏名】土 弘

(72)【発明者】

【氏名】伊藤 克典

【審査官】 西島 篤宏

(56)【参考文献】

【文献】 特開２００４−３２５８０８（ＪＰ，Ａ）

【文献】 特開昭６３−０７１８８９（ＪＰ，Ａ）

【文献】 特開２００１−３１２２４６（ＪＰ，Ａ）

【文献】 特開平０７−３１８８９８（ＪＰ，Ａ）

【文献】 特開２００７−１５６０８０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／００ − ３／３８

Ｇ０２Ｆ １／１３３

Ｈ０４Ｎ ５／６６

(57)【特許請求の範囲】

【請求項1】

映像データ信号を受信し、これに対応する階調電圧信号を表示パネルの複数のデータ線に供給するデータドライバであって、
前記映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号とを受信し、
前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化する前記階調電圧信号を生成し、生成した前記階調電圧信号を前記表示パネルの複数の走査線の走査順序で前記複数のデータ線に供給しかつ前記走査順序で前記階調電圧信号の供給時間を長くすることを特徴とするデータドライバ。

【請求項2】

表示パネルの複数の走査線に走査信号を供給するゲートドライバであって、
１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号を受信し、
前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてパルス幅が変化する前記走査信号を生成し、生成した前記走査信号を前記複数の走査線に所定の順序で供給しかつ前記所定の順序で前記走査信号の前記パルス幅を長くすることを特徴とするゲートドライバ。

【請求項3】

映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号と、１フレーム期間内において周波数が所定の割合で変化する第２の変調クロック信号と、を送信する表示コントローラと、
前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてパルス幅が変化する走査信号を生成するゲートドライバと、
前記第２の変調クロック信号をカウントして前記第２の変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化しかつ前記映像データ信号に対応した階調電圧信号を生成するデータドライバと、を有し、
前記第１の変調クロック信号と前記第２の変調クロック信号とは同一の変調クロック信号であることを特徴とする表示装置。

【請求項4】

前記ゲートドライバに接続された複数の走査線と、前記データドライバに接続された複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルをさらに有し、
前記ゲートドライバは、前記データドライバに対する走査線の距離が長くなるにつれて前記パルス幅が長くなるように前記複数の走査線に前記走査信号を供給し、
前記データドライバは、前記走査信号の前記パルス幅が長くなるにつれて供給時間が長くなるように前記複数のデータ線に前記階調電圧信号を供給することを特徴とする請求項３に記載の表示装置。

【請求項5】

複数の走査線と、複数のデータ線と、前記複数の走査線と複数のデータ線との交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、
映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する変調クロック信号とを受信し、前記変調クロック信号をカウントして前記変調クロック信号の周期に応じてパルス幅が変化する走査信号を生成し、生成した前記走査信号を前記複数の走査線に所定の順序で供給し、前記変調クロック信号をカウントして前記変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化しかつ前記映像データ信号に対応した階調電圧信号を生成し、生成した前記階調電圧信号を前記表示パネルの複数の走査線の走査順序で前記複数のデータ線に供給する回路部と、
を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置、データドライバ及びゲートドライバに関する。

【背景技術】

【0002】

液晶表示装置や有機ＥＬ（Electro Luminescence）等の表示デバイスの駆動方式として、アクティブマトリクス駆動方式が採用されている。アクティブマトリクス駆動方式の表示装置では、表示パネルは画素部及び画素スイッチをマトリクス状に配置した半導体基板から構成されている。走査信号により画素スイッチのオンオフを制御し、画素スイッチがオンになるときに映像データ信号に対応した階調電圧信号を画素部に供給して、各画素部の輝度を制御することにより、表示が行われる。走査信号はゲートドライバにより走査線に供給され、階調電圧信号の供給はデータドライバによりデータ線を介して行われる。

【0003】

アクティブマトリクス駆動方式の液晶表示装置において、製造ばらつきによる走査線の容量や液晶容量の等の各種特性の誤差に応じた表示画像の乱れを解消するため、画素スイッチをオンオフするタイミングを表す情報を保持する保持手段を設け、装置の製造後にタイミングの指定を行うことが可能な液晶表示装置が提案されている（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平８−９５０００号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＴＶやモニタに用いる表示装置として、４Ｋパネルや８Ｋパネル等の高解像度で且つ大画面の表示装置の需要が高まっている。表示パネルの大画面化及び高解像度化に伴い、ゲートドライバから出力される走査信号の選択期間（走査信号のパルス幅）は短くなる。一方、データドライバが駆動しなければならない表示パネルのデータ線の負荷容量が増加し、データドライバが駆動する１画素あたりの駆動期間（データ線に階調電圧信号を供給するデータ期間）も走査信号の選択期間に対応して短くなる。

【0006】

データ線の負荷容量が大きく且つ駆動期間が短くなると、データドライバの出力回路からの出力信号は、出力回路に近いデータ線上の位置（以下、データ線近端と称する）では出力信号は信号波形の立ち上がりの鈍りがほぼない信号であるが、出力回路から遠いデータ線上の位置（以下、データ線遠端と称する）に向かって鈍りが増大し、画素電極への書込率（画素電極のターゲット電圧への到達率）が低下する。

【0007】

具体的には、データ線近端では、データ線のインピーダンスの影響が小さく階調電圧信号の信号波形の立ち上がりの鈍りが小さいため、供給された階調電圧信号の電圧レベルをそのまま画素電極に書き込むことができる。これに対し、データ線遠端では、データ線のインピーダンスの影響を受けて信号波形の立ち上がりが大きく鈍り、１データ期間内に供給された階調電圧レベルに到達できず、供給された階調電圧信号の電圧レベルに満たない電圧レベルが画素電極に書き込まれる。このため、表示パネル内で同一階調に対する輝度差が発生し、輝度むら等の画質劣化を生じるという問題があった。

【0008】

本発明は上記問題点に鑑みてなされたものであり、輝度むらを抑えた表示を行うことが可能な表示装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係るデータドライバは、映像データ信号を受信し、これに対応する階調電圧信号を表示パネルの複数のデータ線に供給するデータドライバであって、前記映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号とを受信し、前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化する前記階調電圧信号を生成し、生成した前記階調電圧信号を前記表示パネルの複数の走査線の走査順序で前記複数のデータ線に供給しかつ前記走査順序で前記階調電圧信号の供給時間を長くすることを特徴とする。

【0010】

本発明に係るゲートドライバは、表示パネルの複数の走査線に走査信号を供給するゲートドライバであって、１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号を受信し、前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてパルス幅が変化する前記走査信号を生成し、生成した前記走査信号を前記複数の走査線に所定の順序で供給しかつ前記所定の順序で前記走査信号の前記パルス幅を長くすることを特徴とする。

【0011】

本発明に係る表示装置は、映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する第１の変調クロック信号と、１フレーム期間内において周波数が所定の割合で変化する第２の変調クロック信号と、を送信する表示コントローラと、前記第１の変調クロック信号をカウントして前記第１の変調クロック信号の周期に応じてパルス幅が変化する走査信号を生成するゲートドライバと、前記第２の変調クロック信号をカウントして前記第２の変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化しかつ前記映像データ信号に対応した階調電圧信号を生成するデータドライバと、を有し、前記第１の変調クロック信号と前記第２の変調クロック信号とは同一の変調クロック信号であることを特徴とする。
また、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と複数のデータ線との交差部の各々に設けられた画素スイッチ及び画素部と、を有する表示パネルと、映像データ信号と、１フレーム期間内において周波数が所定の割合で変化する変調クロック信号とを受信し、前記変調クロック信号をカウントして前記変調クロック信号の周期に応じてパルス幅が変化する走査信号を生成し、生成した前記走査信号を前記複数の走査線に所定の順序で供給し、前記変調クロック信号をカウントして前記変調クロック信号の周期に応じてデータ期間を設定し、前記データ期間毎に、周波数が前記所定の割合で変化しかつ前記映像データ信号に対応した階調電圧信号を生成し、生成した前記階調電圧信号を前記表示パネルの複数の走査線の走査順序で前記複数のデータ線に供給する回路部と、を有することを特徴とする。

【発明の効果】

【0012】

本発明に係る表示装置によれば、表示パネル面内における輝度むらを抑えつつ表示を行うことが可能となる。

【図面の簡単な説明】

【0013】

【図1】実施例１の表示装置の構成を示すブロック図である。

【図2】変調クロック生成部の構成例及び生成される各信号を示す図である。

【図3】１フレーム期間の変調クロック信号、走査信号、及び階調電圧信号を示すタイムチャートである。

【図4】比較例における変調クロック信号、走査信号、及び階調電圧信号を示すタイムチャートである。

【図5】データ線の位置と階調電圧信号の最大振幅振動時の画素部の充電率との関係を示す図である。

【図6】表示コントローラが、段階的な変化で且つ一定の低下率で変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図7】表示コントローラが、連続的な変化で且つ一定の低下率で変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図8】表示コントローラが、段階的な変化で且つ低下率を減少させつつ変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図9】表示コントローラが、連続的な変化で且つ低下率を減少させつつ変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図10】実施例２における１フレーム期間の変調クロック信号、走査信号、及び階調電圧信号を示すタイムチャートである。

【図11】実施例３における１フレーム期間の変調クロック信号、走査信号、及び階調電圧信号を示すタイムチャートである。

【図12】変調クロック信号の周波数を上昇させる変形例における１フレーム期間の変調クロック信号、走査信号、及び階調電圧信号を示すタイムチャートである。

【図13】表示コントローラが、連続的な変化で且つ一定の上昇率で変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図14】表示コントローラが、連続的な変化で且つ上昇率を増加させつつ変調クロック信号の周波数を変化させる場合の制御例を示すタイムチャートである。

【図15】変調クロック生成部の他の構成例を示すブロック図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。

【実施例1】

【0015】

図１は、本実施例の表示装置１００の構成を示すブロック図である。表示装置１００は、例えばアクティブマトリクス駆動方式の液晶表示装置であり、表示パネル１１、データドライバ１２、ゲートドライバ１３、電源回路１４及び表示コントローラ１５を含む。

【0016】

表示パネル１１は、複数の画素部Ｐ₁₁〜Ｐ_nm及び画素スイッチＭ₁₁〜Ｍ_nm（ｎ，ｍ：２以上の自然数）がマトリクス状に配置された半導体基板から構成されている。表示パネル１１は、ｎ本の走査線Ｓ₁〜Ｓ_nと、これに交差するように配されたｍ本のデータ線Ｄ₁〜Ｄ_mと、を有する。画素部Ｐ₁₁〜Ｐ_nm及び画素スイッチＭ₁₁〜Ｍ_nmは、走査線Ｓ₁〜Ｓ_n及びデータ線Ｄ₁〜Ｄ_mの交差部に設けられている。

【0017】

画素スイッチＭ₁₁〜Ｍ_nmは、ゲートドライバ１３から供給される走査信号Ｖｇ１〜Ｖｇｎに応じてオン又はオフに制御される。

【0018】

画素部Ｐ₁₁〜Ｐ_nmは、画素スイッチＭ₁₁〜Ｍ_nmがオンのときに、データドライバ１２から階調電圧信号Ｇｖ１〜Ｇｖｍの供給を受ける。階調電圧信号Ｇｖ１〜Ｇｖｍは、映像データ信号ＶＤＳに対応した信号である。階調電圧信号Ｇｖ１〜Ｇｖｍに応じて画素部Ｐ₁₁〜Ｐ_nmの輝度が制御され、表示が行われる。

【0019】

表示装置１００が液晶表示装置である場合、画素部Ｐ₁₁〜Ｐ_nmの各々は、図示せぬ透明電極と、半導体基板と対向して設けられ且つ面全体に１つの透明な電極が形成された対向基板との間に封入された液晶と、を含む。表示装置内部のバックライトに対して、画素部Ｐ₁₁〜Ｐ_nmに供給された階調電圧信号Ｇｖ１〜Ｇｖｍと対向基板電圧との電位差に応じて液晶の透過率が変化することにより、表示が行われる。

【0020】

データドライバ１２は、表示コントローラ１５から変調クロック信号ＣＬＫ、制御信号ＣＳ及び映像データ信号ＶＤＳの供給を受け、映像データ信号ＶＤＳに応じた階調電圧信号Ｇｖ１〜Ｇｖｍをデータ線Ｄ₁〜Ｄ_mを介して画素部Ｐ₁₁〜Ｐ_nmに供給する。データドライバ１２は、階調数に応じた多値レベルの階調電圧信号Ｇｖ１〜Ｇｖｍをデータ線Ｄ₁〜Ｄ_mに供給する。

【0021】

ゲートドライバ１３は、表示コントローラ１５から変調クロック信号ＣＬＫ及び制御信号ＣＳの供給を受け、これに応じて走査信号Ｖｇ１〜Ｖｇｎを走査線Ｓ₁〜Ｓ_nに供給する。ゲートドライバ１３は、少なくとも２値の走査信号Ｖｇ１〜Ｖｇｎを走査線Ｓ₁〜Ｓ_nに供給する。

【0022】

１フレーム期間毎に１画面分の映像データ信号の書き換えが行われ、走査線Ｓ₁〜Ｓ_nに対応する画素行毎に画素部Ｐ₁₁〜Ｐ_nmが選択され、データ線Ｄ₁〜Ｄ_mを介して階調電圧信号Ｇｖ１〜Ｇｖｍが画素部Ｐ₁₁〜Ｐ_nmに供給される。以下の説明では、画素部Ｐ₁₁〜Ｐ_nmへの階調電圧信号Ｇｖ１〜Ｇｖｍの供給を、「階調電圧信号の画素電極への書き込み」とも称する。

【0023】

電源回路１４は、データドライバ１２及びゲートドライバ１３にそれぞれ必要な電源電圧を供給する。

【0024】

表示コントローラ１５は、映像データ信号ＶＤＳをデータドライバ１２に供給する。また、表示コントローラ１５は、制御信号ＣＳ及び変調クロック信号ＣＬＫをデータドライバ１２及びゲートドライバ１３に供給する。

【0025】

変調クロック信号ＣＬＫは、１フレーム期間内においてクロック周波数が予め定められた割合で変化するクロック信号である。表示コントローラ１５は、変調クロック信号ＣＬＫを生成する変調クロック生成部を有する。

【0026】

図２（ａ）は、変調クロック生成部の構成例を単純化して示すブロック図である。変調クロック生成部は、例えば映像データ信号ＶＤＳから垂直同期信号の１周期を抽出する１Ｖ抽出部２１を有する。１Ｖ抽出部２１は、例えば図２（ｂ）に示すように、画素データＰＤの連続からなる映像データ信号ＶＤから垂直同期信号の周期を抽出し、例えば当該周期毎に１パルスの振幅を有する周期信号１Ｖを生成する。

【0027】

また、変調クロック生成部は、鋸歯状波信号ＰＣを生成する鋸歯状波生成部２２を有する。鋸歯状波生成部２２は、例えば図２（ｂ）に示すように、垂直同期信号の１周期内において信号レベルが増加する鋸歯状波信号ＰＣを生成する。

【0028】

また、変調クロック生成部は、一定の周期を有する基準クロック信号ＲＣＫの供給を受け、当該基準クロック信号ＲＣＫ及び鋸歯状波信号ＰＣに基づいて変調クロック信号ＣＬＫを生成するＰＬＬ（Phase Locked Loop）２３を有する。ＰＬＬ２３は、例えば周波数が段階的に減少する変調クロック信号ＣＬＫを生成する。

【0029】

再び図１を参照すると、データドライバ１２は、変調クロック信号ＣＬＫの周期に応じたデータ期間において、階調電圧信号Ｇｖ１〜Ｇｖｍを画素部Ｐ₁₁〜Ｐ_nmに供給する。

【0030】

ゲートドライバ１３は、走査信号Ｖｇ１〜Ｖｇｎは、変調クロック信号ＣＬＫに応じたパルス幅を有する走査信号Ｖｇ１〜Ｖｇｎを生成し、走査線Ｓ₁〜Ｓ_nに供給する。走査信号Ｖｇ１〜Ｖｇｎのパルス幅は、画素スイッチＭ₁₁〜Ｍ_nmの選択期間となる。

【0031】

図３は、高解像度で且つ大画面の表示装置であって、本実施例の表示装置１００における、１フレーム期間ＴＦの変調クロック信号ＣＬＫ、走査信号Ｖｇ１〜Ｖｇｎ、及び、あるデータ線Ｄｘの階調電圧信号Ｇｖｘを示すタイムチャートである。なお、データ線Ｄ₁〜Ｄ_mに供給される階調電圧信号Ｇｖ１〜Ｇｖｍのデータ期間及びタイミングは階調電圧信号Ｇｖｘと同じである。

【0032】

変調クロック信号ＣＬＫは、１フレーム期間ＴＦの開始直後は周波数が高く、１フレーム期間ＴＦの後半に向かって周波数が予め定められた割合で低下するように制御される。また、次のフレーム期間でも同様に、再び高い周波数から低い周波数に変化するように、変調クロック信号ＣＬＫの周波数が制御される。

【0033】

走査信号Ｖｇ１〜Ｖｇｎのパルス幅（すなわち、画素スイッチの選択期間）及び階調電圧信号Ｇｖ１〜Ｇｖｍの駆動期間（すなわち、１データ期間）は、例えばタイミング制御信号を基準として、変調クロック信号ＣＬＫを所定数カウントした期間（例えば、変調クロック信号ＣＬＫの周期の所定数倍）により生成される。このため、変調クロック信号ＣＬＫの周波数が低い場合（例えば、ｆγ）には、走査信号Ｖｇ１〜Ｖｇｎの選択期間及び階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間が長く、変調クロック信号ＣＬＫの周波数が高い場合（例えば、ｆα）には、走査信号Ｖｇ１〜Ｖｇｎの選択期間及び階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間が短くなる。従って、１フレーム期間ＴＦの開始直後の走査信号Ｖｇ１〜Ｖｇｎの選択期間及び階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間は短く、１フレーム期間ＴＦの終了直前の走査信号Ｖｇ１〜Ｖｇｎの選択期間及び階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間は長くなる。

【0034】

走査信号Ｖｇ１、Ｖｇ２、・・・、Ｖｇｋ、・・・、Ｖｇｎは、表示パネル１１のデータドライバ１２に近い側から１番目の走査線Ｓ₁、２番目の走査線Ｓ₂、・・・ｋ番目の走査線Ｓ_k、・・・、ｎ番目の走査線Ｓ_nに夫々供給される走査信号である。走査信号Ｖｇ１〜Ｖｇｎによる画素スイッチＭ₁₁〜Ｍ_nmの選択は、１フレーム期間内にデータドライバ１２に近い側の走査線Ｓ₁から、遠い側の走査線Ｓ_nに向かって順次行われる。すなわち、データドライバ１２に近い側の画素行（1st column）から遠い側の画素行（nth column）に向かって画素スイッチＭ₁₁〜Ｍ_nmが順次オンとなり、データドライバ１２からデータ線Ｄ₁〜Ｄ_mの各々に供給されている階調電圧信号Ｇｖ１〜Ｇｖｍが画素行単位で順次各画素電極に書き込まれる。

【0035】

図３に示す階調電圧信号Ｇｖｘは、データ線Ｄ₁〜Ｄ_mのうちのあるデータ線Ｄｘにおいて、各走査信号Ｖｇ１〜Ｖｇｎの選択期間に対応した階調電圧信号の波形（実線）を表している。なお、階調電圧信号Ｇｖｘは、階調レベルに対応した多値レベルの電圧信号であるが、説明の便宜上、ここでは振幅が最大の波形パターンであって選択期間に電圧レベルが最大となる波形を示している。また、階調電圧信号の理想パルス波形を破線で示している。階調電圧信号Ｇｖｘの１データ期間は変調クロック信号ＣＬＫに基づいて生成されるため、１データ期間の長さは１フレーム期間ＴＦ内で異なる値をとる。

【0036】

各走査信号Ｖｇ１〜Ｖｇｎの選択期間と階調電圧信号Ｇｖｘの１データ期間との間には、所定のタイミング差ｄｈが設けられている。また、１フレーム期間ＴＦの開始から最初のデータ期間開始までの間にブランキング期間ＶＢが設けられている。

【0037】

１フレーム期間ＴＦ内に、走査線Ｓ₁〜Ｓ_nの本数（すなわち、ｎ本）に対応した走査信号Ｖｇ１〜Ｖｇｎと、階調電圧信号Ｇｖｘとが、夫々走査線Ｓ₁〜Ｓ_n及びデータ線Ｄ_xに供給される。

【0038】

図４は、本実施例の表示装置１００とは異なり、１フレーム期間ＴＦ内において一定の周波数を有するクロック信号ＣＬＫに基づいて動作を行う標準的な表示装置における各信号を比較例として示すタイムチャートである。図３と同様に高解像度で且つ大画面の表示装置を前提とする。標準的な表示装置の１データ期間Ｔｈは、１秒間に画面を書き換えるフレーム周波数Ｆと１画面の走査線数ｎとブランキング期間ＶＢを用いて、
Th＝(1／F−VB)／n
で計算される。１フレーム期間ＴＦは、フレーム周波数Ｆの逆数である。

【0039】

１フレーム期間ＴＦの開始直後の走査信号Ｖｇ１、Ｖｇ２で選択される階調電圧信号Ｇｖｘは、データドライバに近い側（以下、データ線近端と称する）における階調電圧信号であり、データ線インピーダンスの影響が小さいため、階調電圧信号Ｇｖｘの信号波形の立ち上がりの鈍りが小さく、供給された階調電圧信号Ｇｖｘの電圧レベルをそのまま画素電極に書き込むことが出来る。また、１フレーム期間ＴＦの中間付近の走査信号Ｖｇｋで選択される階調電圧信号Ｇｖｘは、データ線中間における階調電圧信号であるため、データ線インピーダンスの影響を受けて波形（信号レベルの上昇度合い）が鈍るが、データドライバから供給された階調電圧信号Ｇｖｘの電圧レベルに選択期間Ｔｈの後半で到達し、当該電圧レベルを画素電極に書き込むことができる。

【0040】

一方、フレーム期間ＴＦの終了手前の走査信号Ｖｇｎで選択される階調電圧信号Ｇｖｘは、データドライバから遠い側（以下、データ線遠端と称する）における階調電圧信号であるため、データ線インピーダンスの影響を大きく受けて信号波形の立ち上がりの鈍りが大きくなり、１データ期間内に供給された階調電圧レベルに到達できず、供給された階調電圧信号Ｇｖｘの電圧レベルに満たない電圧レベルが画素電極に書き込まれる。このため、データ線遠端付近では、画素電極に対する書き込み不足が生じ、表示パネルにおいて輝度差が生じてしまう。

【0041】

再び図３を参照すると、本実施例の表示装置１００では、上記の通り、１フレーム期間ＴＦの開始直後の走査信号Ｖｇ１、Ｖｇ２の選択期間及び階調電圧信号Ｇｖｘの１データ期間（Ｔｈ１として示す）は、高い周波数ｆαの変調クロック信号ＣＬＫに基づいて生成され、図４の比較例における標準的な１データ期間Ｔｈよりも比較的に短い期間に設定される。走査信号Ｖｇ１、Ｖｇ２により選択される階調電圧信号Ｇｖｘは、データドライバ１２に近い側（以下、データ線近端と称する）における階調電圧信号であるため、データ線インピーダンスの影響が小さく、信号波形の立ち上がりの鈍りは小さい。従って、１データ期間Ｔｈ１が短くなっても、供給された階調電圧信号Ｇｖｘの電圧レベルをそのまま画素電極に書き込むことができる。

【0042】

また、１フレーム期間ＴＦの中間付近の走査信号Ｖｇｋの選択期間及び階調電圧信号Ｇｖｘの１データ期間（Ｔｈｋとして示す）は、周波数ｆαよりも低い周波数ｆβの変調クロック信号ＣＬＫに基づいて生成され、図４の比較例における標準的な１データ期間Ｔｈと同等の期間に設定される。走査信号Ｖｇｋで選択される階調電圧信号Ｇｖｘは、データ線中間における階調電圧信号であるため、データ線インピーダンスの影響を受けて波形が鈍るが、データドライバ１２から供給された階調電圧信号Ｇｖｘの電圧レベルに１データ期間Ｔｈｋの後半で到達し、当該電圧レベルを画素電極に書き込むことができる。

【0043】

一方、１フレーム期間ＴＦの終了手前の走査信号Ｖｇｎの選択期間及び階調電圧信号Ｇｖｘの１データ期間（Ｔｈｎとして示す）は、周波数ｆβよりも低い周波数ｆγの変調クロック信号ＣＬＫに基づいて生成され、図４の比較例における標準的な１データ期間Ｔｈよりも比較的に長い期間に設定される。走査信号Ｖｇｎで選択される階調電圧信号Ｇｖｘは、データ線遠端における階調電圧信号であるため、データ線インピーダンスの影響を大きく受けて波形が大きく鈍る。しかしながら、１データ期間Ｔｈｎが長くなるため、データドライバ１２から供給された階調電圧信号Ｇｖｘの電圧レベルに１データ期間Ｔｈｎ内で到達することができ、当該電圧レベルを画素電極に書き込むことができる。

【0044】

以上のように、本実施例の表示装置１００では、表示コントローラ１５が、１フレーム期間内において周波数が予め定められた割合で低下する変調クロック信号、例えば段階的に低下する変調クロック信号ＣＬＫを、データドライバ１２及びゲートドライバ１３に供給する。ゲートドライバ１３は、変調クロック信号ＣＬＫに基づいて、１フレーム期間内においてパルス幅（選択期間）が段階的に大きくなる走査信号Ｖｇ１〜Ｖｇｎを走査線Ｓ₁〜Ｓ_nに供給する。データドライバ１２は、変調クロック信号ＣＬＫに基づいて、１フレーム期間内において期間の長さが段階的に大きくなるデータ期間で、階調電圧信号Ｇｖ１〜Ｇｖｍを画素部Ｐ₁₁〜Ｐ_nmに供給する。これにより、データドライバ１２から遠い側の画素部では、選択期間及びデータ期間が広がる。従って、データ線インピーダンスの影響により階調電圧信号Ｇｖ１〜Ｇｖｍの波形（信号レベルの上昇度合い）が鈍った場合でも、画素電極への書き込み電圧が所望のレベル（データドライバ１２から供給された階調電圧の電圧レベル）に到達する。

【0045】

図５は、データ線上の位置と階調電圧信号Ｇｖｘの最大振幅振動時の１データ期間内の画素部の充電率との関係を示す図である。比較例（図４）のように階調電圧信号Ｇｖｘの１データ期間の長さがデータドライバからの距離に関わらず一定である場合、図５に破線（Ａ）で示すように、データ線遠端の画素部では階調電圧信号Ｇｖｘの鈍りにより充電率が低下する。これに対し、本実施例（図３）のように階調電圧Ｇｖｘの１データ期間をデータドライバからの距離に応じた長さとした場合、図５に実線（Ｂ）で示すように、データ線近端の画素部の充電率が引き下げられるとともにデータ線遠端の画素部の充電率が引き上げられ、データ線近端と遠端との間の画素部の充電率の差を縮めることができる。これにより、画素部の充電率の差によって生じるパネル内の輝度むらを改善し、高品質の画質を実現することができる。

【0046】

従って、本実施例の表示装置１００によれば、データ線インピーダンスの影響に起因する輝度むらを抑えた表示を行うことができる。

【0047】

なお、上記説明では、変調クロック信号ＣＬＫの周波数は１フレーム期間ＴＦ内において段階的に低下する例で説明したが、１フレーム期間ＴＦ内において連続的に低下させてもよい。また周波数の低下率に関し、一定の低下率（減少率）で周波数を変化させても良く、低下率を変動しつつ周波数を変化させても良い。

【0048】

図６は、表示コントローラ１５が段階的な変化で且つ一定の低下率（減少率）で変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。

【0049】

表示コントローラ１５は、１フレーム期間ＴＦの開始直後（時刻ｔ１ｓ、ｔ１α）では、ブランキング期間ＶＢと所定数のデータ期間を含めて高い周波数ｆαとし、その後所定数のデータ期間毎に一定の低下率で単調減少的に周波数を変化させ、１フレーム期間ＴＦの終了の手前（時刻ｔ１γ）の所定数のデータ期間では低い周波数ｆγとなるように変調クロック信号ＣＬｋの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、高い周波数ｆαに速やかに戻し、次のフレーム期間においても同様の制御を行う。

【0050】

図７は、表示コントローラ１５が、連続的な変化で且つ一定の低下率（減少率）で変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。

【0051】

表示コントローラ１５は、１フレーム期間ＴＦの開始直後のブランキング期間ＶＢ（時刻ｔ１ｓ、ｔ１α）では、高い周波数ｆαとし、その後一定の低下率で単調減少的かつ連続的に周波数を変化させ、１フレーム期間ＴＦの終了の手前（時刻ｔ１γ）のデータ期間では低い周波数ｆγとなるように変調クロック信号ＣＬＫの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、高い周波数ｆαに速やかに戻し、次のフレーム期間においても同様の制御を行う。なお、変調クロック信号ＣＬＫの周波数ｆα、ｆβ、ｆγに基づき、１データ期間Ｔｈ１、Ｔｈｋ、Ｔｈｎがそれぞれ生成される。

【0052】

図８は、表示コントローラ１５が段階的な変化で且つ低下率（減少率）を減少させつつ変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。

【0053】

表示コントローラ１５は、図６の場合と同様、１フレーム期間ＴＦの開始直後（時刻ｔ１ｓ、ｔ１α）では、ブランキング期間ＶＢと所定数のデータ期間を含めて高い周波数ｆαとする。そして、所定数のデータ期間毎にデータ線インピーダンスの時定数に応じた階調電圧信号Ｇｖ１〜Ｇｖｍの信号波形の立ち上がりの鈍りに対応させて低下率（減少率）を減少させつつ変調クロック信号ＣＬＫの周波数を変化させる。１フレーム期間ＴＦの終了の手前（時刻ｔ１γ）の所定数のデータ期間では低い周波数ｆγとなるように変調クロック信号ＣＬｋの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、高い周波数ｆαに速やかに戻し、次のフレーム期間においても同様の制御を行う。 図９は、表示コントローラ１５が、連続的な変化で且つ低下率（減少率）を減少させつつ変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。

【0054】

表示コントローラ１５は、１フレーム期間ＴＦの開始直後のブランキング期間ＶＢ（時刻ｔ１ｓ、ｔ１α）では、高い周波数ｆαとする。そして、所定数のデータ期間毎にデータ線インピーダンスの時定数に応じた階調電圧信号Ｇｖ１〜Ｇｖｍの信号波形の立ち上がりの鈍りに対応させて低下率（減少率）を減少させつつ変調クロック信号ＣＬＫの周波数を連続的に変化させる。１フレーム期間ＴＦの終了の手前（時刻ｔ１γ）のデータ期間では低い周波数ｆγとなるように変調クロック信号ＣＬｋの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、高い周波数ｆαに速やかに戻し、次のフレーム期間においても同様の制御を行う。

【0055】

表示コントローラ１５は微細プロセスの低電圧回路で構成されているため、図６〜図９のように変調クロック信号ＣＬＫの周波数を制御する制御機能を追加してもチップ面積（コスト）への影響が小さく、変調クロック信号ＣＬＫを容易に生成することができる。

【実施例2】

【0056】

本実施例の表示装置は、各走査信号Ｖｇ１〜Ｖｇｎの選択期間と階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間との間のタイミング差の調整を行う点で、実施例１の表示装置１００と異なる。

【0057】

本実施例の表示コントローラ１５は、走査信号Ｖｇ１〜Ｖｇｎの選択期間と階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間との間のタイミング差ｄｈ２の調整を行うべく、データドライバ１２及びゲートドライバ１３の制御を行う。具体的には、表示コントローラ１５は、データドライバ１２による階調電圧信号Ｇｖ１〜Ｇｖｍの供給動作及びゲートドライバ１３による走査信号Ｖｇ１〜Ｖｇｎの供給動作のタイミングを制御し、ゲートドライバ１３に近い側（以下、走査線近端と称する）のデータ線ではタイミング差（ｄｈ２）が小さく、ゲートドライバ１３から遠い側（以下、走査線遠端と称する）のデータ線ではタイミング差（ｄｈ２）が大きくなるように調整を行う。

【0058】

かかる調整により、走査線のインピーダンスの影響を抑えることができる。例えば、表示パネル１１が４Ｋパネルや８Ｋパネルのような高解像度且つ大画面であるような場合、データ線及び走査線の交差数増加による寄生容量の増加、各々の走査線が長くなることによる抵抗の増加で配線インピーダンスが増加する。このため、走査線のインピーダンス増加の影響により、走査信号の信号波形の立ち上がりに鈍りが生じる。

【0059】

図１０は、走査線のインピーダンス増加の影響を考慮した１フレーム期間ＴＦ内の変調クロック信号ＣＬＫ、走査信号Ｖｇ１〜Ｖｇｎ、及び、あるデータ線Ｄｘに供給される階調電圧信号Ｇｖｘを示すタイムチャートである。

【0060】

走査線近端のデータ線では、走査線Ｓ₁〜Ｓ_nのインピーダンスが小さいため、走査信号（図１０ではＶｇ１〜Ｖｇｎの実線）の信号波形の立ち上がりの鈍りが小さい。これに対し、走査線遠端のデータ線では、走査線Ｓ₁〜Ｓ_nのインピーダンスが大きいため、走査信号（図１０ではＶｇ１〜Ｖｇｎの実線）の信号波形の立ち上がりの鈍りが大きい。従って、走査線遠端のデータ線では、画素スイッチＭ₁₁〜Ｍ_nmをオンにするタイミングに遅延が生じ、階調電圧信号の画素電極の書き込みが十分できない場合がある。

【0061】

しかし、本実施例の表示装置では、表示コントローラ１５又はデータドライバ１２が、ゲートドライバ１３による走査信号Ｖｇ１〜Ｖｇｎの供給タイミング又は階調電圧信号Ｇｖｘの供給タイミングを、ゲートドライバ１３から各データ線までの距離に応じて制御し、走査線近端のデータ線ではタイミング差（ｄｈ２）が小さく、走査線遠端のデータ線ではタイミング差（ｄｈ２）が大きくなるように走査信号Ｖｇ１〜Ｖｇｎの選択期間と階調電圧信号Ｇｖｘの１データ期間のタイミング差の調整を行う。従って、走査線のインピーダンスの影響により画素スイッチＭ₁₁〜Ｍ_nmをオンにするタイミングに遅延が生じた場合でも、それに応じたタイミングで階調電圧信号Ｇｖｘの電圧レベルを画素電極に書き込むことができるため、画素電極への階調電圧信号の書き込みを十分に行うことができる。

【実施例3】

【0062】

本実施例の表示装置は、各走査信号Ｖｇ１〜Ｖｇｎの選択期間の長さと階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間の長さとが異なる点で、実施例１の表示装置１０と異なる。

【0063】

図１１は、本実施例の表示装置における１フレーム期間ＴＦの変調クロック信号ＣＬＫ、走査信号Ｖｇ１〜Ｖｇｎ、及び、あるデータ線Ｄｘに供給される階調電圧信号Ｇｖｘを示すタイムチャートである。ここでは、本実施例の表示装置の駆動方式がカラム反転駆動であり、１フレーム内の階調電圧信号Ｇｖｘは全て同じ極性であることを前提としている。

【0064】

本実施例のゲートドライバ１３は、画素部Ｐ₁₁〜Ｐ_nmに供給する階調電圧信号Ｇｖｘのデータ期間と当該画素部の１行前又は複数行前の画素部に供給する階調電圧信号Ｇｖｘのデータ期間との和に相当するパルス幅を有する走査信号Ｖｇ１〜Ｖｇｎを生成し、走査線Ｓ₁〜Ｓ_nに供給する。例えば、本実施例のゲートドライバ１３は、走査信号Ｖｇｋのパルス幅Ｔｈｋａを、ｋ行目の階調電圧信号Ｇｖｘのデータ期間Ｔｈｋと（ｋ−１）行目の階調電圧信号Ｇｖｘのデータ期間Ｔｈ（ｋ−１）（図示せず）との和に相当する長さとする。

【0065】

これにより、本実施例のデータドライバ１２は、画素電極への階調電圧信号Ｇｖｘの書き込みを行う際、予備駆動として１つ前や複数個前の同極性の階調電圧信号ＧＶｘの書き込みを行うことができる。従って、本実施例の表示装置によれば、画素部Ｐ₁₁〜Ｐ_nmに対して十分に充電（書き込み）を行うことが可能となる。

【0066】

なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、表示装置１００が液晶表示装置である場合について説明したが、これとは異なり、有機ＥＬ（Electro Luminescence）表示装置であっても良い。表示装置１００が有機ＥＬ表示装置である場合、画素部Ｐ₁₁〜Ｐ_nmの各々は、有機ＥＬ素子と、有機ＥＬ素子に流す電流を制御する薄膜トランジスタと、を備える。画素部Ｐ₁₁〜Ｐ_nmに供給された階調電圧信号Ｇｖ１〜Ｇｖｍに応じて薄膜トランジスタが有機ＥＬ素子に流す電流を制御し、その電流に応じて有機ＥＬ素子の発光輝度が変化することにより、表示が行われる。有機ＥＬ表示装置においても、本発明を適用することにより、輝度むらを抑えた表示を行うことが可能となる。

【0067】

また、上記実施例では、１フレーム期間ＴＦにおいて周波数が予め定められた割合で低下する変調クロック信号ＣＬＫを表示コントローラ１５がデータドライバ１２及びゲートドライバ１３に供給する場合を例として説明した。しかし、変調クロック信号ＣＬＫの周波数の変化は、低下する方向への変化のみではなく、上昇する方向への変化を含んでいても良い。すなわち、表示コントローラ１５は、周波数が予め定められた割合で変化する変調クロック信号ＣＬＫをデータドライバ１２及びゲートドライバ１３に供給するものであれば良い。

【0068】

また、上記実施例では、ゲートドライバ１３がデータドライバ１２に近い走査線から順に（すなわち、走査線Ｓ₁、Ｓ₂、・・・Ｓ_k、・・・、Ｓ_nの順に）走査信号Ｖｇ１〜Ｖｇｎを供給する場合について説明した。しかし、これに限られず、ゲートドライバ１３は、データドライバ１２から走査線Ｓ₁〜Ｓ_nの各々までの距離に応じた所定の順序で走査信号Ｖｇ１〜Ｖｇｎを供給するように構成されていれば良い。例えば、上記実施例とは逆に、ゲートドライバ１３が、データドライバ１２から遠い走査線から順に（すなわち、走査線Ｓ_n、・・・Ｓ_k、・・・Ｓ₂、Ｓ₁の順に）走査信号Ｖｇｎ〜Ｖｇ１を供給する構成としても良い。

【0069】

図１２は、ゲートドライバ１３がデータドライバ１２から遠い走査線から順に走査信号Ｖｇｎ〜Ｖｇ１の供給を行う場合の、１フレーム期間ＴＦの変調クロック信号ＣＬＫ、走査信号Ｖｇｎ〜Ｖｇ１、及び、あるデータ線Ｄｘの階調電圧信号Ｇｖｘを示すタイムチャートである。

【0070】

表示コントローラ１５は、１フレーム期間ＴＦの開始直後は周波数が低く、１フレーム期間ＴＦの後半に向かって周波数が予め定められた割合で上昇するように変調クロック信号ＣＬＫの周波数を制御する。走査信号Ｖｇ１〜Ｖｇｎのパルス幅及び階調電圧信号Ｇｖ１〜Ｇｖｍの１データ期間は、変調クロック信号ＣＬＫを所定数カウントした期間により生成されるため、変調クロック信号ＣＬＫの周波数が低い１フレーム期間ＴＦの序盤では、走査信号のパルス幅及び階調電圧信号の１データ期間は長くなる。また、変調クロック信号ＣＬＫの周波数が高い１フレーム期間ＴＦの終盤では、走査信号のパルス幅及び階調電圧信号の１データ期間は短くなる。

【0071】

ゲートドライバ１３は、データドライバ１２から遠い側の走査線から順に（すなわち、走査線Ｓ_n、・・・Ｓ_k、・・・Ｓ₁の順に）走査信号Ｖｇｎ〜Ｖｇ１を供給する。これにより、パルス幅の長い走査信号（Ｖｇｎ）がデータドライバ１２から遠い走査線（Ｓ_n）に供給され、パルス幅の短い走査信号Ｖｇ１がデータドライバ１２から近い走査線（Ｓ₁）に供給される。

【0072】

データドライバ１２から遠い側の画素行から近い側の画素行に向かって画素スイッチＭ₁₁〜Ｍ_nmが順次オンとなり、階調電圧信号Ｇｖｘが画素行単位で順次画素電極に書き込まれる。従って、データドライバ１２から遠い側の画素行に対してデータ期間が長い階調電圧信号Ｇｖｘが書き込まれ、データドライバ１２から近い側の画素行に対してデータ期間が短い階調電圧信号Ｇｖｘが書き込まれる。

【0073】

従って、実施例１と同様、データ線遠端においてデータ線インピーダンスの増加の影響により階調電圧信号Ｇｖｘの波形（信号レベルの上昇度合い）が鈍った場合でも、画素電極への書き込み電圧が所望のレベル（データドライバ１２から供給された階調電圧の電圧レベル）に到達する。また、データ線近端の画素部の充電率が引き下げられるとともにデータ線遠端の画素部の充電率が引き上げられることにより、輝度むらの原因となるデータ線近端と遠端との間の画素部の充電率の差を抑制することができる。

【0074】

その際、変調クロック信号ＣＬＫの周波数は１フレーム期間ＴＦ内において段階的に上昇させても良く、連続的に上昇させてもよい。また周波数の変化率に関し、一定の上昇率（増加率）で周波数を変化させても良く、上昇率を変動しつつ周波数を変化させても良い。

【0075】

図１３は、表示コントローラ１５が連続的な変化で且つ一定の上昇率で変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。表示コントローラ１５は、１フレーム期間ＴＦの開始直後のブランキング期間ＶＢ（時刻ｔ１ｓ、ｔ１γ）では、低い周波数ｆγとし、その後一定の上昇率で単調増加的かつ連続的に周波数を変化させ、１フレーム期間ＴＦの終了の手前（時刻ｔ１α）のデータ期間では高い周波数ｆαとなるように変調クロック信号ＣＬｋの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、低い周波数ｆγに速やかに戻し、次のフレーム期間においても同様の制御を行う。

【0076】

図１４は、表示コントローラ１５が連続的な変化で且つ上昇率を増加させつつ変調クロック信号ＣＬＫの周波数を変化させる場合の制御例を示すタイムチャートである。表示コントローラ１５は、１フレーム期間ＴＦの開始直後のブランキング期間ＶＢ（時刻ｔ１ｓ、ｔ１γ）では、低い周波数ｆγとする。そして、所定数のデータ期間毎にデータ線インピーダンスの時定数に応じた階調電圧信号Ｇｖ１〜Ｇｖｍの信号波形の立ち上がりの鈍りに対応させて上昇率を増加させつつ変調クロック信号ＣＬＫの周波数を連続的に変化させる。１フレーム期間ＴＦの終了の手前（時刻ｔ１α）のデータ期間では高い周波数ｆγとなるように変調クロック信号ＣＬｋの周波数の制御を行う。１フレーム期間ＴＦの終了後（時刻ｔ２ｓ）は、低い周波数ｆγに速やかに戻し、次のフレーム期間においても同様の制御を行う。なお、変調クロック信号ＣＬＫの周波数ｆα、ｆβ、ｆγに基づき、１データ期間Ｔｈ１、Ｔｈｋ、Ｔｈｎがそれぞれ生成される。

【0077】

また、表示コントローラ１５における変調クロック生成部の構成は上記実施例で示した構成に限定されず、周波数が予め定められた割合で変化する変調クロック信号を生成可能に構成されていれば良い。

【0078】

図１５は、変調クロック生成部の他の構成例を示すブロック図である。変調クロック生成部は、例えば位相比較器３１、ループフィルタ３２、ＶＣＯ３３及びプログラマブル分周器３４からなるＰＬＬ回路として構成されている。プログラマブル分周器３４は、外部から供給された分周比制御信号ＭＣＳに応じた分周比で変調クロック信号ＣＬＫを分周し、位相比較器３１に供給する。かかる構成によれば、周波数が段階的又は連続的に増加又は減少する変調クロック信号ＣＬＫを生成することができる。

【0079】

また、上記実施例２では、表示コントローラ１５が時間差の制御を行うことによりタイミング差ｄｈ２を調整する場合を例として説明したが、データドライバ１２又はゲートドライバ１３のいずれか一方のタイミング制御によりタイミング差ｄｈ２の調整を行う構成であっても良い。すなわち、選択期間の開始時点とデータ期間の開始時点との時間差がゲートドライバ１３から各画素スイッチまでの距離に応じた長さとなるように、タイミング差ｄｈ２が調整されれば良い。

【0080】

また、データドライバ１２及びゲートドライバ１３は、夫々単一のドライバＬＳＩとして構成されていても良く、複数のドライバＬＳＩに分かれて構成されていても良い。

【0081】

また、表示パネル１１は、カラーＦＨＤ（Full High Definition）パネルであっても良く、４Ｋパネルや８Ｋパネルであっても良い。

【符号の説明】

【0082】

１００ 表示装置
１１ 表示パネル
１２ データドライバ
１３ ゲートドライバ
１４ 電源回路
１５ 表示コントローラ
２１ １Ｈ抽出回路
２２ 鋸歯状波生成回路
２３ ＰＬＬ
３１ 位相比較器
３２ ループフィルタ
３３ ＶＣＯ
３４ プログラマブル分周器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】