特許 6799386 固体撮像素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6799386

(24)【登録日】2020年11月25日

(45)【発行日】2020年12月16日

(54)【発明の名称】固体撮像素子及びその製造方法

(51)【国際特許分類】

   H01L 27/146 20060101AFI20201207BHJP

   H01L 21/20 20060101ALI20201207BHJP

【ＦＩ】

   H01L27/146 E

   H01L21/20

【請求項の数】3

【全頁数】14

(21)【出願番号】特願2016-97809(P2016-97809)

(22)【出願日】2016年5月16日

(65)【公開番号】特開2017-208376(P2017-208376A)

(43)【公開日】2017年11月24日

【審査請求日】2019年4月1日

(73)【特許権者】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】100106002

【弁理士】

【氏名又は名称】正林 真之

(74)【代理人】

【識別番号】100120891

【弁理士】

【氏名又は名称】林 一好

(72)【発明者】

【氏名】萩原 啓

(72)【発明者】

【氏名】為村 成亨

【審査官】 今井 聖和

(56)【参考文献】

【文献】 特開２０１４−０１７４４０（ＪＰ，Ａ）

【文献】 特開平０１−１２８５１３（ＪＰ，Ａ）

【文献】 特開２０１５−２１６２７１（ＪＰ，Ａ）

【文献】 特開２０１０−０２９８７０（ＪＰ，Ａ）

【文献】 特開２００７−２５０６７６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２１／０２

(57)【特許請求の範囲】

【請求項1】

固体撮像素子の製造方法であって、
信号読み出し回路を有する基板上に第１アモルファスＳｅ膜を形成する第１アモルファスＳｅ膜形成工程と、
金属酸化物膜又は金属酸化物基板上に第２アモルファスＳｅ膜を形成する第２アモルファスＳｅ膜形成工程と、
前記基板上に形成された第１アモルファスＳｅ膜と、前記金属酸化物膜又は金属酸化物基板上に形成された第２アモルファスＳｅ膜と、を加圧接合する接合工程と、
前記加圧接合されたアモルファスＳｅ膜を結晶化して結晶Ｓｅ膜を形成する結晶化工程と、を有し、
前記接合工程において、加圧接合用の圧力は０．０１〜２．００ＭＰａである固体撮像素子の製造方法。

【請求項2】

前記結晶化工程において、結晶化温度は１００〜２００℃である請求項１に記載の固体撮像素子の製造方法。

【請求項3】

前記基板と前記第１アモルファスＳｅ膜との間に、Ｔｅ、Ｂｉ及びＳｂからなる群より選ばれる少なくとも１種からなる下地膜を形成する下地膜形成工程をさらに有する請求項１又は２に記載の固体撮像素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、固体撮像素子及びその製造方法に関する。より詳しくは、光電変換部に結晶Ｓｅを用いた固体撮像素子及びその製造方法に関する。

【背景技術】

【0002】

近年、固体撮像素子の高解像度化が進められており、それに伴って光電変換部の面積縮小による受光感度低下の問題が顕在化してきている。これを解決するための手法の一つとして、裏面照射構造を備えたＣＭＯＳ固体撮像素子が開発され、実用化されている（例えば、非特許文献１参照）。しかしながら、同手法は、Ｓｉを用いた光電変換部への光の到達率を高めることを目的としたものであり、Ｓｉの本来的な物性である量子効率や光吸収係数に基づく受光感度を高めることは原理的に不可能である。従って、将来のさらなる高解像度化に伴う受光感度低下の問題を解決するためには、光電変換部にＳｉを用いることを根本から見直し、Ｓｉの量子効率や光吸収係数を超える材料を光電変換部に用いる手法が不可欠となる。

【0003】

上述のような材料の候補としては複数あり、主に有機材料（例えば、非特許文献２参照）と無機材料に分類され、無機材料としては結晶Ｓｅ（例えば、非特許文献３参照）が挙げられる。結晶Ｓｅは、優れた量子効率及び光吸収係数と、安定性とを兼ね備えており、将来の固体撮像素子の光電変換部用材料として期待されている。また、結晶Ｓｅは、例えば数百ｎｍ程度の薄い膜厚でも可視光を十分に吸収することができるため、低い印加電圧で高い内部電界を与えることができる。さらには、内部電界によりキャリア（正孔又は電子）が光電変換膜中を走行することでキャリア増倍作用が生じ、感度をさらに高めることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１４−０１７４４０号公報

【特許文献2】特開２０１４−２０９５３８号公報

【特許文献3】特開２０１５−０９９９１５号公報

【非特許文献】

【0005】

【非特許文献1】A Back-illuminated Megapixel CMOS Image Sensor, B. Pain et al., Proc. Of International Image Sensor Workshop, pp.35-38 (2005)

【非特許文献2】CMOS Image Sensor with an Overlaid Organic Photoelectric Conversion Layer: Optical Advantages of Capturing Slanting Rays of Light, M. Ihama et al., Proc. Of International Image Sensor Workshop, pp.153-156 (2011)

【非特許文献3】Low-voltage-operation avalanche photodiode based on n-gallium oxide/p-crystalline selenium heterojunction, S. Imura et al., Appl. Phys. Lett. 104, 242101 (2014)

【非特許文献4】カルコパイライト系材料を適用した低電圧増倍型光電変換膜の開発，菊地健司他，ＮＨＫ技研Ｒ&Ｄ, No.153, pp. 35-40 (2015)

【非特許文献5】ＰＬＤ法によるα−Ａｌ２Ｏ３（００１）基板上へのＧａ２Ｏ３薄膜作製及び評価，若松剛次他，平成２５年度電気関係学会九州支部連合大会予稿集，08-1P-07, p.238 (2013)

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、図５は、結晶Ｓｅを用いた従来の固体撮像素子８の断面模式図である。
図５に示すように、結晶Ｓｅを用いた従来の固体撮像素子８は、下層側から順に、信号読み出し回路基板８１と、Ｇａ_２Ｏ_３膜８２と、下地膜８３と、結晶Ｓｅ膜８４と、ＩＴＯ膜８５と、を備える。この固体撮像素子８では、ＩＴＯ膜８５側から光が入射される。信号読み出し回路基板８１には図示しない下部電極が設けられ、この下部電極とＩＴＯ膜８５とに電源が接続される。この信号読み出し回路基板８１により、光電変換部としての結晶Ｓｅ膜８４から発生したキャリアは、画素毎にキャリアに応じた電圧に変換されて増幅器で増幅され、外部の電子機器の信号処理部に送信される。

【0007】

この固体撮像素子８は、例えば次のようにして製造される。
先ず、信号読み出し回路基板８１上に、Ｇａ_２Ｏ_３膜８２をスパッタ法やＰＬＤ（パルスレーザー蒸着）法等で成膜する。次いで、下地膜（例えばＴｅ膜）８３を極めて薄く蒸着した後、アモルファスＳｅ膜を蒸着する。そして、例えば２００℃程度で加熱することによりアモルファスＳｅ膜を結晶化させて結晶Ｓｅ膜８４を成膜した後、ＩＴＯ膜８５をスパッタ法等により成膜する。以上により、固体撮像素子８が製造される。

【0008】

この固体撮像素子８において、Ｇａ_２Ｏ_３膜８２はｎ型半導体として動作する一方で、結晶Ｓｅ膜はｐ型半導体として動作し、両者の接合界面には空乏層が形成される。同時に、Ｇａ_２Ｏ_３膜８２膜は正孔障壁として機能し、結晶Ｓｅ膜８４は光を吸収してキャリアを生成する光電変換部として機能する。Ｇａ_２Ｏ_３膜８２は従来公知の成膜方法により、可視光域において透明化される。

【0009】

しかしながら、結晶Ｓｅを用いた従来の固体撮像素子８では、次のような種々の課題がある。
第一に、入射した光は、空乏層に到達する前に結晶Ｓｅ膜８４中で減衰するため、感度を十分に大きくできない。すなわち、空乏層以外の部分である結晶Ｓｅ膜８４中で吸収された光はキャリアを発生させるが、すぐに再結合して光の検出には寄与できないため、十分な感度が得られない。

【0010】

第二に、構造上、結晶Ｓｅ膜８４中に発生したキャリアのうち電子を信号として読み出すことしかできず、正孔（ホール）を信号として読み出すことができない。すなわち、結晶Ｓｅ膜８４中におけるキャリアの増倍作用は、正孔に比べて電子の方が小さいため、感度を十分に上げられない要因となっている。

【0011】

第三に、アモルファスＳｅ膜を結晶化する際には、膜剥がれを防ぐために下層（Ｇａ_２Ｏ_３膜８２上）の上に下地膜８３を成膜する必要がある。すなわち、結晶Ｓｅ膜８４とＧａ_２Ｏ_３膜８２との境界の空乏層に隣接して下地膜８３が配置されるため、下地膜８３が結晶Ｓｅ膜８４内で不純物として振る舞う結果、暗電流が増加する。

【0012】

第四に、アモルファスＳｅ膜を結晶化すると、結晶粒の発生により膜の厚みの均一性が失われる。膜の厚みが部分的に異なると、電圧を印加した際の膜中の電界が不均一となるため、取得する画像に固定ノイズパターンが含まれる結果となる。

【0013】

これに対して、Ｓｉの量子効率や光吸収係数を超える無機材料として、ＣＩＧＳ（Ｃｕ、Ｉｎ、Ｇａ、Ｓｅ又はＳの化合物）を光電変換部に用いた固体撮像素子が提案されている（例えば、特許文献１〜３及び非特許文献４参照）。ここで、図６は、ＣＩＧＳを用いた従来の固体撮像素子９の断面模式図である。
図６に示すように、ＣＩＧＳを用いた従来の固体撮像素子９は、下層側から順に、信号読み出し回路基板９１と、ＣＩＧＳ膜９２と、Ｇａ_２Ｏ_３膜９３と、ＩＴＯ膜９４と、を備える。この固体撮像素子９では、ＩＴＯ膜９４側から光が入射される。

【0014】

この固体撮像素子９は、例えば次のようにして製造される。
先ず、信号読み出し回路基板９１上に、ＣＩＧＳ膜９２をスパッタ法やＭＢＥ（分子線エピタキシー）法、多元蒸着法等で成膜する。次いで、Ｇａ_２Ｏ_３膜９３をスパッタ法やＰＬＤ法等で成膜した後、ＩＴＯ膜をスパッタ法等により成膜する。以上により、固体撮像素子９が製造される。

【0015】

この固体撮像素子９において、Ｇａ_２Ｏ_３膜９３はｎ型半導体として動作する一方で、ＣＩＧＳ膜９２はｐ型半導体として動作し、両者の接合界面には空乏層が形成される。同時に、Ｇａ_２Ｏ_３膜９３は正孔障壁として機能し、ＣＩＧＳ膜９２は光を吸収してキャリアを生成する光電変換部として機能する。

【0016】

この固体撮像素子９は、上述の固体撮像素子８と比べると、ｎ型半導体膜とｐ型半導体膜の位置が入れ替わっている。具体的には、ｎ型半導体膜としてのＧａ_２Ｏ_３膜９３が、ｐ型半導体膜としてのＣＩＧＳ膜９２よりも、光が入射するＩＴＯ膜９４側（上層側）に配置されている。Ｇａ_２Ｏ_３膜は可視光に対して透明であるため、ＩＴＯ膜９４側から入射した光は、減衰することなくｎ型半導体膜としてのＧａ_２Ｏ_３膜９３を通過して空乏層に到達できる。従って、上述の第一の課題は生じず、感度を十分に高められる。

【0017】

また、ｐ型半導体膜としてのＣＩＧＳ膜９２が、ｎ型半導体膜としてのＧａ_２Ｏ_３膜９３の下層側の読み出し回路基板９１側に配置されるため、正孔読み出しが可能となり、上述の第二の課題は生じず、感度を十分に高められる。
さらには、下地膜を用いる必要が無いため、上述の第三の課題は生じず、暗電流が増加することもない。

【0018】

一方、ＣＩＧＳを用いた従来の固体撮像素子９では、上述の固体撮像素子８における第四の課題とは理由は異なるものの、成膜時に結晶粒が発生して膜厚の均一性が失われる。また、ＣＩＧＳ膜９２の成膜温度が３００℃以上と高いため、信号読み出し回路基板９１を劣化させるおそれがある。

【0019】

そこで、図６に示したようなｐ型半導体膜がｎ型半導体膜の下層となる構造の固体撮像素子９において、その光電変換部であるｐ型半導体膜に結晶Ｓｅ膜を適用することが考えられるが、実際には困難であった。これは、Ｇａ_２Ｏ_３膜の透明性を高めるには、一般的に２００℃以上の高い成膜温度を必要とするためである。非特許文献５に示されたように、成膜温度が高くなるにつれて透過率は高まる。成膜温度が５５０度の場合、緑色に相当する５５０ｎｍにおける透過率は成膜温度が３５０℃の場合に比べて、約９．５倍高い。しかしながら、結晶Ｓｅ膜の融点は２００℃程度であるため、結晶Ｓｅ膜上に透明なＧａ_２Ｏ_３膜を成膜することは不可能である。従って、従来の固体撮像素子では、図５に示したようにＧａ_２Ｏ_３膜上に結晶Ｓｅ膜を配置した構造を取らざるを得ないのが現状である。

【0020】

本発明は上記に鑑みてなされたものであり、その目的は、従来よりも感度が高くノイズの少ない固体撮像素子及びその製造方法を提供することにある。

【課題を解決するための手段】

【0021】

本発明に係る固体撮像素子（例えば、後述の固体撮像素子１，２）は、信号読み出し回路を有する基板（例えば、後述の信号読み出し回路基板１１，２１）と、前記基板上に配置され、結晶Ｓｅからなる結晶Ｓｅ膜（例えば、後述の結晶Ｓｅ膜１３，２３）と、前記結晶Ｓｅ膜上に配置され、金属酸化物からなる金属酸化物膜（例えば、後述の金属酸化物膜１４）又は金属酸化物基板（例えば、後述の金属酸化物基板２４）と、を備える。

【0022】

前記金属酸化物は、Ｇａ_２Ｏ_３であることが好ましい。

【0023】

前記基板と前記結晶Ｓｅ膜との間に配置され、Ｔｅ、Ｂｉ及びＳｂからなる群より選ばれる少なくとも１種からなる下地膜（例えば、後述の下地膜１２，２２）と、を備えることが好ましい。

【0024】

また本発明に係る固体撮像素子（例えば、後述の固体撮像素子１，２）は、信号読み出し回路を有する基板（例えば、後述の信号読み出し回路基板１１，２１）上に形成された第１アモルファスＳｅ膜（例えば、後述の第１アモルファスＳｅ膜１３ａ，２３ａ）と、金属酸化物膜（例えば、後述の金属酸化物膜１４）又は金属酸化物基板（例えば、後述の金属酸化物基板２４）上に形成された第２アモルファスＳｅ膜（例えば、後述の第２アモルファスＳｅ膜１３ｂ，２３ｂ）と、を加圧接合した後に結晶化させて得られた結晶Ｓｅ膜（例えば、後述の結晶Ｓｅ膜１３，２３）を備える。

【0025】

また本発明に係る固体撮像素子の製造方法は、信号読み出し回路を有する基板（例えば、後述の信号読み出し回路基板１１，２１）上に第１アモルファスＳｅ膜（例えば、後述の第１アモルファスＳｅ膜１３ａ）を形成する第１アモルファスＳｅ膜形成工程と、金属酸化物膜（例えば、後述の金属酸化物膜１４）又は金属酸化物基板（例えば、後述の金属酸化物基板２４）上に第２アモルファスＳｅ膜を形成する第２アモルファスＳｅ膜形成工程と、前記基板上に形成された第１アモルファスＳｅ膜と、前記金属酸化物膜又は金属酸化物基板上に形成された第２アモルファスＳｅ膜と、を加圧接合する接合工程と、前記加圧接合されたアモルファスＳｅ膜を結晶化して結晶Ｓｅ膜を形成する結晶化工程と、を有する。

【0026】

前記基板と前記第１アモルファスＳｅ膜との間に、Ｔｅ、Ｂｉ及びＳｂからなる群より選ばれる少なくとも１種からなる下地膜（例えば、後述の下地膜１２，２２）を形成する下地膜形成工程をさらに有することが好ましい。

【発明の効果】

【0027】

本発明によれば、従来よりも感度が高くノイズの少ない固体撮像素子及びその製造方法を提供できる。

【図面の簡単な説明】

【0028】

【図1】第１実施形態に係る固体撮像素子の断面模式図である。

【図2】第１実施形態に係る固体撮像素子の製造工程を示す図である。

【図3】第２実施形態に係る固体撮像素子の断面模式図である。

【図4】第２実施形態に係る固体撮像素子の製造工程を示す図である。

【図5】結晶Ｓｅを用いた従来の固体撮像素子の断面模式図である。

【図6】ＣＩＧＳを用いた従来の固体撮像素子の断面模式図である。

【発明を実施するための形態】

【0029】

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、第２実施形態以後の説明において、第１実施形態と共通する構成については同一の符号を付し、その説明を省略する。

【0030】

［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像素子１の断面模式図である。
図１に示すように、本実施形態に係る固体撮像素子１は、下層側から順に、信号読み出し回路基板１１と、下地膜１２と、結晶Ｓｅ膜１３と、金属酸化物膜１４と、ＩＴＯ膜１５と、透明基板１６と、を備える。なお、信号読み出し回路基板１１とＩＴＯ膜１５には、電源１７が接続される。

【0031】

信号読み出し回路基板１１は、Ｓｉ基板上にＣＭＯＳ（Complementary Metal Oxide Semiconductor、相補型金属酸化膜半導体）構造が形成されたものである。信号読み出し回路基板１１には、Ａｌ、Ｗ、Ｍｏ、Ｔｉ等で形成される図示しない下部電極が設けられており、この下部電極に電源１７が接続される。この信号読み出し回路基板１１により、光電変換部としての結晶Ｓｅ膜１３に蓄積された電荷は、画素毎に発生したキャリアに応じた電圧に変換されて増幅器で増幅され、外部の電子機器の信号処理部に送信される。

【0032】

下地膜１２は、信号読み出し回路基板１１と結晶Ｓｅ膜１３との間に配置される。この下地膜１２は、信号読み出し回路基板１１と結晶Ｓｅ膜１３との密着性を向上させる機能を有する。そのため、この下地膜１２により、後述する結晶Ｓｅ膜１３形成用の第１アモルファスＳｅ膜１３ａが信号読み出し回路基板１１上で凝集するのを回避でき、第１アモルファスＳｅ膜１３ａを確実に成膜できるようになっている。

【0033】

下地膜１２は、Ｔｅ、Ｂｉ及びＳｂからなる群より選ばれる少なくとも１種からなる下地膜であることが好ましい。中でも、ＴｅからなるＴｅ膜がより好ましく用いられる。この下地膜１２は、例えば真空蒸着により、信号読み出し回路基板１１上に成膜される。下地膜１２の膜厚は、０．００１〜１０ｎｍの範囲が好ましい。この範囲内であれば、固体撮像素子１の感度等に悪影響を及ぼすことなく、信号読み出し回路基板１１と結晶Ｓｅ膜１３との密着性を向上できる。

【0034】

結晶Ｓｅ膜１３は、信号読み出し回路基板１１上に配置され、より詳しくは下地膜１２と金属酸化物膜１４との間に配置される。この結晶Ｓｅ膜１３は、ｐ型半導体層として機能し、光電変換部を構成する。すなわち、この結晶Ｓｅ膜１３と、ｎ型半導体層として機能する後述の金属酸化物膜１４との境界には、図示しない空乏層が形成されている。ＩＴＯ膜１５側（図１中の上側）から入射される光によって空乏層には多数のキャリアが生成され、キャリアのうち正孔（ホール）が、電源１７に接続された信号読み出し回路基板１１側に向かって結晶Ｓｅ膜１３中を走行する。

【0035】

また、正孔が空乏層側から信号読み出し回路基板１１側に向かって走行する際に、結晶Ｓｅ膜１３中のＳｅ原子に衝突することで、正孔が増倍される所謂キャリア増倍作用が生じる。この点、従来公知のアモルファスＳｅ膜では、このような増倍作用を得るためには高電圧を印加する必要があり、耐電圧の観点から通常の読み出し回路基板の使用は不可能であったところ、結晶Ｓｅ膜１３であれば低電圧の印加でキャリア増倍作用が生じるため、通常の読み出し回路基板を用いることが可能となっている。

【0036】

また、結晶Ｓｅは優れた量子効率と光吸収係数を有するため、薄い膜厚でも可視光を十分吸収できる特性を有する。そのため、結晶Ｓｅ膜１３の膜厚は、薄くてよく、具体的には２０〜１０００ｎｍの範囲が好ましい。

【0037】

また、結晶Ｓｅ膜１３は、後段で詳述するように、例えば真空蒸着法により信号読み出し回路基板１１上に形成された第１アモルファスＳｅ膜１３ａと、例えば真空蒸着法により金属酸化物膜１４上に形成された第２アモルファスＳｅ膜１３ｂと、を加圧接合した後に結晶化することにより形成される。そのため、結晶Ｓｅ膜１３は、下地膜１２側の表面及び金属酸化物膜１４側の表面いずれも、従来の結晶Ｓｅ膜と比べてより平滑化されている。膜の厚みが部分的に異なる膜に対して電圧を印加すると、電位Ｖ／距離ｄ（結晶Ｓｅ膜の膜厚）で表される膜中の電界Ｅが不均一となり、取得する画像に固定ノイズパターンが含まれてしまうところ、本実施形態によれば、膜厚が均一で電界Ｅが均一化されているため、ノイズが低減され、感度が向上している。

【0038】

金属酸化物膜１４は、結晶Ｓｅ膜１３とＩＴＯ膜１５との間に配置される。この金属酸化物膜１４は、ｎ型半導体層として機能する。本実施形態の固体撮像素子１では、金属酸化物膜１４が結晶Ｓｅ膜１３に対して光が入射されるＩＴＯ膜１５側（図１中の上側）に配置されるところ、結晶Ｓｅ膜１３と異なり金属酸化物膜１４は光を吸収しないため、空乏層に到達する前に光が減衰するのが回避される。

【0039】

金属酸化物膜１４は、金属酸化物からなり、Ｇａ_２Ｏ_３、ＺｎＯ、ＩｎＺｎＯ、ＣｅＯ_２、Ｙ_２Ｏ_３、Ｉｎ_２Ｏ_３等を用いることができる。中でも、Ｇａ_２Ｏ_３からなるＧａ_２Ｏ_３膜を金属酸化物膜１４として用いることが好ましい。金属酸化物膜１４は、例えばＰＬＤ（パルスレーザー蒸着）法により、ＩＴＯ膜１５上に成膜される。金属酸化物膜１４の膜厚は、２ｎｍ〜２μｍの範囲が好ましい。

【0040】

また、金属酸化物膜１４としては、例えば、キャリア濃度の調節の必要性に応じてＳｎをドープしたＧａ_２Ｏ_３：Ｓｎ膜を用いてもよい。また、金属酸化物膜１４として、Ｇａ_２Ｏ_３膜とＧａ_２Ｏ_３：Ｓｎ膜とを積層したものを用いてもよい。

【0041】

ＩＴＯ膜１５は、金属酸化物膜１４と透明基板１６との間に配置される。ＩＴＯ膜１５は、上部電極として機能し、電源１７が接続される。ＩＴＯ膜１５は、例えば後述の透明基板１６上に、真空蒸着法又はスパッタ法により成膜される。ＩＴＯ膜１５の膜厚は、５ｎｍ〜２００ｎｍの範囲が好ましい。また、ＩＴＯ膜１５は、そのシート抵抗が３００Ω／ｃｍ^２以下であることが好ましい。

【0042】

透明基板１６は、透明性を有する基板である。透明基板１６としては、例えばソーダライムガラス、石英、無アルカリガラス、珪ホウ酸ガラス等が用いられる。

【0043】

次に、本実施形態に係る固体撮像素子１の製造方法について、図２を参照しながら詳しく説明する。
図２は、本実施形態に係る固体撮像素子１の製造工程を示す図である。本実施形態に係る固体撮像素子１の製造方法は、第１アモルファスＳｅ膜形成工程と、金属酸化物膜形成工程と、第２アモルファスＳｅ膜形成工程と、接合工程と、結晶化工程と、を有する。

【0044】

先ず、図２の（ａ）に示すように、Ｓｉ基板上に形成された信号読み出し回路基板１１上に、例えば真空蒸着法により膜厚０．００１ｎｍ〜１０ｎｍの下地膜１２を成膜する。次いで、該下地膜１２上に、例えば真空蒸着法により膜厚１０ｎｍ〜５００ｎｍの第１アモルファスＳｅ膜１３ａを成膜する（第１アモルファスＳｅ膜形成工程）。
なお、第１アモルファスＳｅ膜１３ａの膜厚は、結晶Ｓｅ膜１３の膜厚の半分であることが好ましく、後述の第２アモルファスＳｅ膜形成工程で成膜する第２アモルファスＳｅ膜１３ｂの膜厚と略同一であることが好ましい。

【0045】

一方、図２の（ｂ）に示すように、透明基板１６上に、例えば真空蒸着法又はスパッタ法により膜厚５〜２００ｎｍのＩＴＯ膜１５を成膜する。次いで、該ＩＴＯ膜１５上に、例えばＰＬＤ（パルスレーザー蒸着）法により膜厚２ｎｍ〜２μｍの金属酸化物膜１４を成膜する。このとき、金属酸化物膜１４の透過率を高める観点から、透明基板を３０℃〜１０００℃に加熱することが好ましく、２００℃〜１０００℃に加熱することがより好ましい。また、Ｏ_２分圧を１×１０^−４Ｐａ〜１×１０^−２Ｐａとすることが好ましい。
次いで、金属酸化物膜１４上に、例えば真空蒸着法により膜厚１０ｎｍ〜５００ｎｍの第２アモルファスＳｅ膜１３ｂを成膜する（第２アモルファスＳｅ膜形成工程）。
なお、第２アモルファスＳｅ膜１３ｂの膜厚は、結晶Ｓｅ膜１３の膜厚の半分であることが好ましく、上述の第１アモルファスＳｅ膜形成工程で成膜する第１アモルファスＳｅ膜１３ａの膜厚と略同一であることが好ましい。

【0046】

次いで、図２の（ｃ）に示すように、信号読み出し回路基板１１上に形成した第１アモルファスＳｅ膜１３ａと、透明基板１６上に形成した第２アモルファスＳｅ膜１３ｂと、を加圧接合する（接合工程）。具体的には、これらアモルファスＳｅ膜１３ａ，１３ｂ同士を接触させた後、０．０１ＭＰａ〜１００ＭＰａの圧力で加圧接合する。このとき、アモルファスＳｅ膜を軟化させるため、加圧前に必要に応じて加熱してもよい。ただし、このときの加熱温度は５０℃以下とすることが好ましい。

【0047】

次いで、図２の（ｄ）に示すように、接合したアモルファスＳｅ膜を結晶化させることにより結晶Ｓｅ膜１３を形成する（結晶化工程）。具体的には、例えばこれらの接合体を、１００℃〜２００℃に設定したホットプレート上に載置することで、アモルファスＳｅを結晶化させて結晶Ｓｅとする。

【0048】

以上により、本実施形態に係る固体撮像素子１が製造される。なお、図２の（ｄ）に示すように、信号読み出し回路基板１１に設けられている図示しない下部電極とＩＴＯ膜１５には、電源１７が接続される。

【0049】

本実施形態に係る固体撮像素子１及びその製造方法によれば、以下の効果が奏される。
本実施形態に係る固体撮像素子１は、信号読み出し回路基板１１と、信号読み出し回路基板１１上に配置され、結晶Ｓｅからなる結晶Ｓｅ膜１３と、結晶Ｓｅ膜１３上に配置され、金属酸化物からなる金属酸化物膜１４と、を備える。
また、信号読み出し回路基板１１と結晶Ｓｅ膜１３との間に配置され、Ｔｅ、Ｂｉ及びＳｂからなる群より選ばれる少なくとも１種からなる下地膜１２を備える。

【0050】

これにより、ＩＴＯ膜１５側から入射した光は、光を吸収しない金属酸化物膜１４と通過する際に減衰することなく空乏層に到達する。そのため、キャリアを効率良く生成でき、十分大きな感度が得られる。
また、構造上、キャリアのうち正孔が電源１７に接続された信号読み出し回路基板１１側に向かって結晶Ｓｅ膜１３中を走行し、効率良く信号として読み出すことができる。また、正孔が空乏層側から信号読み出し回路基板１１側に向かって走行する際に、結晶Ｓｅ膜１３中のＳｅ原子に衝突することで、正孔が増倍される所謂キャリア増倍作用が生じる。この点、従来公知のアモルファスＳｅ膜では、このような増倍作用を得るためには高電圧を印加する必要があり、耐電圧の観点から通常の読み出し回路基板の使用は不可能であったところ、結晶Ｓｅ膜１３であれば低電圧の印加でキャリア増倍作用が生じるため、通常の読み出し回路基板を用いつつ、感度を向上できる。
また、従来のように結晶Ｓｅ膜８４とＧａ_２Ｏ_３膜８２との境界の空乏層に隣接して下地膜が配置されることがないため、下地膜が結晶Ｓｅ膜内で不純物として振る舞い暗電流が増加することも無い。

【0051】

そして、本実施形態に係る固体撮像素子１は、信号読み出し回路基板１１上に形成された第１アモルファスＳｅ膜１３ａと、金属酸化物膜１４上に形成された第２アモルファスＳｅ膜１３ｂと、を加圧接合した後に結晶化させて得られた結晶Ｓｅ膜１３を備える。
これにより、結晶Ｓｅ膜１３は、下地膜１２側の表面及び金属酸化物膜１４側の表面いずれも、従来の結晶Ｓｅ膜と比べてより平滑化されている。膜の厚みが部分的に異なる膜に対して電圧を印加すると、電位Ｖ／距離ｄ（結晶Ｓｅ膜の膜厚）で表される膜中の電界Ｅが不均一となり、取得する画像に固定ノイズパターンが含まれてしまうところ、本実施形態によれば、膜厚が均一で電界Ｅが均一化されているため、ノイズが低減され、感度がさらに向上している。

【0052】

また本実施形態に係る固体撮像素子１の製造方法は、信号読み出し回路基板１１上に第１アモルファスＳｅ膜１３ａを形成する第１アモルファスＳｅ膜形成工程と、ＩＴＯ膜１５上に金属酸化物からなる金属酸化物膜１４を形成する金属酸化物膜形成工程と、金属酸化物膜１４上に第２アモルファスＳｅ膜を形成する第２アモルファスＳｅ膜形成工程と、信号読み出し回路基板１１上に形成された第１アモルファスＳｅ膜１３ａと、金属酸化物膜１４上に形成された第２アモルファスＳｅ膜１３ｂと、を加圧接合する接合工程と、加圧接合されたアモルファスＳｅ膜を結晶化して結晶Ｓｅ膜１３を形成する結晶化工程と、を有する。
本実施形態に係る固体撮像素子１の製造方法によれば、上述の効果が確実に得られる。

【0053】

また、金属酸化物膜形成工程では、２００℃以上に加熱して金属酸化物膜１４を形成し、結晶化工程では、１００℃〜２００℃に加熱して結晶Ｓｅ膜１３を形成する。
そして、信号読み出し回路基板１１と第１アモルファスＳｅ膜１３ａとの間に、下地膜１２を形成する下地膜形成工程をさらに有する。
これにより、上述の効果がより確実に得られる。

【0054】

［第２実施形態］
図３は、本発明の第２実施形態に係る固体撮像素子２の断面模式図である。
図３に示すように、本実施形態に係る固体撮像素子２は、第１実施形態に係る固体撮像素子１と比べて、金属酸化物膜１４の代わりに金属酸化物基板２４を用いる点と、透明基板１６を備えていない点と、上部電極としてＩＴＯ膜１５の代わりにＡｕ／Ｔｉ膜２６を用いる点が相違する以外は同一の構成である。

【0055】

金属酸化物基板２４は、金属酸化物膜１４と同様にｎ型半導体として機能する。金属酸化物基板２４としては、金属酸化物膜１４に用いられるＧａ_２Ｏ_３、ＺｎＯ、ＩｎＺｎＯ、ＣｅＯ_２、Ｙ_２Ｏ_３、Ｉｎ_２Ｏ_３等の透明性を有する単結晶基板が用いられる。中でも、Ｇａ_２Ｏ_３単結晶基板が好ましく用いられ、金属酸化物膜１４よりも高い性能を有し、感度が向上している。金属酸化物基板２４の厚みは、１００μｍ〜１０００μｍの範囲が好ましい。

【0056】

また、本実施形態の固体撮像素子２では、上述した通り透明基板１６を備えていない。これは、金属酸化物膜１４の代わりに十分な厚み及び強度を有する金属酸化物基板２４を用いることで、十分な強度が確保されるからである。

【0057】

Ａｕ／Ｔｉ膜２６は、上部電極として機能し、電源２７が接続される。Ａｕ／Ｔｉ膜２６は、Ａｕ膜とＴｉ膜の積層体であり、例えばスパッタ法により金属酸化物基板２４上に形成される。具体的には、金属酸化物基板２４側から順にＴｉ層とＡｕ層が形成される。Ａｕ／Ｔｉ膜２６の膜厚は、それぞれ１０ｎｍ〜２００ｎｍの範囲が好ましい。

【0058】

なお図３に示すように、必要に応じてＡｕ／Ｔｉ膜２６を形成した金属酸化物基板２４上に、ＩＴＯ膜２５を配置してもよい。図３では便宜上、ＩＴＯ膜２５の一部にＡｕ／Ｔｉ膜２６を配置して示しているが、これに限定されない。このＩＴＯ膜２５は、ＩＴＯ膜１５と同様の構成であり、同様の手法により形成される。

【0059】

次に、本実施形態に係る固体撮像素子２の製造方法について、図４を参照しながら詳しく説明する。
図４は、本実施形態に係る固体撮像素子２の製造工程を示す図である。本実施形態に係る固体撮像素子２の製造方法は、第１アモルファスＳｅ膜形成工程と、第２アモルファスＳｅ膜形成工程と、接合工程と、結晶化工程と、を有する。

【0060】

先ず、図４の（ａ）に示すように第１アモルファスＳｅ膜形成工程は、第１実施形態の第１アモルファスＳｅ膜形成工程と同様である。

【0061】

一方、図４の（ｂ）に示すように第２アモルファスＳｅ膜形成工程では、先ず、厚さ１００μｍ〜１０００μｍの透明な金属酸化物基板２４上に、例えばスパッタ法により各１０〜２００ｎｍの膜厚を有するＴｉ層とＡｕ層とを順に成膜し、Ａｕ／Ｔｉ膜２６を形成する。また、Ａｕ／Ｔｉ膜２６を形成した金属酸化物基板２４上に、必要に応じて、例えば真空蒸着法又はスパッタ法により膜厚５ｎｍ〜２００ｎｍのＩＴＯ膜２５を成膜する。
次いで、Ａｕ／Ｔｉ膜２６及びＩＴＯ膜２５を形成した側とは反対側の金属酸化物基板２４上に、例えば真空蒸着法により膜厚１０ｎｍ〜５００ｎｍの第２アモルファスＳｅ膜２３ｂを成膜する。

【0062】

次いで、図４の（ｃ）に示すように接合工程では、信号読み出し回路基板２１上に形成した第１アモルファスＳｅ膜２３ａと、金属酸化物基板２４上に形成した第２アモルファスＳｅ膜２３ｂと、を加圧接合する。加圧接合の条件は、第１実施形態に係る固体撮像素子１の製造方法における接合工程と同様である。

【0063】

次いで、図４の（ｄ）に示すように結晶化工程では、接合したアモルファスＳｅ膜を結晶化させることにより結晶Ｓｅ膜２３を形成する。結晶化の条件は、第１実施形態に係る固体撮像素子１の製造方法における結晶化工程と同様である。

【0064】

以上により、本実施形態に係る固体撮像素子２が製造される。なお、図４の（ｄ）に示すように、信号読み出し回路基板２１に設けられている図示しない下部電極とＡｕ／Ｔｉ膜２６には、電源２７が接続される。

【0065】

以上説明した本実施形態に係る固体撮像素子２及びその製造方法によれば、第１実施形態と同様の効果が奏される。特に、金属酸化物膜１４の代わりに金属酸化物基板２４を用いることにより、感度をより向上させることができる。

【0066】

なお、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良は本発明に含まれる。

【実施例】

【0067】

［実施例１］
上述の第１実施形態に係る固体撮像素子１を製造した。製造手順は、上述の第１実施形態に係る固体撮像素子１の製造手順に従った。
具体的には、先ず、信号読み出し回路基板上に、真空蒸着により膜厚０．０１ｎｍのＴｅ膜を成膜した。次いで、該Ｔｅ膜上に、真空蒸着により膜厚２５０ｎｍの第１アモルファスＳｅ膜を成膜した。

【0068】

一方、透明基板上に、真空蒸着又はスパッタ法により膜厚１００ｎｍのＩＴＯ膜を成膜した。次いで、該ＩＴＯ膜上に、ＰＬＤ（パルスレーザー蒸着）法により膜厚１μｍのＧａ_２Ｏ_３膜を成膜した。成膜は、加熱温度を６００℃とし、Ｏ_２分圧を１×１０^−３Ｐａとして実施した。
次いで、該Ｇａ_２Ｏ_３膜上に、真空蒸着法により膜厚２５０ｎｍの第２アモルファスＳｅ膜を成膜した。

【0069】

次いで、信号読み出し回路基板上に形成した第１アモルファスＳｅ膜と、透明基板上に形成した第２アモルファスＳｅ膜と、を加圧接合した。具体的には、これらアモルファスＳｅ膜同士を接触させた後、２ＭＰａの圧力で加圧接合した。

【0070】

次いで、接合したアモルファスＳｅ膜を結晶化させて結晶Ｓｅ膜を形成した。具体的には、これらの接合体を、２００℃に設定したホットプレート上に載置することで、アモルファスＳｅを結晶化させて結晶Ｓｅ膜を形成した。
以上により、上述の第１実施形態に係る固体撮像素子１を得た。

【0071】

［実施例２］
上述の第２実施形態に係る固体撮像素子２を製造した。製造手順は、上述の第２実施形態に係る固体撮像素子２の製造手順に従った。
具体的には、先ず、信号読み出し回路基板上に、真空蒸着により膜厚０．０１ｎｍのＴｅ膜を成膜した。次いで、該Ｔｅ膜上に、真空蒸着により膜厚２５０ｎｍの第１アモルファスＳｅ膜を成膜した。

【0072】

一方、厚さ５００μｍの透明なＧａ_２Ｏ_３単結晶基板上に、スパッタ法により各１００ｎｍの膜厚を有するＴｉ層とＡｕ層とを順に成膜したＡｕ／Ｔｉ膜を形成した。また、Ａｕ／Ｔｉ膜を形成したＧａ_２Ｏ_３単結晶基板上に、真空蒸着法により膜厚１００ｎｍのＩＴＯ膜を成膜した。
次いで、Ａｕ／Ｔｉ膜及びＩＴＯ膜を形成した側とは反対側のＧａ_２Ｏ_３単結晶基板上に、真空蒸着法により膜厚２５０ｎｍの第２アモルファスＳｅ膜を成膜した。

【0073】

次いで、信号読み出し回路基板上に形成した第１アモルファスＳｅ膜と、Ｇａ_２Ｏ_３単結晶基板上に形成した第２アモルファスＳｅ膜と、を加圧接合した。加圧接合の条件は、実施例１と同様とした。

【0074】

次いで、接合したアモルファスＳｅ膜を結晶化させることにより結晶Ｓｅ膜を形成した。結晶化の条件は、実施例１と同様とした。
以上により、上述の第２実施形態に係る固体撮像素子２を得た。

【0075】

［評価］
実施例１及び実施例２で得た各固体撮像素子について、感度の評価を実施した。
比較例として、上述の図６に示した構造の固体撮像素子において、下層側のｐ型半導体膜として結晶Ｓｅ膜を用い、上層側のｎ型半導体膜として低温の３５０℃で成膜したＧａ_２Ｏ_３膜を用いたものを作製して評価した。その結果、実施例１及び実施例２の固体撮像素子におけるＧａ_２Ｏ_３膜は、比較例の固体撮像素子におけるＧａ_２Ｏ_３膜と比べて、緑色に相当する５５０ｎｍにおける透過率が約９．５倍高いことが分かった。従って、実施例１及び実施例２の固体撮像素子は、キャリアの増倍作用も加わることで、比較例の固体撮像素子よりも１０倍以上高い感度を有することが確認された。

【符号の説明】

【0076】

１，２ 固体撮像素子
１１，２１ 信号読み出し回路基板（信号読み出し回路を有する基板）
１２，２２ 下地膜
１３，２３ 結晶Ｓｅ膜
１３ａ，１３ｂ 第１アモルファスＳｅ膜
２３ａ，２３ｂ 第２アモルファスＳｅ膜
１４ 金属酸化物膜
１５，２５ ＩＴＯ膜
１６ 透明基板
１７，２７ 電源
２４ 金属酸化物基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】