特許 6815589 試験測定装置及びトリガ方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6815589

(24)【登録日】2020年12月25日

(45)【発行日】2021年1月20日

(54)【発明の名称】試験測定装置及びトリガ方法

(51)【国際特許分類】

   G01R 13/28 20060101AFI20210107BHJP

   G01R 13/32 20060101ALI20210107BHJP

【ＦＩ】

   G01R13/28 J

   G01R13/28 L

   G01R13/32 M

【請求項の数】2

【全頁数】15

(21)【出願番号】特願2015-81816(P2015-81816)

(22)【出願日】2015年4月13日

(65)【公開番号】特開2015-203701(P2015-203701A)

(43)【公開日】2015年11月16日

【審査請求日】2018年4月4日

(31)【優先権主張番号】61/978572

(32)【優先日】2014年4月11日

(33)【優先権主張国】US

(31)【優先権主張番号】14/553405

(32)【優先日】2014年11月25日

(33)【優先権主張国】US

【前置審査】

(73)【特許権者】

【識別番号】391002340

【氏名又は名称】テクトロニクス・インコーポレイテッド

【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．

(74)【代理人】

【識別番号】110001209

【氏名又は名称】特許業務法人山口国際特許事務所

(72)【発明者】

【氏名】ダニエル・ジー・ニーリム

(72)【発明者】

【氏名】デイビッド・エル・ケリー

(72)【発明者】

【氏名】ジェド・エイチ・アンドリュー

(72)【発明者】

【氏名】ミカエル・エイ・マーチン

(72)【発明者】

【氏名】パトリック・エイ・スミス

【審査官】 續山 浩二

(56)【参考文献】

【文献】 特開２００９−０１４３６４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００５／０２２５３１０（ＵＳ，Ａ１）

【文献】 特開２０１２−２５１８５５（ＪＰ，Ａ）

【文献】 特開２００７−０２０３７３（ＪＰ，Ａ）

【文献】 特開２００７−３２７７４５（ＪＰ，Ａ）

【文献】 実開平０２−０２１５６６（ＪＰ，Ｕ）

【文献】 米国特許出願公開第２００４／０２３６５２７（ＵＳ，Ａ１）

【文献】 特開平０３−０７２２６９（ＪＰ，Ａ）

【文献】 特公平０８−０１０２３５（ＪＰ，Ｂ２）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ １３／２８

Ｇ０１Ｒ １３／３２

(57)【特許請求の範囲】

【請求項1】

被試験信号を受けるよう構成される入力部と、
ユーザから上記被試験信号に関する第１トリガ・イベント及び第２トリガ・イベントの設定を受けるよう構成されたユーザ入力部と、
上記第１トリガ・イベントの発生に対してトリガをかけて第１トリガ信号を生成する第１トリガ・デコーダと、
上記第１トリガ・イベントの後の上記第２トリガ・イベントの発生に対してトリガをかけて第２トリガ信号を生成する第２トリガ・デコーダと、
上記第１トリガ信号に応じて上記被試験信号の上記第１トリガ・イベントに関連する所定数のサンプルからなるアクイジション・データを取込み、上記第２トリガ・デコーダによって上記第２トリガ信号が生成されたか否かに基づいて、取り込まれた上記アクイジション・データを有効にするか又は無効にするアクイジション・システムと
を具える試験測定装置。

【請求項2】

被試験信号を受ける処理と、
上記被試験信号に関する第１トリガ・イベント及び第２トリガ・イベントの設定を受ける処理と、
上記第１トリガ・イベントの発生に対してトリガをかけて第１トリガ信号を生成する処理と、
上記第１トリガ・イベントの後の上記第２トリガ・イベントの発生に対してトリガをかけて第２トリガ信号を生成する処理と、
上記第１トリガ信号に応じて上記被試験信号の上記第１トリガ・イベントに関連する所定数のサンプルからなるアクイジション・データを取込み、上記第２トリガ信号が生成されたか否かに基づいて、取り込まれた上記アクイジション・データを有効にするか又は無効にする処理と
を具える被試験信号を取込むためのトリガ方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トリガ機能を有する試験測定装置に関し、特に、高機能トリガ・システムを有する試験測定装置と、そのトリガ方法に関する。

【背景技術】

【0002】

オシロスコープは、エンジニアが使用する電子試験測定装置であり、被試験回路の特定の試験ポイントから関心のある信号の波形を取込み、表示するのに使用される。最も初期のオシロスコープには、トリガ機能がなく、そのため、関心のある波形を安定して表示できなかった。初期のアナログ・オシロスコープでは、トリガ回路が加えられ、オシロスコープの表示画面上で、常にトリガ・イベントの検出に応じて関心のある波形の描画を開始することで、安定した波形表示が得られるようになった。このように、トリガ・イベントの発生に応じて、表示すべき波形を表示画面上の同じ場所で安定して生じさせるようにしている。

【0003】

最新のリアルタイム・デジタル・ストレージ・オシロスコープ（ＤＳＯ）でも、安定した波形表示を実現するためにトリガ・システムを採用しているが、これは、アナログのオシロスコープとは異なるやり方で動作している。ＤＳＯは、被測定信号のサンプル・ポイント（又は、単にサンプルとも呼ぶ）を連続的に取込み、循環型のアクイジション（信号取込み）メモリに蓄積する。つまり、アクイジション・メモリの最後のメモリ位置が満たされる（サンプルが蓄積される）と、メモリ・ポインタは、アクイジション・メモリの最初のメモリ位置をリセットして、サンプルの取込みと蓄積を続ける。トリガ・イベントを受ける前に収集されたサンプルは、プリ・トリガ・データと呼ばれる。トリガ・イベントが検出されると、取り込まれる複数のサンプルに関して「ゼロ時点」が設定され、このゼロ時点に続いて収集されるサンプルは、ポスト・トリガ・データと呼ばれる。ポスト・トリガ・データの取込みが完了するまで、新しいトリガは受け付けない。循環型アクイジション・メモリの有限のメモリ長の中で、プリ・トリガ・データとポスト・トリガ・データとが占める比率をどのようにするかは、通常、任意に設定できる。例えば、この比率を１対１とすると、循環型アクイジション・メモリに記憶されたサンプル・データの時間的にちょうど中央にゼロ時点が位置することになる。

【0004】

別の観点から説明すると、トリガ・システムは、ユーザが時間的な特定イベントに関連する信号を捕捉する（信号にトリガをかける）ことを可能にする技術を採用している。この技術は、典型的には、高速デジタル回路の問題を解決する（つまり、デバッグ）ため、こうした回路の誤動作の原因となるイベントを特定するのに利用される。求めるトリガ・イベントは、時間的に単一の時点で生じた（つまり、１つの異常）か、又は、ロジック・シーケンスの結果として生じた、予想外のアナログ又はデジタル動作の結果である可能性がある。

【0005】

最新のＤＳＯは、非常に多種多様なイベントについてトリガをかけることができる。そのなかで、最も一般的に選択されるトリガは、エッジ・トリガであり、これは、被測定信号にプラスの垂直方向又はマイナスの垂直方向のどちらへの遷移が生じているかを調べるものである。加えて、公知の高機能トリガとしては、次に挙げるものがある。即ち、グリッチ、ラント、パルス幅、レベル、パターン、ステート、セットアップ／ホールド違反、ロジック条件、タイム・アウト、所定ウィンドウ、所定期間、時間条件（time-qualified）遷移、時間条件（time-qualified）パターン、シリアル・データといったトリガ条件である（非特許文献１参照）

【0006】

シーケンシャル・トリガも従来から知られており、これは、２つの異なるイベントから試験測定装置でトリガをかける必要がある場合に有益である。公知のシーケンシャル・トリガ・システムでは、起こり得るトリガ・イベントのメニューの中からメイン（又はＡ）トリガ・イベントが選択され、これに遅延（又はＢ）トリガ・イベントを組み合わせる。シーケンシャル・トリガでは、Ａトリガによってオシロスコープがトリガ待機状態（トリガをかける準備態勢）になり、Ｂトリガを受けるとトリガがかかる。

【0007】

シーケンシャル・トリガの一形態として、ロジック・アナライザにおけるものも従来から知られている。しかし、ロジック・アナライザにおけるトリガ処理は、クロック単位であって、連続的ではない。つまり、ロジック・アナライザは、そのサンプリング・クロックに従ってトリガ・イベントをサンプルする。オシロスコープでは、トリガ・イベントは、クロックと関係なく、アナログ形式でトリガ比較器に加えられる。オシロスコープでは、受けたデータに関して、オシロスコープがトリガの時点を正確に特定するために、連続的な形式のトリガが必要である。更には、ロジック・アナライザは、少なくとも２つのしきい値を必要とする「アナログ」のトリガ（立ち上がり時間、立ち下がり時間、ウィンドウ、ラントなど）に応答できない。更には、ロジック・アナライザは、ＤＣカップリングを除いて、カップリングが利用できない。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】米国特許第７１９１０７９号明細書

【非特許文献】

【0009】

【非特許文献1】「MSO/DPO70000DX、MSO/DPO70000C、DPO7000C、MSO5000、and DPO5000 Series Digital Phosphor Oscilloscopes Quick Start User Manual（部品番号071298303）」、ピンポイント・トリガ一覧（ｐ．７１〜７２）、［online］、２０１３年１０月４日、テクトロニクス、［２０１５年４月８日検索］、インターネット＜URL：http://jp.tek.com/downloads＞

【非特許文献2】トランジスタ技術ＳＰＥＣＩＡＬ編集部編、「ディジタル・オシロスコープ活用ノート」、「５−２ トリガ回路のしくみ」、第８５〜８７頁、図２（回路ブロック図）、トランジスタ技術ＳＰＥＣＩＡＬ ｆｏｒ フレッシャーズ Ｎｏ．９９、ＣＱ出版株式会社、２００７年７月１日発行

【発明の概要】

【発明が解決しようとする課題】

【0010】

困ったことに、上述したトリガ機能の全てを有するＤＳＯでも、今日の極めて複雑化した回路に現れる複合的なイベントに対して、トリガをかけられないことがある。米国特許第７１９１０７９号は、ピンポイント・トリガの概念を開示しており、これは、シーケンシャル・トリガの概念を拡張したもので、あるシーケンスにおいて認識される第１（又はＡ）イベントの形式に関して複数選択肢を可能にすると共に、そのシーケンスにおいて認識される第２（又はＢ）イベントの形式に関しても複数選択肢を可能とし、更に、第３（又はＣ）イベントを含めたり、Ａイベントから一定時間でタイムアウトにして、そのシーケンスをリセットすることも可能にしている。なお、「ピンポイント・トリガ」は、出願人が製造販売するオシロスコープにおける複数種類のトリガ形式から構成される高機能トリガの愛称である（非特許文献１参照）。しかし、これらの全ての場合において、単一のＡイベント（シーケンスがない）又は、Ａイベントの後に適切に続いて生じたＢイベントのどちらでも、トリガ・イベント（捕捉される波形の時間的な基準）となり得ていた。言い換えれば、Ａトリガによって、オシロスコープがトリガ待機状態になり、Ｂトリガを受けたらトリガがかかるということである

【0011】

本発明では、従来技術のこうした制約に取り組み、従来にない効果的なトリガ機能を提供しようとするものである。

【課題を解決するための手段】

【0012】

本発明の概念（コンセプト）をいくつかの観点から見ていくと、本発明の概念１は、試験測定装置であって、
被試験信号を受けるよう構成される入力部と、
ユーザから第１トリガ・イベント及び第２トリガ・イベントの設定を受けるよう構成されたユーザ入力部と、
上記第１トリガ・イベントの発生に対してトリガをかけて第１トリガ信号を生成する第１トリガ・デコーダと、
上記第１トリガ・イベントの後の上記第２トリガ・イベントの発生に対してトリガをかけて第２トリガ信号を生成する第２トリガ・デコーダと、
上記第１トリガ信号に応じて上記被試験信号を取込み、上記第２トリガ・デコーダによって上記第２トリガ信号が生成されたか否かに基づいて、取り込まれた上記被試験信号を有効にするか又は無効にするアクイジション（信号取込み）システムと
を具えている。

【0013】

本発明の概念２は、上記概念１の試験測定装置であって、
上記第１トリガ信号が発生したときに、所定期間を計り始め、上記所定期間が終了したときに期間終了信号を生成するタイマを更に具え、
上記入力部が上記ユーザから上記所定期間を受けるよう構成されていることを特徴としている。

【0014】

本発明の概念３は、上記概念２の試験測定装置であって、このとき、上記アクイジション・システムが上記期間終了信号の前に上記第２トリガ信号を受けた場合に、上記アクイジション・システムが取り込まれた上記被試験信号を有効にするか又は無効にするよう構成されている。

【0015】

本発明の概念４は、上記概念２の試験測定装置であって、このとき、上記アクイジション・システムが上記期間終了信号の前に上記第２トリガ信号を受けなかった場合に、上記アクイジション・システムが取り込まれた上記被試験信号を有効にするか又は無効にするよう構成されている。

【0016】

本発明の概念５は、上記概念２の試験測定装置であって、上記期間終了信号が生成されたときに、上記第１トリガ・デコーダをリセットするよう構成されたリセット回路を更に具えている。

【0017】

本発明の概念６は、上記概念２の試験測定装置であって、もし上記第２トリガ信号が生成されたら、上記第１トリガ・デコーダをリセットするよう構成されたリセット回路を更に具えている。

【0018】

本発明の概念７は、上記概念１の試験測定装置であって、このとき、
上記ユーザ入力部が、第３トリガ・イベントの設定を受け、
上記試験測定装置が、上記第３トリガ・イベントの発生に対してトリガをかけて第３トリガ信号を生成する第３トリガ・デコーダを更に具え、
上記アクイジション・システムは、上記第３トリガ信号が生成される前に上記第２トリガ信号が生成されたか否かに基づいて、取り込まれた上記被試験信号を有効にするか又は無効にするよう構成されることを特徴としている。

【0019】

本発明の概念８は、上記概念１の試験測定装置であって、このとき、上記第１及び第２トリガ・デコーダが、ハードウェア・コンポーネントであることを特徴としている。

【0020】

本発明の概念９は、上記概念２の試験測定装置であって、このとき、上記第１及び第２トリガ・デコーダ並びに上記タイマが、ハードウェア・コンポーネントであることを特徴としている。

【0021】

本発明の概念１０は、上記概念７の試験測定装置であって、このとき、上記第１、第２及び第３トリガ・デコーダが、ハードウェア・コンポーネントであることを特徴としている。

【0022】

本発明の更に別の観点からみると、本発明の概念１１は、被試験信号を取込むためのトリガ方法であって、
被試験信号を受ける処理と、
第１トリガ・イベント及び第２トリガ・イベントの設定を受ける処理と、
上記第１トリガ・イベントの発生に対してトリガをかけて第１トリガ信号を生成する処理と、
上記第１トリガ・イベントの後の上記第２トリガ・イベントの発生に対してトリガをかけて第２トリガ信号を生成する処理と、
上記第１トリガ信号に応じて上記被試験信号を取込み、上記第２トリガ信号が生成されたか否かに基づいて取り込まれた上記被試験信号を有効にするか又は無効にする処理と
を具えている。

【0023】

本発明の概念１２は、上記概念１１の方法であって、上記第１トリガ信号が発生したときから所定期間を計り、上記所定期間が終了したときに期間終了信号を生成する処理を更に具えている。

【0024】

本発明の概念１３は、上記概念１２の方法であって、このとき、取り込まれた上記被試験信号を有効にするか又は無効にする処理は、アクイジション・システムが上記期間終了信号の前に上記第２トリガ信号を受けた場合に取り込まれた上記被試験信号を有効にするか又は無効にする処理を更に含んでいる。

【0025】

本発明の概念１４は、上記概念１２の方法であって、このとき、取り込まれた上記被試験信号を有効にするか又は無効にする処理は、アクイジション・システムが上記期間終了信号の前に上記第２トリガ信号を受けなかった場合に取り込まれた上記被試験信号を有効にするか又は無効にする処理を更に含んでいる。

【0026】

本発明の概念１５は、上記概念１１の方法であって、
第３トリガ・イベントの設定を受ける処理と、
上記第３トリガ・イベントの発生に対してトリガをかけて第３トリガ信号を生成する処理と
を更に具え、上記第３トリガ信号が生成される前に上記第２トリガ信号が生成されたか否かに基づいて、取り込まれた上記被試験信号を有効にするか又は無効にする。

【図面の簡単な説明】

【0027】

【図1】図１は、本発明の実施形態による試験測定装置の回路ブロック図である。

【図2】図２は、本発明の実施形態による図１のトリガ・マシーン内のイベント・デコーダ部分の簡略化したブロック図である。

【図3】図３は、本発明の実施形態による状態遷移図である。

【図4】図４は、本発明の実施形態による状態遷移図である。

【図5】図５は、本発明を実施した試験測定装置の表示の一例を示す。

【図6】図６は、本発明を実施した試験測定装置の表示の別の例を示す。

【図7】図７は、本発明を実施した試験測定装置の表示の別の例を示す。

【図8】図８は、本発明を実施した試験測定装置の表示の別の例を示す。

【図9】図９は、本発明を実施した試験測定装置の表示の別の例を示す。

【発明を実施するための形態】

【0028】

以下に示す複数の図面において、類似又は対応する要素には、同じ符号を付して説明する。なお、これら図面において、各要素の縮尺は、説明の都合上、必ずしも同一ではない。

【0029】

図１は、本発明の実施形態による試験測定装置１００の回路ブロック図である。試験測定装置１００には、ユーザの被試験回路から被試験信号（ＳＵＴ）を受ける入力端子１０２がある。簡単のため、１つのコネクタとして示しているが、入力端子１０２は、実際には、ｎ個の入力チャンネルから構成される。このとき、ｎは、合理的な任意の数で良いが、通常、１、２、４又は８である。ｎ個の信号ラインは、入力ブロック１０４に結合される。入力ブロック１０４は、試験測定装置１００の「フロント・エンド」を表しており、これは、バッファ増幅器、アッテネーション回路など、入力信号の状態を整える回路から構成される。入力ブロック１０４には、ｔ個のラインを通してマルチプレクサ（ＭＵＸ）アレイ・ユニット１０６の第１入力端子に信号を供給する第１出力端子１０７と、調整された入力信号をアクイジション・システム１１０に供給する第２出力端子１０８とがある。アクイジション・システム１１０では、入力信号のサンプルが繰り返し取られ、デジタル形式に変換され、アクイジション・システム１１０内の循環型アクイジション・メモリに蓄積される。ＭＵＸアレイ１０６には、外部トリガ入力コネクタ１０５に結合された第２入力端子があり、もし外部からトリガ信号が加えられた場合には、この外部トリガ信号を第２入力端子で受ける。ＭＵＸアレイ１０６は、ｍ個の信号をトリガ比較ユニット１１６の第１入力端子１１４に加える。

【0030】

トリガ比較ユニット１１６には第２入力端子１１８があり、コントローラ（簡単のため図示せず）からｐ個のしきい値を受ける。トリガ比較ユニット１１６は、後述のように、多数の異なるトリガ条件を検出できるようにユーザによってプログラム可能になっている。トリガ比較ユニット１１６は、所定のトリガ条件を検出すると出力信号を生成し、これら出力信号はｒ個のラインを通してトリガ・マシーン１２０の入力端子に供給される。これに応じて、トリガ・マシーン１２０は、入力信号の特定部分とトリガをかけるイベントとを関連づける信号をアクイジション・システム１１０に供給する。また、トリガ比較ユニット１１６は、好ましいことに、種々の結合形態（即ち、ＤＣ結合、ＡＣ結合、高周波数遮断など）にも対応しており、これは、試験測定装置１００の前面パネルの操作系（ノブ、ボタンなど）やメニュー選択などにより、ユーザが選択できる。

【0031】

トリガ・イベントの検出に応じて、アクイジション・システム１１０は、所定数のサンプルを得るまでポスト・トリガ・データの取込みを続けた後、取込みを停止する。この時点で、取り込まれたデータは、ストレージ・メモリ１２２に移動すると共に、表示装置１２６で表示するために波形変換システムで処理される。

【0032】

図２は、図１のトリガ・マシーン１２０のイベント・デコーダ２００の部分の簡略化したブロック図である。イベント・デコーダ２００には、イベント・デコーダ及びクオリファイヤＡ２０２、イベント・デコーダ及びクオリファイヤＢ２０４、リセット・イベント・デコーダ２０６、並びにタイムアウト・カウンタ２０８があることに注意されたい。イベント・デコーダ及びクオリファイヤＡ２０２の出力信号は、Ａトリガ・ラッチ２１０でラッチされ、プログラマブル遅延回路２１２を介して、Ｂトリガ・ラッチ２１４のイネーブル（ＥＮ）入力端子に加えられる。イベント・デコーダ及びクオリファイヤＢ２０４の出力信号は、Ｂトリガ・ラッチ２１４でラッチされる。重要なことは、Ａトリガ・ラッチ２１０が「真」の論理レベルの出力信号を生成したとき、タイムアウト・カウンタ２０８が時間を計り始めるということである。リセット・ロジック・ブロック２１８は、リセット・イベント・デコーダ２０６から信号を受けた場合か、タイムアウト・カウンタ２０８から期間終了信号を受けた場合か、更には、Ｂイベントとリセット・イベント・デコーダ２０６の出力信号とのもっと複雑な組み合わせによる場合などに、出力信号を生成するようにプログラムできる。これらのいずれの場合でも、リセット・ロジック・ブロック２１８からの出力信号は、Ａトリガ・ラッチ２１０に加えられて、これをリセットし、これによって、イベント・デコーダ及びクオリファイヤＢ２０４及び連携するＢトリガ・ラッチ２１４が、そのトリガ・イベントを探すことがないようにする。ただし、リセット・ロジック・ブロック２１８が、Ａトリガ・ラッチ２１０をリセットしないようにもプログラムできる。更には、期間終了信号自身をトリガ・イベントとして利用しても良い。

【0033】

イベント・デコーダ及びクオリファイヤＡ２０２、イベント・デコーダ及びクオリファイヤＢ２０４、並びにイベント・デコーダ２０６のそれぞれには、信号源（入力チャンネル）及びスロープ（信号の傾斜方向）を制御する入力端子があり、これらは、試験測定装置１００の前面パネル操作系又はメニューを通したユーザの選択に応じて、試験測定装置１００内のコントローラ（図示せず、ＣＰＵなど）によって制御される。

【0034】

ある実施形態では、チャンネル１〜４からの入力信号を、予め設定した第１グループの４つのトリガ・レベルと比較することによって、イベント０からイベント３が生じる。また、チャンネル１〜４からの入力信号を、予め設定した第２グループの４つのトリガ・レベルと比較することによって、イベント４からイベント７が生じる。図２では、他のトリガ信号源（まとめて「補助信号源」と呼ぶ）の入力端子も示されており、これら信号源としては、例えば、３つの映像トリガ信号（コンポジット同期信号（Comp Sync）、垂直同期信号、フィールド同期信号）が含まれる。更に別の補助トリガ信号源として、高速エッジ（即ち、外部トリガ信号源からの校正信号）もある。また、その他の補助トリガ信号源として、オプション（Oｐｔ）がある。更に別の補助トリガ信号源を受ける入力端子として、外部トリガ入力端子ＡＵＸもある。最後に、２つのワード・リコグナイザ（ワードＡ及びワードＢ）の出力信号を受けて、試験測定装置（オシロスコープなど）１００にトリガをかけることもできる。

【0035】

イベント・デコーダ２００の部分には、イベント・クオリファイヤ／ディスクオリファイヤ２２０、タイマ２２２、マルチプレクサ２２４及びポスト・トリガ・カウンタ２２６もある。試験測定装置のトリガ機能の選択されたモードにより、Ｂイベントによって被試験信号のアクイジション（取込み）が生じさせたＡイベントを有効にするか又は無効にできる。

【0036】

タイマ２２２は、Ａイベントの後、特定期間の時間を計り始める。この特定期間は、ユーザ・インターフェースを介して設定できる。Ｂトリガ・ラッチ２１４からの出力信号は、通常のＡ−Ｂシーケンスの間、ポスト・トリガ・カウンタ２２６の動作開始に使用しても良いし、または、イベント・クオリファイヤ（Qualifier）／ディスクオリファイヤ（Disqualifier）２２０への入力信号として使用しても良い。Ｂトリガ・ラッチ２１４からの出力信号と、タイマ２２２からの入力信号は、イベント・クオリファイヤ／ディスクオリファイヤ２２０がＡトリガ・イベントを有効するか又は無効とするために利用できる。クオリファイヤ／ディスクオリファイヤ２２０は、図１において、トリガ・マシーン１２０がアクイジション・システム１１０に送る情報を変更し、Ａイベントによってトリガされたアクイジション・データを破棄する。

【0037】

詳しくは後述のように、Ａイベントに基づくアクイジション・データは、タイマ２２２が選考期間終了信号（end-of-qualification-period signal）を出力する前にＢイベントが存在しているか否かに基づいて、維持されるか又は破棄される。図示しないが、イベント・デコーダ（トリガ回路）２００には、更にイベント・デコーダ及びクオリファイヤＣと、Ｃトリガ・ラッチが設けられても良い。Ｃイベントは、イベント・クオリファイヤ／ディスクオリファイヤ２２０に送られると共に、タイマ２２２の出力信号のように、選考期間終了信号として機能する。つまり、Ａイベントの時点から始まるアクイジション・データは、タイマ２２２が選考期間終了信号を出力するか又はＣイベントが生じる前に、Ｂイベントが存在するか否か（不存在）かに基づいて、受け入れられるか又は破棄される。

【0038】

本発明による装置は、図３の状態遷移図に示すように、ステート・マシーンとしての観点から説明することができる。このステート・マシーンは、左上から入り、Ａイベントが生じるのを待つ。もしＡイベントだけのモードが選択され、Ａイベントが生じた場合、ステート・マシーンは、ポスト・トリガ期間待ちの状態へ進み、その後、終了する。もしＮ番目のイベントにトリガをかけるモードが選択され、Ａイベントが生じた場合、ステート・マシーンは、Ｂイベントの数をカウントする状態に進み、所定数のＢイベントが発生するか、又は、リセットが生じるまで、ここに留まる。Ｂイベントの発生数が所定数に達すると、ステート・マシーンは、ポスト・トリガ期間待ちの状態へ進み、その後、終了する。もしリセットが生じた場合には、ステート・マシーンは、Ａイベント待ち状態に戻る。もし所定時間後にトリガのモードが選択され、Ａイベントが生じた場合、ステート・マシーンは、タイムアウト待ち状態に進み、所定期間（又は、リセットを受けるまで）ここに留まる。もし所定時間が経過したら、ステート・マシーンは、Ｂイベント待ち状態に進む。もしリセットが生じた場合には、ステート・マシーンは、Ａイベント待ち状態に戻る。ステート・マシーンは、Ｂイベントが生じるか、又は、リセットを受けるまで、Ｂイベント待ち状態に留まる。もしＢイベントが生じると、ステート・マシーンは、ポスト・トリガ期間待ちの状態へ進み、その後、終了する。もしリセットが生じると、ステート・マシーンは、Ａイベント待ち状態に戻る。これらモードについては、米国特許第７１９１０７９号の図６も参照されたい。

【0039】

本発明による高機能トリガの例は、次のようなものである。例えば、もしＢイベントでＡを有効にするモードを選択し、Ａイベントが発生した場合には、ステート・マシーンは、図４に示すＸへと進む。ステート・マシーンは、ポスト・トリガ期間待ち状態に進むと同時に、タイマ２２２からの選考期間終了信号（つまり、タイムアウト）を待っている間、Ｂイベントを監視する。このとき、ポスト・トリガ・カウンタ２２６が動作してポスト・トリガ期間を計り、これが終了すると、アクイジションは終了となる。並行して、ステート・マシーンは、タイマ２２２による選考期間が終了するまで、Ｂイベントを監視する。なお、メニュー選択を通じたユーザの設定と、選考期間（Qualifying period）中におけるＢイベントの発生又は不発生とに基づいて、ステート・マシーンは、アクイジション・データを有効としたままＹへと抜け出るか、又は、アクイジション・データを無効として破棄するようにアクイジション・システムに送るトリガ情報を変更するか、のどちらも行うようにできる。Ｂイベント（単数又は複数）が存在するか又は不存在によってＡイベントを有効とする場合には、Ａイベントから始まるアクイジション・データをストレージ・メモリ１２２に転送し、波形変換システム１２４で処理し、表示装置１２６上で表示するようにできる。一方、Ｂイベント（単数又は複数）が存在するか又は不存在によってＡイベントを無効とする場合には、Ａイベントから始まるアクイジション・データは破棄される。どちらの場合でも、続いて、新しいアクイジション・サイクルを開始するようにしても良い。

【0040】

本発明を別の観点から説明すると、ＢイベントによってＡイベントを有効にするか、又は、ＢイベントによってＡイベントを無効にするというトリガ・シーケンスを設定できるものである。つまり、もしＡイベントがＢイベントによって有効にされる場合、Ａイベントの後から、タイマ又はＣイベント・デコーダからの選考期間終了信号発生の前までにＢイベントが発生した場合にだけ、アクイジション・データは有効に維持される。もしＡイベントがＢイベントによって無効にされる場合、Ａイベントの後からタイマ又はＣイベント・デコーダからの選考期間終了信号発生の前までにＢイベントが発生しない場合にだけ、アクイジション・データは有効に維持される。アクイジション・データが無効にされない場合には、Ａイベントの後から始まる被試験信号のアクイジション・データは、ストレージ・メモリ１２２に転送される。

【0041】

本願で開示するＡトリガ・イベントを有効又は無効にするハードウェア手法によれば、ソフトウェア・ベースの処理手法で必要となるようなデジタイザやアクイジション・メモリといった追加のハードウェア資源を必要とせず、次のＡイベントの検索を開始するように再度待機状態になるまでの時間が大幅に短くなる。典型的な使用形態では、こうしたハードウェア処理は、ソフトウェアによるポスト処理（後処理）に比較して、処理速度にして２〜３桁向上するという優位性がある。

【0042】

本願で開示する高機能トリガ・アクイジション・モードは、既存のピンポイント・トリガのハードウェア、つまり、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及び高速トリガ・ロジック・チップを利用して実現できる。この高速トリガ・ロジック・チップは、従来の「Ａに続いてＢ」シーケンス・モードと同様にしてプログラム可能であるが、異なる点は、従来は、Ａトリガ・イベントがアクイジション・システム１１０を停止するのに使用されると共に、低速トリガ・ロジック・チップ（ＦＰＧＡの一部）にフラグを立て、Ａ時間補間器のデータを読み出すために使用されているということである。ＦＰＧＡ内の新しいタイムアウト・カウンタであるタイマ２２２は、リセット期間のカウントを開始してリセット期間の間待つ共に、Ａイベントの後であって、リセット時間になる前にＢイベントが発生したか否かを判断するために、高速トリガ・ロジック・チップのＢ時間補間器にポーリングする。Ｂイベントが存在するか又は存在しない（どちらであるかはトリガ・モードに依存する）と、Ａイベントが有効になり、続いて、ＦＰＧＡは、Ａ時間補間器のデータをアクイジション・システム１１０へと渡し、アクイジション・サイクルを完結させる。高速トリガ・ロジック・チップ及び低速トリガ・ロジック・チップは、他のトリガ・イベント発生チップと共に、ＡＳＩＣ（特定用途向けＩＣ）で実現しても良い。

【0043】

しかし、もしＡイベントが無効にされると、ＦＰＧＡは、アクイジションを拒否し、新しいアクイジションを開始するための信号を、アクイジション・システム１１０に送信する。

【0044】

上述し、また、米国特許第７,１９１,０７９号で開示されているハードウェアであれば、その高機能トリガ・システムを、本発明によって更に高機能化可能である。例えば、トリガ比較ユニットの出力信号をシリアル・トリガ・チャンネルを通してＦＰＧＡに送り、ＦＰＧＡをプログラミングすることによって、タイマがなくても、又は、タイマに加えて、多様なＣイベントをリセット条件として認識できる。これに代えて、Ａイベントの２回目の発生によって、シーケンスをリセットすると同時に、新しいシーケンスを開始するようにしても良い。

【0045】

本発明による高機能トリガ機能は、任意の試験測定装置のアクイジション・モードで使用できる。しかし、上述した高機能トリガは、出願人であるテクトロニクスが製造するオシロスコープが装備する高速アクイジション・モードに特に適している。この高速アクイジション・モードでは、アクイジション・レートが最も重要である。高速アクイジション・モードでは、捕捉した多数のレコード（例えば、毎秒４００,０００アクイジション）を高速にオーバーレイできる。このオーバーレイは、パターンの視覚的な確認に直接利用できるし、また、そのデータは、非常に多数のアクイジションの後に、更に後処理することで、波形のパラメータ、例えば、時間軸上の各点における波形の平均、標準偏差などを求めることができる。

【0046】

図５は、被試験信号を試験測定装置上で表示したときのスクリーンショットの例を示し、この例では、チャンネル１において捕捉したかった有益な情報（楕円で囲む部分）の時間的な位置が、チャンネル３の参照信号の立ち上がりエッジによって特定されている。なお、チャンネル４では、チャンネル１のデータが有効か否かを示すための選考期間終了信号が、図５に示した状態のずっと後で生じている。チャンネル３の単純なエッジ・トリガによって、チャンネル１の無効及び有効なデータのオーバーレイが生じる。その目標は、ユーザが関心のあるデータとして特定した部分だけを取り込む（アクイジションする）ように試験測定装置にトリガをかけることができるようにすることである。

【0047】

図６は、高機能トリガ・モードのスクリーンショットの例を示し、具体的には、Ａイベントの５マイクロ秒後のＢイベント（チャンネル４）によって有効にされたＡイベント（チャンネル３）により選択された部分を示している。この例では、選考期間のタイムアウトは、６マイクロ秒に設定されている。即ち、Ａイベントの後の６マイクロ秒以内にＢイベントが発生すれば、Ａイベントが有効となる設定である。この場合のＢイベントは、有効化Ｂイベントと呼ぶことにする。なお、図６では、時間軸（水平軸）が１．０μｓ／ｄｉｖ、即ち、水平軸の１つの目盛りが１マイクロ秒に設定されている。図７は、Ｂイベントによって有効化されたＡイベントにより選択された部分のスクリーンショットの例を示しているが、時間軸が図６よりも短い２．０ｎｓ／ｄｉｖ、即ち、水平軸の１つの目盛りが２ナノ秒に設定されており、Ａイベントが有効か無効かを選考するＢイベントは、アクイジションが終わった後に発生している。図６及び７において、Ａイベントは、試験測定装置のチャンネル３のプラスのエッジであり、Ｂイベントは、試験測定装置のチャンネル４のプラスのエッジである。選考期間のタイムアウトを６マイクロ秒に設定した場合、図６及び７の例では、もしチャンネル４の信号が６マイクロ秒を超えて低のまま、即ち、選考期間がタイムアウトする前に有効化パルス（Ｂイベント）が生じなければ、チャンネル１のデータは、何のパターンも示さない。図６及び７では、説明をわかりやすくするためにチャンネル３及び４の信号波形を示したが、これらチャンネル３及び４に入力された信号は、高機能トリガ・シーケンスの動作を行う上では、実際には、取込んだり、表示したりする必要はなく、例えば、外部トリガ信号として入力すれば良い。もしこれらチャンネル３及び４に入力された信号を表示しなければ、デジタル化処理のリソースを、別のデータ・チャンネルや他の潜在的に関心のある信号を捕捉するために利用できるようになる。

【0048】

もしトリガ・モードが「ＡイベントをＢイベントで有効化」に設定されると、図６及び７に示すように、Ａイベントの後、選考期間がタイムアウトしないうちにＢイベントが続いた場合にのみ、Ａイベントが表示される。時間軸が短い図７では、複数のデータ・パターンの存在を示しているが、これは、選考期間内に後続したＢイベントに付随して生じたものであり、このアクイジションを有効化したＢイベントは、アクイジション・データ・レコードの最後よりもずっと後に生じている。即ち、Ｂイベントは、選考期間終了信号を受けるよりも前に発生しなければならないが、所望のアクイジション・データを蓄積している最中に生じる必要はない。

【0049】

図８及び９は、第２のケースを示しており、この場合では、高機能トリガ機能は、上述した「ＡイベントをＢイベントで無効化」のモードに設定されている。図８は、時間軸を長く設定（１．０μｓ／ｄｉｖ）した場合であり、図９は、時間軸を短く設定（２．０ｎｓ／ｄｉｖ）した場合である。このモードでは、選考期間内にＢイベントが後続しないＡイベントのみが表示される。図９は、チャンネル３のＡイベント（立ち上がりエッジ）の後に、データ・パターン（高のパルス）が１つだけあって、その後に６ナノ秒の低（ロー）のパルスが続く例を示しているが、これは、選考期間内に後続するＢイベントが無かったことで生じたものである。

【0050】

図６〜９では、例として、チャンネル１で、被試験デバイスからの試験出力ベクトル信号列を表している。チャンネル３の信号は、現在調査している試験における非常に重要なカ所のタイミングの基準を表し、チャンネル４の信号は、もし存在した場合には、この試験の各繰り返しサイクルの最後の時点において、試験の失敗を示すものが発生したことを表す。もしこうした場合であれば、図６及び７は、複数の失敗したベクトル信号のオーバーレイを表す一方で、図８及び９は合格したベクトル信号だけを表す。

【0051】

好ましくは、本願でいう試験測定装置はオシロスコープである。しかし、試験測定装置は、任意のアナログのリアルタイム信号観測装置としても良い。

【0052】

図示した実施形態を参照しながら本発明の原理を説明してきたが、こうした原理から離れることなく、図示した実施形態の構成や詳細を変更したり、望ましい形態に組み合わせても良いことが理解できよう。

【符号の説明】

【0053】

１００ 試験測定装置
１０２ 入力端子
１０４ 入力ブロック
１０５ 外部トリガ入力コネクタ
１０６ マルチプレクサ・アレイ・ユニット
１０７ 第１出力端子
１０８ 第２出力端子
１１０ アクイジション・システム
１１４ 第１入力端子
１１６ トリガ比較ユニット
１１８ 第２入力端子
１２０ トリガ・マシーン
１２２ ストレージ・メモリ
１２４ 波形変換システム
１２６ 表示装置
２００ イベント・デコーダ
２０２ イベント・デコーダ及びクオリファイヤＡ
２０４ イベント・デコーダ及びクオリファイヤＢ
２０６ リセット・イベント・デコーダ
２０８ タイムアウト・カウンタ
２１０ Ａトリガ・ラッチ
２１２ プログラマブル遅延回路
２１４ Ｂトリガ・ラッチ
２１８ リセット・ロジック・ブロック
２２０ クオリファイヤ／ディスクオリファイヤ
２２２ タイマ
２２４ マルチプレクサ
２２６ ポスト・トリガ・カウンタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】